TWI454893B - 按鍵檢測電路 - Google Patents

Description

按鍵檢測電路

本發明係關於一種按鍵檢測電路，尤指雙模態按鍵檢測電路。

於今，有些應用上，使用一鍵進行二項功能。例如某些行動電話可進行電源開/關，和另一功能，例如「退出」功能。當行動電話在電力開啟模態，若使用者按電源鍵為時不到某預定臨限值，鍵會觸發「退出」功能。而若使用者按電源鍵為時超過預定臨限值，即關掉行動電話。

傳統上，對一鍵實施此等多項功能，是使用電源管理晶片，或微控制器或微電腦。惟傳統電路又複雜又昂貴。

美國專利5,140,178號載明一種雙功能鍵，尤指微電腦用之重置電路。

在一要旨中，記述按鍵檢測電路，以檢測鍵之現況。按鍵檢測電路包括放電電路，在鍵被按時放電；電壓檢測電路，包括PNP電晶體和NPN電晶體之組合，其中當放電電路放電預定期間，PNP電晶體會開啟，造成NPN電晶體開啟，為第一功能輸出第一訊號。

又，在按鍵檢測電路中，放電電路是電阻器/電容器電路。

在詳述具體例中，預定期間是至少由電阻器/電容器之電阻器和電容器決定。

在另一具體例中，按鍵檢測電路包含充電電路，在鍵放開時，充電於放電電路之電容器。

在又一具體例中，充電電路包含第三電晶體，在鍵放開時，充電於電容器。

按照具體例，鍵被按時，為第二功能發出第二訊號。

按照另一具體例，由鍵掃描電路可檢測第一訊號。

參見第1圖，表示進行二種功能的鍵電路之方塊圖。電路主要包含鍵、充電電路1、電壓檢測電路2，和快速充電電路3。第一功能是正常鍵功能，而第二功能是例如重置功能。

茲翻到第2圖，進一步詳述第1圖之原理。在第2圖中表示詳細具體例，說明可進行二種功能的二功能鍵之按鍵檢測電路。其一功能是正常鍵功能。例如在行動電話上，正常鍵功能是輸入數位。另一功能是例如行動電話上之重置功能。於此引用電話功能只是說明本案原理，不構成任何限制。本案原理可用於其他裝置，和旨在進行二項或以上功能之鍵。

在第2圖電路中，K1是二功能鍵。電路主要包含三個組件：放電組件、電壓檢測組件，以及快速充電組件。放電組件電路包含電阻器R1和電容器C1。快速充電組件電路包含二電阻器R2和R3，以及電晶體T1。電壓檢測組件電路則由電晶體T2和T3，以及電阻器R4、R5、R6組成。

二功能鍵K1的第一終端接地，K1的第二終端，即「輸出1」，經由電阻器R2接至源電壓Vcc，並透過與電容器C1串聯之電阻器R1接地。K1之第二終端亦接至電晶體T1的基極。電晶體T1之控制器終端經由電阻器R3接至源電壓Vcc，而其射極終端透過電容器C1接地。源電壓Vcc和地面之間是PNP電晶體T2，串聯於電阻器R5，T2之射極連接於源電壓，而PNP電晶體T2之集極連接於電阻器R5。T2之基極經電阻器R4耦合於T1之射極。T2之集極亦連接至電晶體T3之基極。T3之集極透過電阻器R6連接於源電壓，其射極接地。

鍵K1的第一功能之第一訊號，直接衍自K1的第二終端，即「輸出1」。而第二功能之第二訊號，係透過T3集極檢復的終端輸出，即「輸出2」。若鍵K1被按不到預定期間，係經「輸出1」送出第一訊號。若K1被按不少於預定期間，電路亦經「輸出2」輸出第二訊號。在本具體例中，於低電壓位準，即實質上接地G時，輸出視為活性。

茲說明二功能電路之作業過程如下。首先，電容器C1利用源電壓Vcc，經電阻器R2和R3充分充電。當按K1時，C1會透過R1和K1放電至地。C1放電，然後觸發第二功能之預定時間臨限值，基本上是由以R1和C1值決定。故放電電路亦可看做計時電路。預定時間可基於R1、C1和R4值，連同T2之特徵，加以計算。

若預定時間長，在T2射極和Vcc之間可加電阻器。計算預定時間時，所增加電阻器亦應考慮在內，凡精於此道之士透過本說明書教示即可明白。電阻器可降低T2射極之電壓，因而C1電壓會多放電，以啟動T2，延遲預定時間臨限值。使用R3控制再充電C1用之電流，以求安全。但如果順向電流是在T1要求範圍，R3可省略。

當鍵K1按下時期少於預定時間臨限值，檢測電路可不在「輸出2」輸出低階訊號，因此，不觸發第二功能。由於在此情況下，原先充電之C1的電壓，未低到足夠啟動PNP電晶體T2，而當T2在「關閉」現況時，在T3基極之電位，會「低」，T3不能開啟，因此在T3集極之電壓不會低到足以觸發第二功能訊號。故似乎只是正常鍵現況才利用控制器，從「輸出1」監驗，只有第一功能喪失。於此指示之控制器可為CPU、微處理器或其他處理器，以處理在各種環境下之訊號。

當K1被按時期不少於預定時間臨限值，C1會放電，其電壓低到足夠使電晶體T2啟動。然後，電流通過電晶體，而R5的電壓位準上升，使T3的基極電位變「高」，電晶體T3啟動。當T3啟動，第二功能用的第二訊號，諸如低階重置訊號，就在「輸出2」發生。

由上述可以下結論，第二功能用之第二訊號不依賴軟體，是根據硬體發生。優點是如果軟體有誤，造成控制器受阻，第二功能仍可進行。例如，在PC電腦中，即使當程式破壞，仍可利用硬體重置鈕，藉外部手動重置全系統。

然後，當K1放開，T1基極會在高階，T1會啟動。電流通過電阻器R3和電晶體T1，再充電於電容器C1。在詳細具體例中，R3的電阻遠低於R1，故再充電時間遠比放電時間短。如此一來，電路確保快速再充電作業，並確保對K1之下次按壓作業適當順利。

在C1電壓透過再充電電路提升到某一程度時，基極終端的電壓位準高到足以關掉電晶體T2。當T2關閉，T3亦關掉。從「輸出2」檢復之第二訊號會在高階，而第二重置功能失活。

當K1不按壓，電路上全部電晶體會關掉。所以，整體重置電路實質上不耗電。在電路上，電阻器R2-R6是偏倚電阻器。用來控制電流，使電晶體作業順利。

在第一具體例之變化例中，只有K1之第二輸出，即無「輸出1」，只有「輸出2」存在，當K1按壓不少於預定時間期限，電路仍可滿足第二功能。

第3圖表示鍵電路原理之方塊圖，可進行二項功能，可以矩陣掃描電路或I/O埠作業。鍵電路主要包含鍵、放電電路1、電壓檢測電路2、快速充電電路3，和鍵掃描電路4。第一功能是正常鍵功能，可利用I/O埠，或利用「掃描輸出」以矩陣鍵掃描電路檢測，而第二功能是例如重置功能。

在第4圖所示另一具體例，表示第3圖原理之詳細實施。如第4圖所示，二功能鍵是鍵矩陣，以矩陣鍵掃描電路作業。在鍵矩陣中，K1和K2係二鍵，表現本案原理，其中K1是本案二功能鍵，而K2是傳統單功能鍵。於此所用K2，證明K1可充分實施二項功能，不影響其他鍵效能。茲建議K1和K2屬於鍵掃描電路之同橫列，但不同直行。鍵掃描矩陣電路可從「輸出1」檢測K1第一功能之第一訊號。

若鍵矩陣有多鍵，可用鍵掃描電路。有二種鍵驅動器電路：矩陣鍵掃描和I/O埠直接輸入。

矩陣鍵掃描是一種方法，以鍵矩陣輸出進行控制器輸入/輸出埠之共用，因而節省埠資源。控制器於此可為CPU、微電腦，或其他處理機構，可檢測/處理鍵之現況，加以處理。矩陣鍵掃描控制器可掃描全部橫列，在掃描輸入接腳逐一活化，以輸入訊號至本電路。當橫列作動時，控制器從直行「活化」之各掃描輸出接腳檢測。橫列和直行的取定可以置換。

I/O埠方法是容易而直接方式，以監驗鍵之現況。包含對各鍵使用I/O埠，並從各埠檢測輸入，以取得各鍵的現況。

第4圖之放電電路1、電壓檢測電路2，和再充電電路3，與第2圖相同，故此等組件內之元件使用第2圖內同樣符號指示，不再贅述。此外，為進行矩陣鍵掃描功能，K1使用第四電晶體T4、二電阻器R7和R8、電容器C2，K2使用電晶體T5。由第4圖可見，T4之射極接至K1之第二終端，即「輸出1'」，T4之基極經R7耦合於「掃描入1」，而T4之控制器耦合於「掃描出1」，欲檢測電壓以C2平順之，其中T4之控制器係經R8連接至源電壓Vcc，經C2接地G。

第4圖中，「掃描入1」是橫列掃描輸入埠，從控制器輸入訊號至本電路，而「掃描出1」和「掃描出2」則是直行掃描輸出埠，從本電路輸出按鍵訊號至控制器。控制器活化橫列掃描輸入埠「掃描入1」，並輸入高階電壓。因此，電晶體T4和T5啟動。然後，控制器從「掃描出1」和「掃描出2」，核對其直行輸入埠。若K1或K2不被按，橫列「掃描出1」或「掃描出2」即不被作動，而保持在高階。當K1被按，「掃描出1」被下拉至低階，而「掃描出2」停在高階。如此一來，控制器可檢測哪一鍵被按。T4和T5之目的，在於改善矩陣內輸出埠之負載容量，意即T4和T5用做放大器，故控制器可同時驅動更多鍵電路。若CPU的I/O埠負載容量夠，此等電晶體可省略。

當K1被按時，C1會經R1和K1放電至地。R1和C1值決定放電時間。當K1被按期限不短於預定時間臨限值，C1之電壓即夠低，而T2啟動。此電流經R5，而R5之電壓上升，使T3啟動。最後，在T3之集極，即「輸出2'」，觸發低階重置訊號。

鍵K1一旦放開，T1之基極又回到高階。故T1啟動，電流經R3和T1，充電於C1。選用R3，使電阻遠較R1為小，充電時間遠比放電時間為短。如此一來，在短時間內再按K1時，確保放電時間相同。俟C1電壓提高到某一程度，T2和T3即關掉。觸發重置訊號之T3的集極，變成高階，重置訊號失效。在K1再按之前，全部電晶體保持關掉。所以，全體重置電路不耗電。電阻器R2至R8為電晶體用之偏倚電阻器。用來控制電流，使電晶體作業妥適。電容器C2用來過濾電壓，可拘束電壓，以免發生過電壓或閃爍。

第5圖係第三具體例，其中K1和K2二者均為第二功能鍵，例如重置功能，並且在鍵矩陣內，以矩陣掃描電路作業。第5圖對第2和4圖中同樣元件，使用同樣符號。第5圖中，K1和K2共用放電電路1、電壓檢測電路2和再充電電路3，並共用「掃描出1」，發送訊號至控制器。K1和K2分別從「掃描入1」和「掃描入2」，單獨接收矩陣掃描電路之訊號。

為確保在T1和R1的第二終端之K1和K2適當效能，在「輸出11」之間連接二極體D1，並從R1至K1的方向導電。同樣地，在T1和R1的第二終端，在「輸出12」之間連接第二二極體D2，並從R1至K2的方向導電。與第4圖不同的是，第5圖中T5之集極，接至T4的集極，共用「掃描出1」。與K1相似的是，於K2，電阻器R9接在T5基極和「掃描入2」之間。

在第5圖內，假設K1和K2在同一直行，但不同橫列內。「掃描入1」和「掃描入2」訊號會輪流成為活性。當「掃描入1」輸入高階掃描訊號，電晶體T4即啟動，而T5保持關閉，因為「掃描入2」在低階。如K1未被按，甚至若K2在此點被按，「掃描出1」會顯示高階。當K被按下時，在「掃描出1」監驗低階活性訊號。同樣原理適用於K2。惟K1和K2不互動。若處理器I/O埠不能支援足夠電流，T4和T5可用來改進負載容量。

當鍵K1被按時，C1放電，開始為鍵K1的第二功能計時。雖然跨越C1的電壓正下降，不會影響K2現況之監驗，由於二極體D2具有絕緣之故。例如，若K1被按，而K2不被按，二極體D1的陰極遵循D1的陽極，往低階。但D2的陰極仍在高階，因二極體是單向導電之故。因此，控制器可檢測K2未被按，因高階訊號輸出之故。若K2也被按，會輸出活性低階訊號至控制器。故K1和K2不互動，全部鍵均共同計時電路。數鍵可同時按下，不大影響觸發第二功能所需時間，因為鍵一旦被按時可視為接地，而二極體不大會影響C1的放電。又，計時功能不會衝擊鍵掃描功能。

在上述具體例中，當電路在「輸出2」(見第2圖)或「輸出2'」(見第4圖)或「輸出22」(見第5圖)輸出低階時，第二功能即活化，而當電路在「輸出2」或「輸出2'」或「輸出22」輸出高階時，則失活。惟精於此道之士均知，第二功能可在反逆情況下，活化和失活。

在上述具體例中，T3和T4間之連接亦可反逆。即先啟動NPN電晶體T4，其次啟動PNP電晶體T3。在此情況下，其他相關電路應配合變化。

在全部所述具體例中，PNP和NPN電晶體亦可改為PMOS和NMOS。又，雖然在上述具體例中，T3是NPN電晶體，亦可為PNP電晶體。若然，T3之基極應接至T2的射極，而第二訊號是衍自T3的射極。

有利的是，鍵開啟時，因電晶體關閉，故幾乎不耗電。

除重置功能外，具有鍵掃描和計時功能的多鍵電路，在按壓任意鍵一定時間後，需要觸發訊號之所有情況，均可使用。例如，可用於當任一鍵被推太長，會亮起的警報燈。

1．．．放電電路

2．．．電壓檢測電路

3．．．快速充電電路

4．．．鍵掃描電路

K1,K2．．．鍵

C1,C2．．．電容器

Vcc．．．源電壓

G．．．接地

D1,D2．．．二極體

T1,T2,T3,T4,T5．．．電晶體

R1,R2,R3,R4,R5,R6,R7,R8,R9．．．電阻器

第1圖表示可進行二項功能的鍵電路原理之方塊圖；

第2圖表示按照第一具體例可進行二項功能的鍵電路之電路圖；

第3圖表示可進行二項功能並可以矩陣鍵掃描電路或I/O埠作業的鍵電路原理之方塊圖；

第4圖表示按照第二具體例可以矩陣掃描電路作業的二功能鍵之電路圖；

第5圖表示按照第三具體例可以矩陣掃描電路作業的二功能鍵之電路圖。

1．．．放電電路

2．．．電壓檢測電路

3．．．快速充電電路

Claims (11)

1. 一種按鍵檢測電路，供檢測鍵(K1)之現況，其特徵為包括：放電電路(1)，由電阻器-電容器(R1,C1)組成，連接至鍵(K1)，在按鍵(K1)時放電；和電壓檢測電路(2)，連接至放電電路(1)，包括第一電晶體(T2)和第二電晶體(T3)之組合，其中當放電電路放電預定期間時，第一電晶體(T2)開啟，輸出電壓以開啟第二電晶體(T3)，使第二電晶體(T3)輸出第二功能用之第二訊號，其中第一電晶體(T2)和第二電晶體(T3)係PNP電晶體，而第二電晶體之基極接至第一電晶體之射極者。
2. 如申請專利範圍第1項之按鍵檢測電路，其中預定期間是至少由電阻器(R1)和電容器(C1)決定者。
3. 如申請專利範圍第1或2項之按鍵檢測電路，其中鍵(K1)之第一端接地，而鍵(K1)之第二端與電阻器-電容器(R1,C1)電路連接者。
4. 如申請專利範圍第3項之按鍵檢測電路，其中又包含充電電路(3)，在鍵(K1)放開時，充電於放電電路(1)之電容器(C1)者。
5. 如申請專利範圍第4項之按鍵檢測電路，其中充電電路包含電晶體(T1)，在鍵(K1)放開時開啟，充電於電容器(C1)者。
6. 如申請專利範圍第5項之按鍵檢測電路，其中當電容器(C1)之電壓充電至位準不低於第一電晶體(T2)之臨限值時，第一電晶體(T2)和第二電晶體(T3)即關閉者。
7. 如申請專利範圍第1項之按鍵檢測電路，其中第二訊號係由第二PNP電晶體之射極發生者。
8. 如申請專利範圍第3項之按鍵檢測電路，其中若鍵按下期間低於預定期間，係由鍵(K1)之第二終端送出第一訊號者。
9. 如申請專利範圍第8項之按鍵檢測電路，其中第一訊號係輸出至鍵矩陣掃描電路，做為其輸入者。
10. 如申請專利範圍第9項之按鍵檢測電路，其中有第二鍵(K2)，與第一鍵(K1)並聯，共用放電電路(1)、電壓檢測電路(2)和充電電路(3)者。
11. 如申請專利範圍第10項之按鍵檢測電路，其中該第二鍵(K2)係單一功能鍵或雙重功能鍵者。