TWI451696B - 多工器 - Google Patents

多工器 Download PDF

Info

Publication number
TWI451696B
TWI451696B TW099142453A TW99142453A TWI451696B TW I451696 B TWI451696 B TW I451696B TW 099142453 A TW099142453 A TW 099142453A TW 99142453 A TW99142453 A TW 99142453A TW I451696 B TWI451696 B TW I451696B
Authority
TW
Taiwan
Prior art keywords
switch
channel
multiplexer
period
switching circuit
Prior art date
Application number
TW099142453A
Other languages
English (en)
Other versions
TW201225528A (en
Inventor
Shuo Ting Kao
Original Assignee
Mstar Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mstar Semiconductor Inc filed Critical Mstar Semiconductor Inc
Priority to TW099142453A priority Critical patent/TWI451696B/zh
Priority to US13/179,889 priority patent/US8487662B2/en
Publication of TW201225528A publication Critical patent/TW201225528A/zh
Application granted granted Critical
Publication of TWI451696B publication Critical patent/TWI451696B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0416—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the output circuit
    • H03K17/04163—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/62—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors
    • H03K17/6257—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors with several inputs only combined with selecting means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Landscapes

  • Electronic Switches (AREA)

Description

多工器
本發明係關於一種多工器，特別是關於一種可因應高速訊號多工切換的多工器。
多工器用以在多個輸入訊號中切換選擇其中之一以作為輸出訊號。多工器的用途十分廣泛；舉例而言，在現代電子系統中，多個並列訊號會被轉換為一串列訊號以降低訊號傳輸的硬體成本。在將多個並列訊號轉換為串列訊號時，就是以多工器週期性地依序逐一選擇各個並列訊號，使這些並列訊號中的各筆資料依序串列於多工器輸出的串列訊號中。
隨著現代電子系統的運作時脈日益提昇，電子訊號的速度、時序與頻率(如單位時間中的位元數)也隨之增加。多工器的設計也必須因應高速電子訊號的多工切換。舉例而言，若多工器要將N個頻率為f的並列輸入訊號(即各輸入資料中的各位元資料延續時間為1/f)轉換為串列的輸出訊號，則輸出訊號的頻率會倍數增加為N*f。也就是說，多工器必須要有良好的響應速度以處理呈倍數增加的頻率需求。
本發明的目的之一在於提供一種多工器，其可依據N個輸入訊號而提供一輸出訊號。在一實施例中，多工器為一差動多工器，在N對差動的輸入訊號D(0)/Db(0)至D(N-1)/Db(N-1)間切換以提供一對差動的輸出訊號Dout/Doutb。多工器設有N個切換電路、N個差動切換電路、一輸出端、一差動輸出端與兩互補驅動單元。
各切換電路dx(n)中設有一通道單元M(n)與兩開關sa(n)與sb(n)。通道單元M(n)具有一第一通道端與一第二通道端，並可於一通道導通時段中將其第一通道端導通至第二通道端；第一通道端耦接輸出端。開關sa(n)與sb(n)分別對應輸入訊號D(n)與D(n+1)；對n=(N-1)，輸入訊號D(n+1)即為輸入訊號D(0)。開關sa(n)與sb(n)各自具有兩個傳輸端，並分別於不同的開關導通時段中導通各自的兩個傳輸端。開關sa(n)與sb(n)的一個傳輸端耦接通道單元M(n)的第二通道端，開關sa(n)與sb(n)的另一傳輸端分別耦接對應的輸入訊號D(n)與D(n+1)。其中，開關sa(n)的開關導通時段與通道單元M(n)的通道導通時段係部份重疊，開關sb(n)的開關導通時段亦與通道單元M(n)的通道導通時段部份重疊，但開關sa(n)的開關導通時段與開關sb(n)的開關導通時段互不重疊。
經多工器的多工運作後，輸出訊號中具有複數筆一位元的輸出資料，每一輸出資料對應一位元時段。一實施例中，通道單元M(n)的通道導通時段及各開關sa(n)、sb(n)的開關導通時段的時間長短相當於位元時段的兩倍，且開關導通時段與通道導通時段部份重疊的時間相當於位元時段。各輸入訊號中的每一筆一位元輸入資料則對應N個位元時段。
一實施例中，通道單元M(n)更具有一受控端，接收一通道時脈；通道時脈週期性地在第一位準與第二位準間交替，通道時脈維持於第一位準的時段即對應通道導通時段於。各開關sa(n)、sb(n)更具有一切換端，接收一對應的開關時脈。開關時脈週期性地在第三位準與第四位準間交替(第三、第四位準可以分別等於第一、第二位準)；當各開關對應的開關時脈維持於第三位準，也就是各開關的開關導通時段。
開關sa(n)的開關時脈、通道單元M(n)的通道時脈與開關sb(n)的開關時脈可以分別為時脈CK(n-1)、CK(n)與CK(n+1)。例如說，時脈CK(n)的週期為N個位元時段，開始於第0個位元時段並結束於第(N-1)個位元時段，並在每一週期的第p個與第q個位元時段中維持第一位準；其中p與q分別為n與(n+1)除以N的餘數。也就是說，時脈CK(n-1)、CK(n)與CK(n+1)的週期相同但相位互異。對n=0，時脈CK(n-1)即為時脈CK(N-1)；對n=(N-1)，時脈CK(n+1)即為時脈CK(0)。
經由上述的時脈安排，對切換電路dx(n)而言，通道單元M(n)依據時脈CK(n)將開關sa(n)導通至輸出端，開關sa(n)則依據時脈CK(n-1)而將輸入訊號D(n)導通至通道單元M(n)。對切換電路dx(n-1)而言，通道單元M(n-1)依據時脈CK(n-1)將開關sb(n-1)導通至輸出端，開關sb(n-1)則依據時脈CK(n)而將輸入訊號D(n)導通至通道單元M(n-1)。也就是說，切換電路dx(n-1)的通道導通時段相當於切換電路dx(n)中開關sa(n)的開關導通時段，且切換電路dx(n)的通道導通時段相當於切換電路dx(n-1)中開關sb(n-1)的開關導通時段。對n=0，切換電路dx(n-1)即為切換電路dx(N-1)。
因此，在時脈CK(n-1)與時脈CK(n)部份重疊的一位元時段中，輸入訊號D(n)會經由兩路徑傳輸至輸出端，其中一路徑為開關sb(n-1)至通道單元M(n-1)，另一路徑為開關sa(n)至通道單元M(n)。此兩路徑的等效阻抗(電阻)會相互並聯為一低阻抗，以降低傳輸延遲，增進本發明多工器的響應速度。再者，在時脈CK(n-1)與時脈CK(n)部份重疊的一位元時段之前，開關sa(n)與sb(n-1)的其中一個就會先將輸入訊號D(n)傳輸至對應的通道單元，向該對應通道單元預充電，使該開關與該對應通道單元的路徑能預先響應輸入訊號D(n)的內容，也增進本發明多工器高速訊號多工切換的性能表現。此外，各通道單元M(n)導通的通道導通時段為位元時段的兩倍，不需將通道導通時段壓縮至單一位元時段內。
基於差動配置的對稱架構，各切換電路dx(n)對應一差動切換電路dxb(n)。差動切換電路dxb(n)中設有通道單元Mb(n)與兩開關sc(n)與sd(n)。通道單元Mb(n)的具有兩通道端，其中之一耦接差動輸出端，另一則耦接於開關sc(n)與sd(n)；通道單元Mb(n)依據時脈CK(n)而導通兩通道端。開關sc(n)依據時脈CK(n-1)將輸入訊號D(n)的反相訊號Db(n)導通至通道單元Mb(n)，開關sd(n)則依據時脈CK(n+1)而將輸入訊號D(n+1)的反相訊號Db(n+1)導通至通道單元Mb(n)。
一實施例中，多工器的各通道單元M(n)、Mb(n)可用同一通道類型的電晶體實現，如金氧半場效電晶體。兩互補驅動單元則可以用互補通道類型的金氧半場效電晶體實現。各通道單元M(n)、Mb(n)的受控端可以是電晶體的閘極，兩通道端則分別為源極與汲極。各互補驅動單元具有一受控端(如閘極)與一通道端(如汲極)；其中一互補驅動單元的受控端與通道端分別耦接輸出端與差動輸出端，另一互補驅動單元的受控端與通道端則分別耦接差動輸出端與輸出端。各互補驅動單元的另一通道端(如源極)則耦接工作電壓。由於本發明多工器採用互補電晶體對的架構，故可降低功率消耗，輸出訊號的擺動範圍也較廣，其可和輸入訊號的擺動範圍維持一致而不會縮減。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。
請參考第1圖與第2圖，第1圖示意一多工器10，第2圖則示意多工器10中各相關訊號時脈的波形時序。多工器10為差動多工器，依據10對差動的輸入訊號Di(0)/Dib(0)至Di(9)/Dib(9)而分別在節點Np與Npb提供一對差動的輸出訊號Do/Dob；各對差動的輸入訊號Di(n)與Dib(n)互為反相(n=0至9)，輸出訊號Do與Dob亦互為反相。
基於差動的對稱架構，多工器10中設有兩匹配電阻RL與RLb，及閘A(0)至A(9)、Ab(0)至Ab(9)，電晶體(如n型通道金氧半場效電晶體)Mi(0)至Mi(9)、Mib(0)至Mib(9)，以及一個用以提供電流的電流源IMUX。對n=0至9，各及閘A(n)接收輸入訊號Di(n)與兩個時脈，以根據該兩個時脈決定輸入訊號Di(n)是否可被傳輸至電晶體Mi(n)的閘極；電晶體Mi(n)的汲極與源極則分別耦接節點Npb與Np1。對應於及閘A(n)的配置，及閘Ab(n)亦根據兩個時脈決定輸入訊號Di(n)的反相訊號Dib(n)是否可被傳輸至電晶體Mib(n)的閘極；及閘Ab(n)與及閘A(n)依據的是相同的兩個時脈。電晶體Mib(n)的汲極與源極則分別耦接節點Np與Np1。電阻RLb為電晶體Mi(n)的負載，耦接於工作電壓Vdd與節點Npb之間；電阻RL則為電晶體Mib(n)的負載，耦接於工作電壓Vdd與節點Np之間。
各及閘A(0)至A(9)、Ab(0)至Ab(9)可分別依據第2圖中的時脈CLK(0)至CLK(4)與反相的時脈CLKb(0)至CLKb(4)來決定對應的輸入訊號Di(0)至Di(9)、Dib(n)至Dib(9)是否會被提供至對應的電晶體Mi(0)至Mi(9)、Mib(0)至Mib(9)；各時脈CLK(m)與CLKb(m)(m=0至4)互為反相，其週期Ti_p對應於輸入資料Di(n)中的一筆單一位元輸入資料Di(n)_k。舉例而言，及閘A(0)對時脈CLK(0)、CLKb(1)與輸入訊號Di(0)作及運算；當時脈CLK(0)與CLKb(1)均為邏輯1的高位準時，及閘A(0)就會將輸入訊號Di(0)傳輸至電晶體Mi(0)的閘極。
多工器10的運作可描述如下。當時脈CLK(0)與CLKb(1)均為邏輯1的高位準時，及閘A(0)與Ab(0)分別將輸入訊號Di(0)與Di(0)傳輸至電晶體Mi(0)與Mib(0)的閘極；若輸入訊號Di(0)的輸入資料Di(0)_k為邏輯1，電晶體Mi(0)導通電流而使節點Npb的電壓下降，在節點Npb的輸出訊號Dob中輸出邏輯0；電晶體Mib(0)則關閉，節點Np的電壓維持於工作電壓Vdd，以在節點Np的輸出訊號Do中提供邏輯1。同理，當時脈CLK(1)與CLKb(2)均為邏輯1的高位準時，及閘A(1)、Ab(1)與電晶體Mi(1)、Mib(1)就會將輸入訊號Di(1)的輸入資料Di(1)_k串列至輸出訊號Do中。如第2圖所示，在一週期Ti_p中，輸入訊號Di(0)至Di(9)中的各筆輸入資料Di(0)_k至Di(9)_k會依據各時脈的時序依序被切換串列至輸出訊號Do中。在輸出訊號Do中，各筆輸入資料Di(n)_k維持的時間長短為一個位元時段Tp，而位元時段Tp即為週期Ti_p的10分之1。
由以上討論可知，在每個週期Ti_p中，各及閘A(n)會在一個位元時段Tp中將對應的輸入資料Di(n)傳輸導通至對應的電晶體Mi(n)，在其餘的9個位元時段Tp中則將輸入資料Di(n)閘除。也就是說，電晶體Mi(n)必須在一位元時段Tp開始時迅速地依據輸入資料Di(n)來決定是否將節點Npb導通至電流源IMUX，並在1位元時段Tp結束時迅速地閘除輸入資料Di(n)。由於電晶體Mi(n)的導通響應被壓縮至1個位元時段中，電晶體Mi(n)的響應速度成為多工器10的運作瓶頸之一；多工器10會因電晶體Mi(n)的導通響應不夠迅速而無法正常運作。
此外，由於多工器10為電流驅動的架構，故輸出訊號Do/Dob的訊號擺動幅度會縮減，無法與各輸入訊號Di(n)/Dib(n)的擺動程度一致。輸入訊號Di(n)/Dib(n)可用工作電壓Vss呈現邏輯0；相較之下，因為多工器10使用了電流源IMUX，輸出訊號Do/Dob就無法以電壓Vss來呈現邏輯0的低電壓，連帶影響多工器10的雜訊裕度(noise margin)。再者，因多工器10是利用電流在電阻RL/RLb上建立跨壓以呈現邏輯0，故會持續地消耗功率，使多工器10所需的運作功率無法有效降低。
請參考第3圖與第4圖；第3圖示意的是依據本發明一實施例的多工器20，第4圖則示意多工器20中相關訊號與時脈的波形時序。本發明多工器可以是N轉1的差動多工器，依據N對差動的輸入訊號D(0)/Db(0)至D(N-1)/Db(N-1)而在節點N2與N2p的兩輸出端提供一對差動的輸出訊號Dout/Doutb；第3圖與第4圖以4轉1的多工器20來說明本發明的一實施例，即取N=4。多工器20設有N個切換電路dx(0)至dx(N-1)、N個差動切換電路dxb(0)至dxb(N-1)，以及兩個互補驅動單元Mu1與Mu2。
各切換電路dx(n)中設有一通道單元M(n)與兩開關sa(n)與sb(n)。通道單元M(n)可以由一n型通道金氧半場效電晶體實現，其閘極、汲極與源極可分別視為一受控端及兩通道端；受控端接收時脈CK(n)作為其通道時脈，兩通道端之一耦接節點N2，另一通道端耦接節點na(n)。如第2圖所示，各時脈CK(n)係依據週期Ti而週期性在位準H與L間交替；當時脈CK(n)維持於位準H時，通道單元M(n)將節點na(n)導通至節點N2。當時脈CK(n)為位準L時，通道單元M(n)停止在節點na(n)與節點N2間的導通。也就是說，時脈CK(n)為位準H的時段就是通道單元M(n)的通道導通時段。
本實施例之切換電路dx(n)中，開關sa(n)與sb(n)分別對應輸入訊號D(n)與D(n+1)。開關sa(n)具有一切換端與兩傳輸端，切換端接收時脈CK(n-1)，兩傳輸端分別耦接輸入訊號D(n)與節點na(n)。當時脈CK(n-1)為位準H時，開關sa(n)將輸入訊號D(n)導通/傳輸至節點na(n)；當時脈CK(n-1)為位準L時，開關sa(n)停止將輸入訊號D(n)導通至節點na(n)。開關sb(n)亦具有一切換端與兩傳輸端，切換端接收時脈CK(n+1)，兩傳輸端分別耦接輸入訊號D(n+1)與節點na(n)。當時脈CK(n+1)為位準H時，開關sb(n)將輸入訊號D(n+1)導通至節點na(n)；相對地，當時脈CK(n+1)為位準L時，開關sb(n)不再將輸入訊號D(n+1)導通至節點na(n)。也就是說，時脈CK(n-1)為位準H的時段就是開關sa(n)的開關導通時段，時脈CK(n+1)為位準H的時段則是開關sb(n)的開關導通時段。對n=(N-1)，輸入訊號D(n+1)即為輸入訊號D(0)，時脈CK(n+1)為時脈CK(0)；對n=0，輸入訊號D(n-1)即為輸入訊號D(N-1)，時脈CK(n-1)則是時脈CK(N-1)。
如第4圖所示，在時點t0至t4之間的一週期Ti中，輸入訊號D(0)至D(3)會同步地分別對應一筆一位元的輸入資料D(0)_k至D(3)_k。在時點t4的次一週期Ti則對應各輸入訊號D(0)至D(3)的次一筆輸入資料D(0)_(k+1)至D(3)_(k+1)。對應地，各時脈CK(n)具有週期Ti，各週期Ti中有N個位元時段Tb；例如說，各時脈CK(n)的每個週期Ti開始於第0個位元時段Tb，結束於第(N-1)個位元時段Tb，並在每一週期Ti的第p個與第q個位元時段中維持於位準H，其餘時間則為位準L；其中，p與q分別為n與(n+1)除以N的餘數。舉例而言，時脈CK(0)在時點t0至t2的第0個與第1個位元時段Tb中維持於位準H，時脈CK(1)則在時點t1至t3的第1與第2個位元時段Tb中為位準H，而時脈CK(0)於位準H的時段和時脈CK(2)於位準H的時段互不重疊，此例中，兩者之高低位準係為互補，亦即，CK(0)維持於位準H的時段，同時間CK(2)維持於位準L。以此類推，時脈CK(N-1)(第4圖中的時脈CK(3))會在時點t3至t4的第(N-1)個位元時段Tb與時點t0至t1的第0個位元時段Tb中為位準H。
也就是說，各時脈CK(n)的週期長度(頻率)相同但相位相異；時脈CK(n-1)與時脈CK(n)中維持於位準H的時段會部份重疊，部份重疊的時段為1個位元時段Tb。時脈CK(n-1)與CK(n+1)中位準H的時段則互不重疊。
基於差動配置的對稱架構，各切換電路dx(n)對應於差動切換電路dxb(n)。差動切換電路dxb(n)中設有通道單元Mb(n)與兩開關sc(n)與sd(n)。通道單元Mb(n)與通道單元M(n)匹配，可以由一n型通道金氧半場效電晶體實現；通道單元Mb(n)的源極與汲極為兩通道端，其中之一耦接節點N2b的差動輸出端，另一則於節點nb(n)耦接開關sc(n)與sd(n)。通道單元Mb(n)依據閘極接收的時脈CK(n)控制節點nb(n)與N2b間的導通。類似於開關sa(n)的時序，開關sc(n)依據時脈CK(n-1)將輸入訊號D(n)的反相訊號Db(n)導通至節點nb(n)的通道單元Mb(n)。同理，類似開關sb(n)的時序，開關sd(n)依據時脈CK(n+1)而將輸入訊號D(n+1)的反相訊號Db(n+1)導通至節點nb(n)。
對應於以n型通道金氧半場效電晶體實現的通道單元M(n)與Mb(n)，兩互補驅動單元Mu1與Mu2則可以用互補通道類型的p型通道金氧半場效電晶體實現。互補驅動單元Mu1的閘極(受控端)、汲極與源極(兩通道端)分別耦接節點N2b、N2與工作電壓Vdd(如位準H的電壓)；互補驅動單元Mu2的閘極、汲極與源極分別耦接節點N2、N2b與工作電壓Vdd。
多工器20的運作情形可用第5圖與第6圖為例來加以說明；請一併參考第4圖。在時點t0至t1，時脈CK(0)與CK(3)為位準H，故多工器20的運作就如第5圖所示：切換電路dx(0)中的通道單元M(0)與開關sa(0)導通，使輸入訊號D(0)得以被傳輸至節點N2。同時，切換電路dx(3)的通道單元M(3)與開關sb(3)亦導通，同樣可將輸入訊號D(0)傳輸至節點N2。也就是說，輸入訊號D(0)會由兩個並聯路徑傳輸至節點N2的輸出端，一個路徑由開關sa(0)至通道單元M(0)，另一路徑由開關sb(3)至通道單元M(3)。而在其他各切換電路dx(1)與dx(2)中的通道單元M(1)與M(2)皆不導通，將各輸入訊號D(1)至D(3)隔離於節點N2之外。
在差動配置的對稱情形下，與輸入訊號D(0)反相的輸入訊號Db(0)，即Db(0)=，亦會經由兩個路徑傳輸至節點N2b的差動輸出端。其中一路徑是在切換電路dxb(0)中由開關sc(0)至通道單元Mb(0)，另一路徑為切換電路dxb(3)中由開關sd(3)至通道單元Mb(3)。
在時點t0至t1之間，假設輸入訊號D(0)為高位準的邏輯1，差動的輸入訊號Db(0)會是低位準邏輯0。被導通至節點N2b的輸入訊號Db(0)使互補驅動單元Mu1導通，將節點N2拉高至高位準的邏輯1(也就是工作電壓Vdd的位準)，使節點N2的輸出訊號Dout追隨輸入訊號D(0)而成為邏輯1。互補驅動單元Mu2不導通，使節點N2b的差動輸出訊號Doutb和輸入訊號Db(0)一樣為邏輯0。也就是說，在時點t0至t1區間，輸入訊號D(0)的輸入資料D(0)_k會被串列至輸出訊號Dout中，形成一筆一位元的輸出資料，對應1個位元時段Tb。
接下來，在時點t1至t2之間，時脈CK(0)與CK(1)同時為位準H，而多工器20的運作則如第6圖所示：切換電路dx(0)中的開關sb(0)與通道單元M(0)導通形成一路徑，將輸入訊號D(1)傳輸至節點N2。同時，切換電路dx(1)中的開關sa(1)與通道單元M(1)亦導通，形成另一路徑，同樣可將輸入訊號D(1)的各位元資料傳輸至節點N2。也就是說，訊號D(1)亦會經由雙路徑而被傳輸至節點N2。對稱地，經由切換電路dxb(0)中的開關sd(0)與通道單元Mb(0)，以及切換電路dxb(1)中的開關sc(1)與通道單元Mb(1)，輸入訊號Db(1)亦由雙路徑傳輸至節點N2b。如此，在時點t1至t2區間，差動的輸入訊號D(1)、Db(1)就會分別被對應至差動的輸出訊號Dout與Doutb，使輸出訊號Dout中的次一筆輸出資料會反應輸入訊號D(1)中的一位元輸入資料D(1)_k。
類似於第5圖與第6圖的運作情形，在時點t2至t3間，輸入訊號D(2)也會由雙路徑傳輸至節點N2，此雙路徑分別由切換電路dx(1)中的開關sb(1)至通道單元M(1)、切換電路dx(2)中的開關sa(2)至通道單元M(2)；對稱地，差動的輸入訊號Db(2)也會由開關sd(1)至通道單元Mb(1)、開關sc(2)至通道單元Mb(2)的雙路徑傳輸至節點N2b。同理，在時點t3至t4間，由開關sb(2)至通道單元M(2)、開關sa(3)至通道單元M(3)的雙路徑會將輸入訊號D(3)傳輸至節點N2；開關sd(2)至通道單元Mb(2)、開關sc(3)至通道單元Mb(3)的雙路徑則將差動的輸入訊號Db(3)傳輸至節點N2b。
如第4圖所示，在時點t0至t4間的週期Ti中，輸入訊號D(0)至D(3)中的各筆輸入位元資料D(0)_k至D(3)_k會隨時脈CK(0)至CK(3)的時序變化而依序被串列為輸出訊號Dout中的4筆輸出資料。在時點t4後的次一週期Ti中，輸入訊號D(0)至D(3)同步轉至次一筆輸入資料D(0)_(k+1)至D(3)_(k+1)，而時脈CK(0)至CK(3)會重複前一週期Ti中的時序，使多工器20可將各筆輸入資料D(0)_(k+1)至D(3)_(k+1)串列為輸出訊號Dout中的次4筆輸出資料。
經由本發明多工器20中的雙路徑設計，輸入訊號在切換機制中傳輸所遭遇到的阻抗(電阻)會因雙路徑並聯而減少，可使本發明多工器20的響應速度倍增，使多工器20足以因應高速訊號多工的速度需求。第6圖中亦示意了雙路徑的等效電路；輸入訊號D(1)經由通道單元M(0)至開關sb(0)、通道單元M(1)至開關sa(1)的雙路徑傳輸至節點N2，通道單元M(0)、M(1)的導通阻抗等效為電阻Rm，開關sb(0)與sa(1)的導通阻抗等效為電阻Rs，而節點N2的輸出負載可等效為電容Cout。若輸入訊號D(0)只能由單一路徑傳輸至節點N2，單一傳輸路徑的時間常數會是Cout*(Rs+Rm)。不過，在本發明多工器的雙路徑安排下，由於各路徑的電阻因並聯而變為(Rs+Rm)/2，輸入訊號D(1)傳輸至節點N2的響應時間常數會減半成為Cout*(Rs+Rm)/2，代表多工器20的響應速度倍增。
再者，在前述雙路徑的其中一路徑會進行預充電，進一步加快多工器20的響應速度。以第6圖為例來說明；在第6圖的例子中，訊號D(1)會在時點t1至t2(第4圖)間經由開關sb(0)至通道單元M(0)、開關sa(1)至通道單元M(1)的雙路徑傳輸至節點N2。不過，早在時點t1之前，受控於時脈CK(0)的開關sa(1)在時點t0至t1時就已經將輸入訊號D(1)導通至通道單元M(1)的節點na(1)，也就是在時點t1至t2之前的時點t0至t1中預先依據輸入訊號D(1)的資料而對節點na(1)進行預充電，使輸入訊號D(1)可在時點t0至t1間就預先被反應至節點na(1)。等到時點t1，通道單元M(1)開始將節點na(1)導通至節點N2，已預先被反應至節點na(1)的輸入訊號D(1)就能快速地被響應至節點N2的輸出訊號Dout。同理，開關sc(1)也會依據輸入資料Db(1)而對節點nb(1)進行預充電。
更進一步地，在本發明多工器20中，由於各通道單元M(n)與Mb(n)在每週期Ti中的通道導通時段會是2個位元時段Tb(即時脈CK(n)維持位準H的期間)，故通道單元M(n)、Mb(n)的導通響應不會像第1圖各電晶體Mi(n)、Mib(n)那樣必須被壓縮至一個位元時段Tb內。這也使本發明多工器能更容易滿足高速訊號多工的需求。
此外，由於本發明多工器在各通道單元M(n)、Mb(n)與兩互補驅動單元Mu1與Mu2的配置上使用互補電晶體對的架構，故可降低本發明多工器的功耗。因為互補電晶體對的架構只會在切換各筆輸出資料時消耗暫態功率，在維持輸出資料的穩態位準時僅會消耗極低的靜態功率。而且，在互補電晶體對的架構下，輸出訊號Dout、Doutb的訊號擺動幅度也可和各輸入訊號D(n)、Db(n)的擺動幅度一致。
本發明多工器20可推廣為第7圖中的多工器30；多工器30為一N轉1差動多工器，設有N個切換電路dx(0)至dx(N-1)、N個差動切換電路dxb(0)至dxb(N-1)，以及兩個互補驅動單元Mu1與Mu2；多工器30依據N對差動的輸入訊號D(0)/Db(0)至D(N-1)/Db(N-1)而在節點N2與N2b的兩輸出端提供一對差動的輸出訊號Dout/Doutb。多工器30運作時相關訊號時脈的波形時序則示於第8圖；其中，各輸入訊號D(n)中的各筆一位元輸入資料D(n)_k(n=0至N-1)對應一週期Ti。多工器30會依據時脈CK(0)至CK(N-1)而運作，在各週期Ti中劃分出N個位元時段Tb，以在輸出訊號Dout的N個位元時段Tb中依序串列各筆輸入資料D(0)_k至D(N-1)_k。
各時脈CK(0)至CK(N-1)具有週期Ti。一實施例中，各時脈CK(n)開始於每個週期Ti中的第0個位元時段Tb，結束於第(N-1)個位元時段Tb，並在每一週期Ti中的第p個與第q個位元時段中維持位準H；其中p與q分別為n與(n+1)除以N的餘數，n=0至(N-1)。
互補驅動單元Mu1與Mu2分別具有兩通道端與一受控端；互補驅動單元Mu1的受控端與兩通道端分別耦接節點N2b、N0與N2，互補驅動單元Mu2的受控端與兩通道端則分別耦接節點N2、N0與N2b。節點N0耦接工作電壓Vdd(如位準H的電壓)。
對n=0至(N-1)，各切換電路dx(n)中設有一通道單元M(n)以及兩開關sa(n)與sb(n)；通道單元M(n)耦接於節點na(n)與節點N2之間。基於差動配置的對稱架構，各差動切換電路dxb(n)中則設有一通道單元Mb(n)以及兩開關sc(n)與sd(n)；通道單元Mb(n)耦接於節點nb(n)與節點N2b之間。當時脈CK(n)為位準H時，通道單元M(n)將節點na(n)導通至節點N2，通道單元Mb(n)則將節點nb(n)導通至節點N2b。當時脈CK(n)為位準L時，通道單元M(n)停止將節點na(n)導通至節點N2，通道單元Mb(n)也停止將節點nb(n)導通至節點N2b。
對n=0，切換電路dx(0)的開關sa(0)與sb(0)分別依據時脈CK(N-1)與CK(1)中位準H的時段而將輸入訊號D(0)與D(1)導通至節點na(0)。對n=1至(N-2)，切換電路dx(n)的開關sa(n)與sb(n)分別依據時脈CK(n-1)與CK(n+1)而將輸入訊號D(n)與D(n+1)傳輸至節點na(n)。對n=(N-1)，切換電路dx(N-1)的開關sa(N-1)與sb(N-1)分別依據時脈CK(N-2)與CK(0)而將輸入訊號D(N-1)與D(0)傳輸至節點na(N-1)。對稱地，切換電路dxb(0)的開關sc(0)與sd(0)分別依據時脈CK(N-1)與CK(1)而將輸入訊號Db(0)與Db(1)導通至節點nb(0)；切換電路dxb(N-1)的開關sc(N-1)與sd(N-1)則分別依據時脈CK(N-2)與CK(0)而將輸入訊號Db(N-1)與Db(0)傳輸至節點nb(N-1)。對n=1至(N-2)，切換電路dxb(n)的開關sc(n)與sd(n)分別依據時脈CK(n-1)與CK(n+1)而將輸入訊號Db(n)與Db(n+1)傳輸至節點nb(n)。
經由上述的時脈安排，各輸入訊號D(0)至D(N-1)、Db(0)至Db(N-1)都會在對應的位元時段Tb中以雙路徑分別被傳輸至節點N2與N2b。當時脈CK(0)與CK(N-1)均為位準H時，開關sa(0)至通道單元M(0)、開關sb(N-1)至通道單元M(N-1)會以雙路徑將輸入訊號D(0)傳輸至節點N2；反相輸入訊號Db(0)則經由開關sc(0)至通道單元Mb(0)、開關sd(N-1)至通道單元Mb(N-1)的雙路徑而導通至節點N2b。對n=1至(N-1)，當時脈CK(n-1)與CK(n)均為位準H時，開關sa(n)至通道單元M(n)、開關sb(n-1)至通道單元M(n-1)的雙路徑會將輸入訊號D(n)傳輸至節點N2；開關sc(n)至通道單元Mb(n)、開關sd(n-1)至通道單元Mb(n-1)的雙路徑則會將輸入訊號Db(n)傳輸至節點N2b。
雙路徑的等效阻抗(電阻)會相互並聯為一低阻抗路徑，以降低傳輸延遲，增進本發明多工器的響應速度。如第7圖所示，當多工器30以開關sb(n-1)至通道單元M(n-1)、開關sa(n)至通道單元M(n)的雙路徑將輸入訊號D(n)傳輸至節點N2的等效負載電容Cout時，單一路徑的等效電阻Rm+Rs(分別為通道單元與開關的導通電阻)會在雙路徑配置下並聯為(Rm+Rs)/2，使輸入訊號D(n)能經由總電阻減半的傳輸路徑而被導通至節點N2。再者，在時脈CK(n-1)與時脈CK(n)均為位準H之前，開關sa(n)也會先將輸入訊號D(n)傳輸至對應的通道單元M(n)而對其預充電，進一步加強多工器30在高速訊號多工切換的性能表現。
為與多工器30的雙路徑設計進行比較，請參考第9圖中的多工器40；多工器40亦為一N轉1差動多工器，依據N對差動輸入訊號D(0)/Db(0)至D(N-1)/Db(N-1)而在節點N2與N2b提供一對差動輸出訊號Dout/Doutb。多工器40包括N個切換電路sx(0)至sx(N-1)、N個差動切換電路sxb(0)至sxb(N-1)以及兩個互補驅動單元Mu1與Mu2。多工器40的相關訊號與時脈與第8圖中所示的相同，多工器40同樣依據時脈CK(0)至CK(N-1)而運作，以在週期Ti的N個位元時段中依序各筆輸入資料D(0)_k至D(N-1)_k串列至輸出訊號Dout。
在多工器40的各切換電路sx(n)中設有一通道單元M(n)與一開關sa(n)；通道單元M(n)控制開關sa(n)至節點N2的導通，開關sa(n)控制接收輸入訊號D(n)至通道單元M(n)的導通。對稱地，差動切換電路sxb(n)中則有通道單元Mb(n)與開關sb(n)，對應輸入訊號Db(n)。對n=1至(N-1)，各通道單元M(n)與Mb(n)在時脈CK(n)為位準H時導通，開關sa(n)與sb(n)在時脈CK(n-1)為位準H時導通。對n=0，通道單元M(0)與Mb(0)在時脈CK(0)為位準H時導通，開關sa(0)與sb(0)在時脈CK(N-1)為位準H時導通。
在上述時脈安排下，當時脈CK(n-1)與時脈CK(n)均為位準H時，輸入訊號D(n)會經由通道單元M(n)至開關sa(n)的單一路徑而被導通至節點N2。也就是說，輸入訊號D(n)是經由通道單元M(n)與開關sa(n)的導通電阻(Rm+Rs)而傳輸至節點N2的等效負載電容Cout，故輸入訊號D(n)傳輸至節點N2的延遲可用時間常數(Rm+Rs)*Cout來代表。相較之下，第7圖多工器30的雙路徑設計可使時間常數減半為(Rm+Rs)*Cout/2，讓多工器30的速度更快，也更適合高速訊號多工切換的應用。
由第9圖多工器40與第7圖多工器30比較可知，在同一週期Ti中，由於通道單元M(n)只需在一個位元時段Tb中傳輸輸入訊號D(n)，故多工器30可在另一個位元時段Tb中利用通道單元M(n)來傳輸另一個輸入訊號D(n+1)。如此，也就使每個輸入訊號D(n)都能分配到兩個通道單元M(n-1)與M(n)來形成雙路徑，增進多工器30的速度與性能。若通道單元M(n)的布局面積為Am，各開關sa(n)或sb(n)的布局面積為As，故多工器40中各單一路徑所需布局面積為Am+2As(≒2Am)。相較之下，多工器30的單一路徑總布局面積為Am+2As(≒3Am)，但其時間常數(延遲)為單一路徑的一半，考慮多工器30具有兩倍輸出速率(單位時間中能傳輸的位元數)的情形下，多工器30的總共布局面積為3Am*N，多工器40的總共布局面積為2Am*N。換句話說，在輸出速率相同的情形下，多工器30使用的布局面積僅需為3Am*N的一半，會比多工器40的面積2Am*N更小；也就是說，多工器30在每一單位面積中所能發揮的效能會優於多工器40。
在第7圖的多工器30中，各通道單元M(n)、Mb(n)可以用n型通道金氧半場效電晶體實現，互補驅動單元Mu1、Mu2可以用p型通道金氧半場效電晶體實現，各開關sa(n)、sb(n)、sc(n)至sd(n)可用n型通道金氧半場效電晶體實現，亦可用互補金氧半場效電晶體對(如傳輸閘)來實現。
基於互補的對偶性(duality)，多工器30可衍生出另一實施例。請參考第10圖與第11圖；第10圖示意本發明另一實施例的多工器50，第11圖示意多工器50運作時相關資料與時脈的時序。多工器50為N轉1差動多工器，依據N個差動輸入訊號對D(0)/Db(0)至D(N-1)/Db(N-1)而在節點N2與N2b的兩輸出端提供一對差動的輸出訊號Dout/Doutb。輸入訊號D(0)至D(N-1)互相同步，各輸入訊號中的一位元輸入資料D(0)_k至D(N-1)_k對應一週期Ti。多工器50則依據時脈CKb(0)至CKb(N-1)而在一週期Ti的N個位元時段Tb中依序將各輸入資料D(0)_k至D(N-1)_k串列至輸出資料Dout中。各時脈CKb(0)至CKb(N-1)具有週期Ti；一實施例中，時脈CK(n)開始於第0個位元時段Tb並結束於第(N-1)個位元時段Tb，並在每一週期Ti中的第p個與第q個位元時段中維持位準L，其餘時段為位準H；其中，p與q分別為n與(n+1)除以N的餘數，n=0至(N-1)。
多工器50中設有互補驅動單元Md1與Md2、N個切換電路px(0)至px(N-1)以及N個差動切換電路pxb(0)至pxb(N-1)。互補驅動單元Md1與Md2(例如以n型通道金氧半場效電晶體實現)分別具有一受控端(如閘極)與兩通道端(如源極與汲極)。互補驅動單元Md1的受控端與兩通道端分別耦接節點N2b、N0與N2，互補驅動單元Md2的受控端與兩通道端則分別耦接節點N2、N0與N2b。節點N0耦接工作電壓Vss(如位準L的電壓)。
對n=0至(N-1)，各切換電路px(n)中設有一通道單元P(n)以及兩開關xa(n)與xb(n)；通道單元P(n)耦接於節點na(n)與節點N2之間。基於差動配置的對稱架構，各差動切換電路pxb(n)中則設有一通道單元Pb(n)以及兩開關xc(n)與xd(n)；通道單元Pb(n)耦接於節點nb(n)與節點N2b之間。當時脈CKb(n)為位準L時，通道單元P(n)將節點na(n)導通至節點N2，通道單元Pb(n)則將節點nb(n)導通至節點N2b。
對n=0，切換電路px(0)的開關xa(0)與xb(0)分別依據時脈CKb(N-1)與CKb(1)中位準L的時段而將輸入訊號D(0)與D(1)導通至節點na(0)。對n=1至(N-2)，切換電路px(n)的開關xa(n)與xb(n)分別依據時脈CKb(n-1)與CKb(n+1)而將輸入訊號D(n)與D(n+1)傳輸至節點na(n)。對n=(N-1)，切換電路px(N-1)的開關xa(N-1)與xb(N-1)分別依據時脈CKb(N-2)與CKb(0)而將輸入訊號D(N-1)與D(0)傳輸至節點na(N-1)。對稱地，切換電路pxb(0)的開關xc(0)與xd(0)分別依據時脈CKb(N-1)與CKb(1)而將輸入訊號Db(0)與Db(1)導通至節點nb(0)；切換電路pxb(N-1)的開關xc(N-1)與xd(N-1)則分別依據時脈CKb(N-2)與CKb(0)而將輸入訊號Db(N-1)與Db(0)傳輸至節點nb(N-1)。對n=1至(N-2)，切換電路pxb(n)的開關xc(n)與xd(n)分別依據時脈CKb(n-1)與CKb(n+1)而將輸入訊號Db(n)與Db(n+1)傳輸至節點nb(n)。
多工器50亦在輸入訊號的切換機制中實現雙路徑。當時脈CKb(0)與CKb(N-1)均為位準L時，開關xa(0)至通道單元P(0)、開關xb(N-1)至通道單元P(N-1)會以雙路徑將輸入訊號D(0)傳輸至節點N2；反相輸入訊號Db(0)則經由開關xc(0)至通道單元Pb(0)、開關xd(N-1)至通道單元Pb(N-1)的雙路徑而導通至節點N2b。對n=1至(N-1)，當時脈CKb(n-1)與CKb(n)均為位準L時，開關xa(n)至通道單元P(n)、開關xb(n-1)至通道單元P(n-1)的雙路徑會將輸入訊號D(n)傳輸至節點N2；開關xc(n)至通道單元Pb(n)、開關xd(n-1)至通道單元Pb(n-1)的雙路徑則會將輸入訊號Db(n)傳輸至節點N2b。
如前面提到過的，互補驅動單元Md1、Md2可以用n型通道金氧半場效電晶體實現；對應地，各通道單元P(n)與Pb(n)可以用p型通道金氧半場效電晶體實現。各開關xa(n)、xb(n)、xc(n)至xd(n)可用p型通道金氧半場效電晶體實現，亦可用互補金氧半場效電晶體對(如傳輸閘)來實現。
總結來說，本發明多工器具有雙路徑的設計，輸入訊號經由切換機制中的雙路徑傳輸至輸出端，可發揮預充電的功能，並減少切換機制的路徑阻抗(電阻)與延遲，增進多工器的響應速度。對實現切換機制的各通道單元與開關來說，由於其導通的時段會是兩個位元時段Tb，導通響應不須被壓縮至一個位元時段Tb內，這也使本發明多工器能更容易滿足高速訊號多工的需求。此外，本發明多工器在各通道單元與互補驅動單元的配置上使用互補電晶體對的架構，故可降低多工器的功耗；輸出訊號的訊號擺動幅度也可和各輸入訊號擺動幅度一致。
綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10、20、30、40、50．．．多工器
Vdd、Vss．．．工作電壓
Np0-Np1、Np/Npb、N2/N2b、na(.)-nd(.)、N0．．．節點
A(.)、Ab(.)．．．及閘
Mi(.)、Mib(.)．．．電晶體
RL、RLb、Rm、Rs．．．電阻
Cout．．．電容
CLK(.)、CLKb(.)、CK(.)、CKb(.)．．．時脈
Di(.)、Dib(.)、D(.)、Db(.)．．．輸入訊號
Do、Dob、Dout、Doutb．．．輸出訊號
Di(.)_k、D(.)_k．．．輸入資料
Tp、Tb．．．位元時段
Ti_p、Ti．．．週期
IMUX．．．電流源
dx(.)、sx(.)、px(.)．．．切換電路
dxb(.)、sxb(.)、pxb(.)．．．差動切換電路
Mu1-Mu2、Md1-Md2．．．互補驅動單元
sa(.)-sd(.)、xa(.)-xd(.)．．．開關
M(.)、Mb(.)、P(.)、Pb(.)．．．通道單元
H、L．．．位準
t0-t4．．．時點
第1圖示意一多工器的實施例。
第2圖以波形時序示意第1圖多工器的相關訊號與時脈。
第3圖示意的是依據本發明一實施例的一多工器。
第4圖以波形時序示意第4圖多工器的相關訊號與時脈。
第5圖與第6圖示意第4圖多工器的運作情形。
第7圖示意的是依據本發明一實施例的一多工器。
第8圖以波形時序示意第7圖多工器的相關訊號與時脈。
第9圖示意另一多工器的實施例。
第10圖示意的是依據本發明又一實施例的一多工器。
第11圖以波形時序示意第10圖多工器的相關訊號與時脈。
30．．．多工器
Vdd．．．工作電壓
N2/N2b、na(.)-nd(.)、N0．．．節點
Rm、Rs．．．電阻
Cout．．．電容
CK(.)．．．時脈
D(.)、Db(.)．．．輸入訊號
Dout、Doutb．．．輸出訊號
dx(.)．．．切換電路
dxb(.)．．．差動切換電路
Mu1-Mu2．．．互補驅動單元
sa(.)-sd(.)．．．開關
M(.)、Mb(.)．．．通道單元

Claims (13)

  1. 一種多工器，包含有：一輸出端，提供該輸出訊號；以及複數個切換電路，接收複數個輸入訊號，各切換電路中包含有：一通道單元，耦接該輸出端，該通道單元於一通道導通時段導通；以及複數個開關，各開關對應該等輸入訊號的其中之一，耦接於該通道單元及該等輸入訊號其一；該等開關分別導通於複數個對應之開關導通時段；其中，各切換電路中之該等對應之開關導通時段與該通道導通時段係部份重疊，且各切換電路中之該等開關之該等開關導通時段互不重疊；並且該些切換電路的其中兩個的該通道導通時段有部份重疊，並有部份不重疊。
  2. 如申請專利範圍第1項的多工器，其中，每一該通道單元具有一第一通道端與一第二通道端，該第一通道端耦接該輸出端；每一該開關具有兩傳輸端，分別耦接該第二通道端與該等輸入訊號其一；各開關對應於該等開關導通時段之一，以於對應的該開關導通時段中導通該兩傳輸端。
  3. 如申請專利範圍第1項的多工器，其中，在各切換電路中，該等開關分別對應於該些輸入訊號中的不同輸入訊號。
  4. 如申請專利範圍第1項的多工器，其中，該輸出訊號中具有複數筆輸出資料，各輸出資料對應一位元時段，而該通道導通時段及各該開關導通時段相當於該位元時段的兩倍，且各該開關導通時段與該通道導通時段部份重疊的時間相當於該位元時段。
  5. 如申請專利範圍第4項的多工器，其中，各該輸入訊號中具有複數筆輸入資料，各輸入資料對應複數個該位元時段。
  6. 如申請專利範圍第1項的多工器，其中，各切換電路中有一第一開關與一第二開關；該等切換電路有一第一切換電路與一第二切換電路；該第一切換電路中的該通道導通時段相當於該第二切換電路中該第一開關的該開關導通時段，且該第二切換電路中的該通道導通時段相當於該第一切換電路中該第二開關的該開關導通時段。
  7. 如申請專利範圍第6項的多工器，其中，該複數個輸入訊號中包含一第一輸入訊號、一第二輸入訊號與一第三輸入訊號，該第一切換電路的該第一開關與該第二開關係分別接收該第一輸入訊號與該第二輸入訊號，該第二切換電路的該第一開關與該第二開關則分別接收該第二輸入訊號與該第三輸入訊號。
  8. 如申請專利範圍第6項的多工器，其中，該第一切換電路中之該第一開關所對應的該開關導通時段係與該第二開關所對應的該開關導通時段互不重疊。
  9. 如申請專利範圍第1項的多工器，其中，每一該通道單元更接收一通道時脈；該通道時脈在一第一位準與一第二位準間交替，而該通道導通時段對應於該通道時脈為該第一位準的時段；而每一該開關更接收一對應的開關時脈；該開關時脈在一第三位準與一第四位準間交替，而各該開關對應的該開關導通時段對應於該開關時脈為該第三位準的時段。
  10. 如申請專利範圍第9項的多工器，其中，各該通道時脈係在該第一位準與該第二位準間週期性地交替，各該開關時脈係依據與各該通道時脈相同的週期長度而在該第三位準與該第四位準間週期性地交替，並且，在每一該切換電路中，該通道時脈與各該開關時脈的相位相異。
  11. 如申請專利範圍第1項的多工器，更包含：一差動輸出端；該多工器係依據該複數個輸入訊號而於該差動輸出 端提供一差動輸出訊號；以及複數個差動切換電路，各差動切換電路中包含有：一通道單元，具有一第一通道端與一第二通道端，該第一通道端係耦接該差動輸出端；該通道單元於一通道導通時段中將該第一通道端導通至該第二通道端；以及預設數目個開關，每一該開關對應該些輸入訊號的其中之一，並具有兩個傳輸端，分別耦接該第二通道端及該對應輸入訊號的反相訊號；每一該開關對應一開關導通時段，以於該開關導通時段中導通該兩傳輸端。
  12. 如申請專利範圍第11項的多工器，其中，每一該差動切換電路對應於該些切換電路的其中之一，各該切換電路與其對應的該差動切換電路具有相同的該導通時段；各該切換電路中的該預設數目個開關與該對應差動切換電路中的該預設數目個開關分別具有相同的該開關導通時段。
  13. 如申請專利範圍第11項的多工器，更包含：一第一互補驅動單元，具有一受控端與一通道端，分別耦接該輸出端與該差動輸出端；以及一第二互補驅動單元，具有一受控端與一通道端，分別耦接該差動輸出端與該輸出端。
TW099142453A 2010-12-06 2010-12-06 多工器 TWI451696B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW099142453A TWI451696B (zh) 2010-12-06 2010-12-06 多工器
US13/179,889 US8487662B2 (en) 2010-12-06 2011-07-11 Multiplexer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099142453A TWI451696B (zh) 2010-12-06 2010-12-06 多工器

Publications (2)

Publication Number Publication Date
TW201225528A TW201225528A (en) 2012-06-16
TWI451696B true TWI451696B (zh) 2014-09-01

Family

ID=46161660

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099142453A TWI451696B (zh) 2010-12-06 2010-12-06 多工器

Country Status (2)

Country Link
US (1) US8487662B2 (zh)
TW (1) TWI451696B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013074561A (ja) * 2011-09-29 2013-04-22 Elpida Memory Inc 半導体装置
US20150033062A1 (en) * 2013-07-26 2015-01-29 Mediatek Inc. Apparatus and method for controlling controllable clock source to generate clock signal with frequency transition
US9832048B2 (en) * 2015-08-24 2017-11-28 Xilinx, Inc. Transmitter circuit for and methods of generating a modulated signal in a transmitter
US10193646B2 (en) * 2017-05-30 2019-01-29 Bae Systems Information And Electronic Systems Integration Inc. Bandwidth extension for true single-phase clocked multiplexer
CN109359072A (zh) * 2018-08-21 2019-02-19 广州市保伦电子有限公司 一种单端多路开关扩展装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5243599A (en) * 1991-06-05 1993-09-07 International Business Machines Corporation Tree-type multiplexers and methods for configuring the same
US6507929B1 (en) * 1999-03-15 2003-01-14 International Business Machines Corporation System and method for diagnosing and repairing errors in complementary logic
US20040095181A1 (en) * 2001-06-06 2004-05-20 Takashi Ohtsuka Nonvolatile selector, and integrated circuit device
US7342415B2 (en) * 2004-11-08 2008-03-11 Tabula, Inc. Configurable IC with interconnect circuits that also perform storage operations

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4692634A (en) * 1986-04-28 1987-09-08 Advanced Micro Devices, Inc. Selectable multi-input CMOS data register
US5357153A (en) * 1993-01-28 1994-10-18 Xilinx, Inc. Macrocell with product-term cascade and improved flip flop utilization
US5438295A (en) * 1993-06-11 1995-08-01 Altera Corporation Look-up table using multi-level decode
US6768338B1 (en) * 2003-01-30 2004-07-27 Xilinx, Inc. PLD lookup table including transistors of more than one oxide thickness

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5243599A (en) * 1991-06-05 1993-09-07 International Business Machines Corporation Tree-type multiplexers and methods for configuring the same
US6507929B1 (en) * 1999-03-15 2003-01-14 International Business Machines Corporation System and method for diagnosing and repairing errors in complementary logic
US20040095181A1 (en) * 2001-06-06 2004-05-20 Takashi Ohtsuka Nonvolatile selector, and integrated circuit device
US7342415B2 (en) * 2004-11-08 2008-03-11 Tabula, Inc. Configurable IC with interconnect circuits that also perform storage operations

Also Published As

Publication number Publication date
US8487662B2 (en) 2013-07-16
TW201225528A (en) 2012-06-16
US20120139608A1 (en) 2012-06-07

Similar Documents

Publication Publication Date Title
TWI451696B (zh) 多工器
US7595661B2 (en) Low voltage differential signaling drivers including branches with series resistors
US8441279B2 (en) Scan flip-flop circuits and scan test circuits including the same
US8656238B2 (en) Flip-flop circuit and scan flip-flop circuit
JP2003309461A (ja) 出力バッファ回路
US5896044A (en) Universal logic level shifting circuit and method
WO2020001167A1 (zh) 动态d触发器、数据运算单元、芯片、算力板及计算设备
US7994835B2 (en) Duty control circuit and semiconductor device having the same
US9900014B2 (en) Frequency dividing circuit and semiconductor integrated circuit
JPH08320746A (ja) バス駆動回路、レシーバ回路およびバスシステム
US8749268B2 (en) High-speed driver circuit
US7746921B1 (en) Resonant digital data transmission
US10665274B2 (en) Semiconductor device and memory system for combining reversed-phase data
JP4019079B2 (ja) 遅延回路及び半導体装置
CN110383380A (zh) 实施精确占空比控制的双数据速率电路和数据生成方法
CN102545866B (zh) 多工器
US7759999B2 (en) Externally asynchronous internally clocked system
US8547134B1 (en) Architecture for high speed serial transmitter
US8872562B2 (en) Semiconductor device
US8670520B2 (en) Shift register and one-of-many shift register
CN100525115C (zh) 半导体集成电路器件
JP3481176B2 (ja) 信号伝送回路
US20110006823A1 (en) Signal delay circuit, clock transfer control circuit and semiconductor device having the same
KR102244707B1 (ko) 조건부 스위칭 신호를 위한 주기적인 리프레시 동작을 수행하는 용량성 결합 레벨 시프터 및 그 동작 방법
KR100266667B1 (ko) 펄스발생기

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees