CN102545866B - 多工器 - Google Patents

Abstract

一种多工器。多工器的一输出端耦接一互补驱动单元以及多个切换电路。各切换电路设有一通道单元与两开关。两开关各自在不同的开关导通时段分别将两输入信号导通至通道单元的一通道端，通道单元于一通道导通时段中将通道端导通至输出端。一第一切换电路中的一第一开关的开关导通时段等同于一第二切换电路的通道导通时段，第二切换电路中的一第二开关的开关导通时段等同于第一切换电路的通道导通时段，且第一开关与第二开关耦接相同的输入信号。

Description

多工器

技术领域

本发明关于一种多工器，特别是关于一种可因应高速信号多工切换的多工器。

背景技术

多工器用以在多个输入信号中切换选择其中之一以作为输出信号。多工器的用途十分广泛；举例而言，在现代电子系统中，多个并行信号会被转换为一串行信号以降低信号传输的硬件成本。在将多个并行信号转换为串行信号时，就是以多工器周期性地依序逐一选择各个并行信号，使这些并行信号中的各笔数据依序串行于多工器输出的串行信号中。

发明内容

随着现代电子系统的运作时脉日益提升，电子信号的速度、时序与频率(如单位时间中的位元数)也随之增加。多工器的设计也必须因应高速电子信号的多工切换。举例而言，若多工器要将N个频率为f的并行输入信号(即各输入数据中的各位元数据延续时间为1/f)转换为串行的输出信号，则输出信号的频率会倍数增加为N*f。也就是说，多工器必须要有良好的响应速度以处理呈倍数增加的频率需求。

本发明的目的之一在于提供一种多工器，其可依据N个输入信号而提供一输出信号。在一实施例中，多工器为一差动多工器，在N对差动的输入信号D(0)/Db(0)至D(N-1)/Db(N-1)间切换以提供一对差动的输出信号Dout/Doutb。多工器设有N个切换电路、N个差动切换电路、一输出端、一差动输出端与两互补驱动单元。

各切换电路dx(n)中设有一通道单元M(n)与两开关sa(n)与sb(n)。通道单元M(n)具有一第一通道端与一第二通道端，并可于一通道导通时段中将其第一通道端导通至第二通道端；第一通道端耦接输出端。开关sa(n)与sb(n)分别对应输入信号D(n)与D(n+1)；对n＝(N-1)，输入信号D(n+1)即为输入信号D(0)。开关sa(n)与sb(n)各自具有两个传输端，并分别于不同的开关导通时段中导通各自的两个传输端。开关sa(n)与sb(n)的一个传输端耦接通道单元M(n)的第二通道端，开关sa(n)与sb(n)的另一传输端分别耦接对应的输入信号D(n)与D(n+1)。其中，开关sa(n)的开关导通时段与通道单元M(n)的通道导通时段部份重迭，开关sb(n)的开关导通时段亦与通道单元M(n)的通道导通时段部份重迭，但开关sa(n)的开关导通时段与开关sb(n)的开关导通时段互不重迭。

经多工器的多工运作后，输出信号中具有多笔一位元的输出数据，每一输出数据对应一位元时段。一实施例中，通道单元M(n)的通道导通时段及各开关sa(n)、sb(n)的开关导通时段的时间长短相当于位元时段的两倍，且开关导通时段与通道导通时段部份重迭的时间相当于位元时段。各输入信号中的每一笔一位元输入数据则对应N个位元时段。

一实施例中，通道单元M(n)更具有一受控端，接收一通道时脉；通道时脉周期性地在第一电平与第二电平间交替，通道时脉维持于第一电平的时段即对应通道导通时段于。各开关sa(n)、sb(n)更具有一切换端，接收一对应的开关时脉。开关时脉周期性地在第三电平与第四电平间交替(第三、第四电平可以分别等于第一、第二电平)；当各开关对应的开关时脉维持于第三电平，也就是各开关的开关导通时段。

开关sa(n)的开关时脉、通道单元M(n)的通道时脉与开关sb(n)的开关时脉可以分别为时脉CK(n-1)、CK(n)与CK(n+1)。例如说，时脉CK(n)的周期为N个位元时段，开始于第0个位元时段并结束于第(N-1)个位元时段，并在每一周期的第p个与第q个位元时段中维持第一电平；其中p与q分别为n与(n+1)除以N的余数。也就是说，时脉CK(n-1)、CK(n)与CK(n+1)的周期相同但相位互异。对n＝0，时脉CK(n-1)即为时脉CK(N-1)；对n＝(N-1)，时脉CK(n+1)即为时脉CK(0)。

经由上述的时脉安排，对切换电路dx(n)而言，通道单元M(n)依据时脉CK(n)将开关sa(n)导通至输出端，开关sa(n)则依据时脉CK(n-1)而将输入信号D(n)导通至通道单元M(n)。对切换电路dx(n-1)而言，通道单元M(n-1)依据时脉CK(n-1)将开关sb(n-1)导通至输出端，开关sb(n-1)则依据时脉CK(n)而将输入信号D(n)导通至通道单元M(n-1)。也就是说，切换电路dx(n-1)的通道导通时段相当于切换电路dx(n)中开关sa(n)的开关导通时段，且切换电路dx(n)的通道导通时段相当于切换电路dx(n-1)中开关sb(n-1)的开关导通时段。对n＝0，切换电路dx(n-1)即为切换电路dx(N-1)。

因此，在时脉CK(n-1)与时脉CK(n)部份重迭的一位元时段中，输入信号D(n)会经由两路径传输至输出端，其中一路径为开关sb(n-1)至通道单元M(n-1)，另一路径为开关sa(n)至通道单元M(n)。此两路径的等效阻抗(电阻)会相互并联为一低阻抗，以降低传输延迟，增进本发明多工器的响应速度。再者，在时脉CK(n-1)与时脉CK(n)部份重迭的一位元时段之前，开关sa(n)与sb(n-1)的其中一个就会先将输入信号D(n)传输至对应的通道单元，向该对应通道单元预充电，使该开关与该对应通道单元的路径能预先响应输入信号D(n)的内容，也增进本发明多工器高速信号多工切换的性能表现。此外，各通道单元M(n)导通的通道导通时段为位元时段的两倍，不需将通道导通时段压缩至单一位元时段内。

基于差动配置的对称架构，各切换电路dx(n)对应一差动切换电路dxb(n)。差动切换电路dxb(n)中设有通道单元Mb(n)与两开关sc(n)与sd(n)。通道单元Mb(n)的具有两通道端，其中之一耦接差动输出端，另一则耦接于开关sc(n)与sd(n)；通道单元Mb(n)依据时脉CK(n)而导通两通道端。开关sc(n)依据时脉CK(n-1)将输入信号D(n)的反相信号Db(n)导通至通道单元Mb(n)，开关sd(n)则依据时脉CK(n+1)而将输入信号D(n+1)的反相信号Db(n+1)导通至通道单元Mb(n)。

一实施例中，多工器的各通道单元M(n)、Mb(n)可用同一通道类型的晶体管实现，如金氧半场效晶体管。两互补驱动单元则可以用互补通道类型的金氧半场效晶体管实现。各通道单元M(n)、Mb(n)的受控端可以是晶体管的栅极，两通道端则分别为源极与漏极。各互补驱动单元具有一受控端(如栅极)与一通道端(如漏极)；其中一互补驱动单元的受控端与通道端分别耦接输出端与差动输出端，另一互补驱动单元的受控端与通道端则分别耦接差动输出端与输出端。各互补驱动单元的另一通道端(如源极)则耦接工作电压。由于本发明多工器采用互补晶体管对的架构，故可降低功率消耗，输出信号的摆动范围也较广，其可和输入信号的摆动范围维持一致而不会缩减。

为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。

附图说明

图1示意一多工器的实施例。

图2以波形时序示意图1多工器的相关信号与时脉。

图3示意的是依据本发明一实施例的一多工器。

图4以波形时序示意图4多工器的相关信号与时脉。

图5与图6示意图4多工器的运作情形。

图7示意的是依据本发明一实施例的一多工器。

图8以波形时序示意图7多工器的相关信号与时脉。

图9示意另一多工器的实施例。

图10示意的是依据本发明又一实施例的一多工器。

图11以波形时序示意图10多工器的相关信号与时脉。

【主要元件符号说明】

10、20、30、40、50 多工器

Vdd、Vss 工作电压

Np0-Np1、Np/Npb、N2/N2b、na(.)-nd(.)、N0 节点

A(.)、Ab(.) 与门

Mi(.)、Mib(.) 晶体管

RL、RLb、Rm、Rs 电阻

Cout 电容

CLK(.)、CLKb(.)、CK(.)、CKb(.) 时脉

Di(.)、Dib(.)、D(.)、Db(.) 输入信号

Do、Dob、Dout、Doutb 输出信号

Di(.)_k、D(.)_k 输入数据

Tp、Tb 位元时段

Ti_p、Ti 周期

IMUX 电流源

dx(.)、sx(.)、px(.) 切换电路

dxb(.)、sxb(.)、pxb(.) 差动切换电路

Mu1-Mu2、Md1-Md2 互补驱动单元

sa(.)-sd(.)、xa(.)-xd(.) 开关

M(.)、Mb(.)、P(.)、Pb(.) 通道单元

H、L 电平

t0-t4 时点

具体实施方式

请参考图1与图2，图1示意一多工器10，图2则示意多工器10中各相关信号时脉的波形时序。多工器10为差动多工器，依据10对差动的输入信号Di(0)/Dib(0)至Di(9)/Dib(9)而分别在节点Np与Npb提供一对差动的输出信号Do/Dob；各对差动的输入信号Di(n)与Dib(n)互为反相(n＝0至9)，输出信号Do与Dob亦互为反相。

基于差动的对称架构，多工器10中设有两匹配电阻RL与RLb，与门A(0)至A(9)、Ab(0)至Ab(9)，晶体管(如n型通道金氧半场效晶体管)Mi(0)至Mi(9)、Mib(0)至Mib(9)，以及一个用以提供电流的电流源IMUX。对n＝0至9，各与门A(n)接收输入信号Di(n)与两个时脉，以根据该两个时脉决定输入信号Di(n)是否可被传输至晶体管Mi(n)的栅极；晶体管Mi(n)的漏极与源极则分别耦接节点Npb与Np1。对应于与门A(n)的配置，与门Ab(n)亦根据两个时脉决定输入信号Di(n)的反相信号Dib(n)是否可被传输至晶体管Mib(n)的栅极；与门Ab(n)与与门A(n)依据的是相同的两个时脉。晶体管Mib(n)的漏极与源极则分别耦接节点Np与Np1。电阻RLb为晶体管Mi(n)的负载，耦接于工作电压Vdd与节点Npb之间；电阻RL则为晶体管Mib(n)的负载，耦接于工作电压Vdd与节点Np之间。

各与门A(0)至A(9)、Ab(0)至Ab(9)可分别依据图2中的时脉CLK(0)至CLK(4)与反相的时脉CLKb(0)至CLKb(4)来决定对应的输入信号Di(0)至Di(9)、Dib(n)至Dib(9)是否会被提供至对应的晶体管Mi(0)至Mi(9)、Mib(0)至Mib(9)；各时脉CLK(m)与CLKb(m)(m＝0至4)互为反相，其周期Ti_p对应于输入数据Di(n)中的一笔单一位元输入数据Di(n)_k。举例而言，与门A(0)对时脉CLK(0)、CLKb(1)与输入信号Di(0)作与运算；当时脉CLK(0)与CLKb(1)均为逻辑1的高电平时，与门A(0)就会将输入信号Di(0)传输至晶体管Mi(0)的栅极。

多工器10的运作可描述如下。当时脉CLK(0)与CLKb(1)均为逻辑1的高电平时，与门A(0)与Ab(0)分别将输入信号Di(0)与Di(0)传输至晶体管Mi(0)与Mib(0)的栅极；若输入信号Di(0)的输入数据Di(0)_k为逻辑1，晶体管Mi(0)导通电流而使节点Npb的电压下降，在节点Npb的输出信号Dob中输出逻辑0；晶体管Mib(0)则关闭，节点Np的电压维持于工作电压Vdd，以在节点Np的输出信号Do中提供逻辑1。同理，当时脉CLK(1)与CLKb(2)均为逻辑1的高电平时，与门A(1)、Ab(1)与晶体管Mi(1)、Mib(1)就会将输入信号Di(1)的输入数据Di(1)_k串行至输出信号Do中。如图2所示，在一周期Ti_p中，输入信号Di(0)至Di(9)中的各笔输入数据Di(0)_k至Di(9)_k会依据各时脉的时序依序被切换串行至输出信号Do中。在输出信号Do中，各笔输入数据Di(n)_k维持的时间长短为一个位元时段Tp，而位元时段Tp即为周期Ti_p的10分之1。

由以上讨论可知，在每个周期Ti_p中，各与门A(n)会在一个位元时段Tp中将对应的输入数据Di(n)传输导通至对应的晶体管Mi(n)，在其余的9个位元时段Tp中则将输入数据Di(n)闸除。也就是说，晶体管Mi(n)必须在一位元时段Tp开始时迅速地依据输入数据Di(n)来决定是否将节点Npb导通至电流源IMUX，并在1位元时段Tp结束时迅速地闸除输入数据Di(n)。由于晶体管Mi(n)的导通响应被压缩至1个位元时段中，晶体管Mi(n)的响应速度成为多工器10的运作瓶颈之一；多工器10会因晶体管Mi(n)的导通响应不够迅速而无法正常运作。

此外，由于多工器10为电流驱动的架构，故输出信号Do/Dob的信号摆动幅度会缩减，无法与各输入信号Di(n)/Dib(n)的摆动程度一致。输入信号Di(n)/Dib(n)可用工作电压Vss呈现逻辑0；相较之下，因为多工器10使用了电流源IMUX，输出信号Do/Dob就无法以电压Vss来呈现逻辑0的低电压，连带影响多工器10的杂讯裕度(noise margin)。再者，因多工器10是利用电流在电阻RL/RLb上建立跨压以呈现逻辑0，故会持续地消耗功率，使多工器10所需的运作功率无法有效降低。

请参考图3与图4；图3示意的是依据本发明一实施例的多工器20，图4则示意多工器20中相关信号与时脉的波形时序。本发明多工器可以是N转1的差动多工器，依据N对差动的输入信号D(0)/Db(0)至D(N-1)/Db(N-1)而在节点N2与N2p的两输出端提供一对差动的输出信号Dout/Doutb；图3与图4以4转1的多工器20来说明本发明的一实施例，即取N＝4。多工器20设有N个切换电路dx(0)至dx(N-1)、N个差动切换电路dxb(0)至dxb(N-1)，以及两个互补驱动单元Mu1与Mu2。

各切换电路dx(n)中设有一通道单元M(n)与两开关sa(n)与sb(n)。通道单元M(n)可以由一n型通道金氧半场效晶体管实现，其栅极、漏极与源极可分别视为一受控端及两通道端；受控端接收时脉CK(n)作为其通道时脉，两通道端之一耦接节点N2，另一通道端耦接节点na(n)。如图2所示，各时脉CK(n)依据周期Ti而周期性在电平H与L间交替；当时脉CK(n)维持于电平H时，通道单元M(n)将节点na(n)导通至节点N2。当时脉CK(n)为电平L时，通道单元M(n)停止在节点na(n)与节点N2间的导通。也就是说，时脉CK(n)为电平H的时段就是通道单元M(n)的通道导通时段。

本实施例的切换电路dx(n)中，开关sa(n)与sb(n)分别对应输入信号D(n)与D(n+1)。开关sa(n)具有一切换端与两传输端，切换端接收时脉CK(n-1)，两传输端分别耦接输入信号D(n)与节点na(n)。当时脉CK(n-1)为电平H时，开关sa(n)将输入信号D(n)导通/传输至节点na(n)；当时脉CK(n-1)为电平L时，开关sa(n)停止将输入信号D(n)导通至节点na(n)。开关sb(n)亦具有一切换端与两传输端，切换端接收时脉CK(n+1)，两传输端分别耦接输入信号D(n+1)与节点na(n)。当时脉CK(n+1)为电平H时，开关sb(n)将输入信号D(n+1)导通至节点na(n)；相对地，当时脉CK(n+1)为电平L时，开关sb(n)不再将输入信号D(n+1)导通至节点na(n)。也就是说，时脉CK(n-1)为电平H的时段就是开关sa(n)的开关导通时段，时脉CK(n+1)为电平H的时段则是开关sb(n)的开关导通时段。对n＝(N-1)，输入信号D(n+1)即为输入信号D(0)，时脉CK(n+1)为时脉CK(0)；对n＝0，输入信号D(n-1)即为输入信号D(N-1)，时脉CK(n-1)则是时脉CK(N-1)。

如图4所示，在时点t0至t4之间的一周期Ti中，输入信号D(0)至D(3)会同步地分别对应一笔一位元的输入数据D(0)_k至D(3)_k。在时点t4的次一周期Ti则对应各输入信号D(0)至D(3)的次一笔输入数据D(0)_(k+1)至D(3)_(k+1)。对应地，各时脉CK(n)具有周期Ti，各周期Ti中有N个位元时段Tb；例如说，各时脉CK(n)的每个周期Ti开始于第0个位元时段Tb，结束于第(N-1)个位元时段Tb，并在每一周期Ti的第p个与第q个位元时段中维持于电平H，其余时间则为电平L；其中，p与q分别为n与(n+1)除以N的余数。举例而言，时脉CK(0)在时点t0至t2的第0个与第1个位元时段Tb中维持于电平H，时脉CK(1)则在时点t1至t3的第1与第2个位元时段Tb中为电平H，而时脉CK(0)于电平H的时段和时脉CK(2)于电平H的时段互不重迭，此例中，两者的高低电平为互补，亦即，CK(0)维持于电平H的时段，同时间CK(2)维持于电平L。以此类推，时脉CK(N-1)(图4中的时脉CK(3))会在时点t3至t4的第(N-1)个位元时段Tb与时点t0至t1的第0个位元时段Tb中为电平H。

也就是说，各时脉CK(n)的周期长度(频率)相同但相位相异；时脉CK(n-1)与时脉CK(n)中维持于电平H的时段会部份重迭，部份重迭的时段为1个位元时段Tb。时脉CK(n-1)与CK(n+1)中电平H的时段则互不重迭。

基于差动配置的对称架构，各切换电路dx(n)对应于差动切换电路dxb(n)。差动切换电路dxb(n)中设有通道单元Mb(n)与两开关sc(n)与sd(n)。通道单元Mb(n)与通道单元M(n)匹配，可以由一n型通道金氧半场效晶体管实现；通道单元Mb(n)的源极与漏极为两通道端，其中之一耦接节点N2b的差动输出端，另一则于节点nb(n)耦接开关sc(n)与sd(n)。通道单元Mb(n)依据栅极接收的时脉CK(n)控制节点nb(n)与N2b间的导通。类似于开关sa(n)的时序，开关sc(n)依据时脉CK(n-1)将输入信号D(n)的反相信号Db(n)导通至节点nb(n)的通道单元Mb(n)。同理，类似开关sb(n)的时序，开关sd(n)依据时脉CK(n+1)而将输入信号D(n+1)的反相信号Db(n+1)导通至节点nb(n)。

对应于以n型通道金氧半场效晶体管实现的通道单元M(n)与Mb(n)，两互补驱动单元Mu1与Mu2则可以用互补通道类型的p型通道金氧半场效晶体管实现。互补驱动单元Mu1的栅极(受控端)、漏极与源极(两通道端)分别耦接节点N2b、N2与工作电压Vdd(如电平H的电压)；互补驱动单元Mu2的栅极、漏极与源极分别耦接节点N2、N2b与工作电压Vdd。

多工器20的运作情形可用图5与图6为例来加以说明；请一并参考图4。在时点t0至t1，时脉CK(0)与CK(3)为电平H，故多工器20的运作就如图5所示：切换电路dx(0)中的通道单元M(0)与开关sa(0)导通，使输入信号D(0)得以被传输至节点N2。同时，切换电路dx(3)的通道单元M(3)与开关sb(3)亦导通，同样可将输入信号D(0)传输至节点N2。也就是说，输入信号D(0)会由两个并联路径传输至节点N2的输出端，一个路径由开关sa(0)至通道单元M(0)，另一路径由开关sb(3)至通道单元M(3)。而在其他各切换电路dx(1)与dx(2)中的通道单元M(1)与M(2)皆不导通，将各输入信号D(1)至D(3)隔离于节点N2之外。

在差动配置的对称情形下，与输入信号D(0)反相的输入信号Db(0)，即亦会经由两个路径传输至节点N2b的差动输出端。其中一路径是在切换电路dxb(0)中由开关sc(0)至通道单元Mb(0)，另一路径为切换电路dxb(3)中由开关sd(3)至通道单元Mb(3)。

在时点t0至t1之间，假设输入信号D(0)为高电平的逻辑1，差动的输入信号Db(0)会是低电平逻辑0。被导通至节点N2b的输入信号Db(0)使互补驱动单元Mu1导通，将节点N2拉高至高电平的逻辑1(也就是工作电压Vdd的电平)，使节点N2的输出信号Dout追随输入信号D(0)而成为逻辑1。互补驱动单元Mu2不导通，使节点N2b的差动输出信号Doutb和输入信号Db(0)一样为逻辑0。也就是说，在时点t0至t1区间，输入信号D(0)的输入数据D(0)_k会被串行至输出信号Dout中，形成一笔一位元的输出数据，对应1个位元时段Tb。

接下来，在时点t1至t2之间，时脉CK(0)与CK(1)同时为电平H，而多工器20的运作则如图6所示：切换电路dx(0)中的开关sb(0)与通道单元M(0)导通形成一路径，将输入信号D(1)传输至节点N2。同时，切换电路dx(1)中的开关sa(1)与通道单元M(1)亦导通，形成另一路径，同样可将输入信号D(1)的各位元数据传输至节点N2。也就是说，信号D(1)亦会经由双路径而被传输至节点N2。对称地，经由切换电路dxb(0)中的开关sd(0)与通道单元Mb(0)，以及切换电路dxb(1)中的开关sc(1)与通道单元Mb(1)，输入信号Db(1)亦由双路径传输至节点N2b。如此，在时点t1至t2区间，差动的输入信号D(1)、Db(1)就会分别被对应至差动的输出信号Dout与Doutb，使输出信号Dout中的次一笔输出数据会反应输入信号D(1)中的一位元输入数据D(1)_k。

类似于图5与图6的运作情形，在时点t2至t3间，输入信号D(2)也会由双路径传输至节点N2，此双路径分别由切换电路dx(1)中的开关sb(1)至通道单元M(1)、切换电路dx(2)中的开关sa(2)至通道单元M(2)；对称地，差动的输入信号Db(2)也会由开关sd(1)至通道单元Mb(1)、开关sc(2)至通道单元Mb(2)的双路径传输至节点N2b。同理，在时点t3至t4间，由开关sb(2)至通道单元M(2)、开关sa(3)至通道单元M(3)的双路径会将输入信号D(3)传输至节点N2；开关sd(2)至通道单元Mb(2)、开关sc(3)至通道单元Mb(3)的双路径则将差动的输入信号Db(3)传输至节点N2b。

如图4所示，在时点t0至t4间的周期Ti中，输入信号D(0)至D(3)中的各笔输入位元数据D(0)_k至D(3)_k会随时脉CK(0)至CK(3)的时序变化而依序被串行为输出信号Dout中的4笔输出数据。在时点t4后的次一周期Ti中，输入信号D(0)至D(3)同步转至次一笔输入数据D(0)_(k+1)至D(3)_(k+1)，而时脉CK(0)至CK(3)会重复前一周期Ti中的时序，使多工器20可将各笔输入数据D(0)_(k+1)至D(3)_(k+1)串行为输出信号Dout中的次4笔输出数据。

经由本发明多工器20中的双路径设计，输入信号在切换机制中传输所遭遇到的阻抗(电阻)会因双路径并联而减少，可使本发明多工器20的响应速度倍增，使多工器20足以因应高速信号多工的速度需求。图6中亦示意了双路径的等效电路；输入信号D(1)经由通道单元M(0)至开关sb(0)、通道单元M(1)至开关sa(1)的双路径传输至节点N2，通道单元M(0)、M(1)的导通阻抗等效为电阻Rm，开关sb(0)与sa(1)的导通阻抗等效为电阻Rs，而节点N2的输出负载可等效为电容Cout。若输入信号D(0)只能由单一路径传输至节点N2，单一传输路径的时间常数会是Cout*(Rs+Rm)。不过，在本发明多工器的双路径安排下，由于各路径的电阻因并联而变为(Rs+Rm)/2，输入信号D(1)传输至节点N2的响应时间常数会减半成为Cout*(Rs+Rm)/2，代表多工器20的响应速度倍增。

再者，在前述双路径的其中一路径会进行预充电，进一步加快多工器20的响应速度。以图6为例来说明；在图6的例子中，信号D(1)会在时点t1至t2(图4)间经由开关sb(0)至通道单元M(0)、开关sa(1)至通道单元M(1)的双路径传输至节点N2。不过，早在时点t1之前，受控于时脉CK(0)的开关sa(1)在时点t0至t1时就已经将输入信号D(1)导通至通道单元M(1)的节点na(1)，也就是在时点t1至t2之前的时点t0至t1中预先依据输入信号D(1)的数据而对节点na(1)进行预充电，使输入信号D(1)可在时点t0至t1间就预先被反应至节点na(1)。等到时点t1，通道单元M(1)开始将节点na(1)导通至节点N2，已预先被反应至节点na(1)的输入信号D(1)就能快速地被响应至节点N2的输出信号Dout。同理，开关sc(1)也会依据输入数据Db(1)而对节点nb(1)进行预充电。

更进一步地，在本发明多工器20中，由于各通道单元M(n)与Mb(n)在每周期Ti中的通道导通时段会是2个位元时段Tb(即时脉CK(n)维持电平H的期间)，故通道单元M(n)、Mb(n)的导通响应不会像图1各晶体管Mi(n)、Mib(n)那样必须被压缩至一个位元时段Tb内。这也使本发明多工器能更容易满足高速信号多工的需求。

此外，由于本发明多工器在各通道单元M(n)、Mb(n)与两互补驱动单元Mu1与Mu2的配置上使用互补晶体管对的架构，故可降低本发明多工器的功耗。因为互补晶体管对的架构只会在切换各笔输出数据时消耗暂态功率，在维持输出数据的稳态电平时仅会消耗极低的静态功率。而且，在互补晶体管对的架构下，输出信号Dout、Doutb的信号摆动幅度也可和各输入信号D(n)、Db(n)的摆动幅度一致。

本发明多工器20可推广为图7中的多工器30；多工器30为一N转1差动多工器，设有N个切换电路dx(0)至dx(N-1)、N个差动切换电路dxb(0)至dxb(N-1)，以及两个互补驱动单元Mu1与Mu2；多工器30依据N对差动的输入信号D(0)/Db(0)至D(N-1)/Db(N-1)而在节点N2与N2b的两输出端提供一对差动的输出信号Dout/Doutb。多工器30运作时相关信号时脉的波形时序则示于图8；其中，各输入信号D(n)中的各笔一位元输入数据D(n)_k(n＝0至N-1)对应一周期Ti。多工器30会依据时脉CK(0)至CK(N-1)而运作，在各周期Ti中划分出N个位元时段Tb，以在输出信号Dout的N个位元时段Tb中依序串行各笔输入数据D(0)_k至D(N-1)_k。

各时脉CK(0)至CK(N-1)具有周期Ti。一实施例中，各时脉CK(n)开始于每个周期Ti中的第0个位元时段Tb，结束于第(N-1)个位元时段Tb，并在每一周期Ti中的第p个与第q个位元时段中维持电平H；其中p与q分别为n与(n+1)除以N的余数，n＝0至(N-1)。

互补驱动单元Mu1与Mu2分别具有两通道端与一受控端；互补驱动单元Mu1的受控端与两通道端分别耦接节点N2b、N0与N2，互补驱动单元Mu2的受控端与两通道端则分别耦接节点N2、N0与N2b。节点N0耦接工作电压Vdd(如电平H的电压)。

对n＝0至(N-1)，各切换电路dx(n)中设有一通道单元M(n)以及两开关sa(n)与sb(n)；通道单元M(n)耦接于节点na(n)与节点N2之间。基于差动配置的对称架构，各差动切换电路dxb(n)中则设有一通道单元Mb(n)以及两开关sc(n)与sd(n)；通道单元Mb(n)耦接于节点nb(n)与节点N2b之间。当时脉CK(n)为电平H时，通道单元M(n)将节点na(n)导通至节点N2，通道单元Mb(n)则将节点nb(n)导通至节点N2b。当时脉CK(n)为电平L时，通道单元M(n)停止将节点na(n)导通至节点N2，通道单元Mb(n)也停止将节点nb(n)导通至节点N2b。

对n＝0，切换电路dx(0)的开关sa(0)与sb(0)分别依据时脉CK(N-1)与CK(1)中电平H的时段而将输入信号D(0)与D(1)导通至节点na(0)。对n＝1至(N-2)，切换电路dx(n)的开关sa(n)与sb(n)分别依据时脉CK(n-1)与CK(n+1)而将输入信号D(n)与D(n+1)传输至节点na(n)。对n＝(N-1)，切换电路dx(N-1)的开关sa(N-1)与sb(N-1)分别依据时脉CK(N-2)与CK(0)而将输入信号D(N-1)与D(0)传输至节点na(N-1)。对称地，切换电路dxb(0)的开关sc(0)与sd(0)分别依据时脉CK(N-1)与CK(1)而将输入信号Db(0)与Db(1)导通至节点nb(0)；切换电路dxb(N-1)的开关sc(N-1)与sd(N-1)则分别依据时脉CK(N-2)与CK(0)而将输入信号Db(N-1)与Db(0)传输至节点nb(N-1)。对n＝1至(N-2)，切换电路dxb(n)的开关sc(n)与sd(n)分别依据时脉CK(n-1)与CK(n+1)而将输入信号Db(n)与Db(n+1)传输至节点nb(n)。

经由上述的时脉安排，各输入信号D(0)至D(N-1)、Db(0)至Db(N-1)都会在对应的位元时段Tb中以双路径分别被传输至节点N2与N2b。当时脉CK(0)与CK(N-1)均为电平H时，开关sa(0)至通道单元M(0)、开关sb(N-1)至通道单元M(N-1)会以双路径将输入信号D(0)传输至节点N2；反相输入信号Db(0)则经由开关sc(0)至通道单元Mb(0)、开关sd(N-1)至通道单元Mb(N-1)的双路径而导通至节点N2b。对n＝1至(N-1)，当时脉CK(n-1)与CK(n)均为电平H时，开关sa(n)至通道单元M(n)、开关sb(n-1)至通道单元M(n-1)的双路径会将输入信号D(n)传输至节点N2；开关sc(n)至通道单元Mb(n)、开关sd(n-1)至通道单元Mb(n-1)的双路径则会将输入信号Db(n)传输至节点N2b。

双路径的等效阻抗(电阻)会相互并联为一低阻抗路径，以降低传输延迟，增进本发明多工器的响应速度。如图7所示，当多工器30以开关sb(n-1)至通道单元M(n-1)、开关sa(n)至通道单元M(n)的双路径将输入信号D(n)传输至节点N2的等效负载电容Cout时，单一路径的等效电阻Rm+Rs(分别为通道单元与开关的导通电阻)会在双路径配置下并联为(Rm+Rs)/2，使输入信号D(n)能经由总电阻减半的传输路径而被导通至节点N2。再者，在时脉CK(n-1)与时脉CK(n)均为电平H之前，开关sa(n)也会先将输入信号D(n)传输至对应的通道单元M(n)而对其预充电，进一步加强多工器30在高速信号多工切换的性能表现。

为与多工器30的双路径设计进行比较，请参考图9中的多工器40；多工器40亦为一N转1差动多工器，依据N对差动输入信号D(0)/Db(0)至D(N-1)/Db(N-1)而在节点N2与N2b提供一对差动输出信号Dout/Doutb。多工器40包括N个切换电路sx(0)至sx(N-1)、N个差动切换电路sxb(0)至sxb(N-1)以及两个互补驱动单元Mu1与Mu2。多工器40的相关信号与时脉与图8中所示的相同，多工器40同样依据时脉CK(0)至CK(N-1)而运作，以在周期Ti的N个位元时段中依序各笔输入数据D(0)_k至D(N-1)_k串行至输出信号Dout。

在多工器40的各切换电路sx(n)中设有一通道单元M(n)与一开关sa(n)；通道单元M(n)控制开关sa(n)至节点N2的导通，开关sa(n)控制接收输入信号D(n)至通道单元M(n)的导通。对称地，差动切换电路sxb(n)中则有通道单元Mb(n)与开关sb(n)，对应输入信号Db(n)。对n＝1至(N-1)，各通道单元M(n)与Mb(n)在时脉CK(n)为电平H时导通，开关sa(n)与sb(n)在时脉CK(n-1)为电平H时导通。对n＝0，通道单元M(0)与Mb(0)在时脉CK(0)为电平H时导通，开关sa(0)与sb(0)在时脉CK(N-1)为电平H时导通。

在上述时脉安排下，当时脉CK(n-1)与时脉CK(n)均为电平H时，输入信号D(n)会经由通道单元M(n)至开关sa(n)的单一路径而被导通至节点N2。也就是说，输入信号D(n)是经由通道单元M(n)与开关sa(n)的导通电阻(Rm+Rs)而传输至节点N2的等效负载电容Cout，故输入信号D(n)传输至节点N2的延迟可用时间常数(Rm+Rs)*Cout来代表。相较之下，图7多工器30的双路径设计可使时间常数减半为(Rm+Rs)*Cout/2，让多工器30的速度更快，也更适合高速信号多工切换的应用。

由图9多工器40与图7多工器30比较可知，在同一周期Ti中，由于通道单元M(n)只需在一个位元时段Tb中传输输入信号D(n)，故多工器30可在另一个位元时段Tb中利用通道单元M(n)来传输另一个输入信号D(n+1)。如此，也就使每个输入信号D(n)都能分配到两个通道单元M(n-1)与M(n)来形成双路径，增进多工器30的速度与性能。若通道单元M(n)的布局面积为Am，各开关sa(n)或sb(n)的布局面积为As，故多工器40中各单一路径所需布局面积为相较之下，多工器30的单一路径总布局面积为但其时间常数(延迟)为单一路径的一半，考虑多工器30具有两倍输出速率(单位时间中能传输的位元数)的情形下，多工器30的总共布局面积为3Am*N，多工器40的总共布局面积为2Am*N。换句话说，在输出速率相同的情形下，多工器30使用的布局面积仅需为3Am*N的一半，会比多工器40的面积2Am*N更小；也就是说，多工器30在每一单位面积中所能发挥的效能会优于多工器40。

在图7的多工器30中，各通道单元M(n)、Mb(n)可以用n型通道金氧半场效晶体管实现，互补驱动单元Mu1、Mu2可以用p型通道金氧半场效晶体管实现，各开关sa(n)、sb(n)、sc(n)至sd(n)可用n型通道金氧半场效晶体管实现，亦可用互补金氧半场效晶体管对(如传输门)来实现。

基于互补的对偶性(duality)，多工器30可衍生出另一实施例。请参考图10与图11；图10示意本发明另一实施例的多工器50，图11示意多工器50运作时相关数据与时脉的时序。多工器50为N转1差动多工器，依据N个差动输入信号对D(0)/Db(0)至D(N-1)/Db(N-1)而在节点N2与N2b的两输出端提供一对差动的输出信号Dout/Doutb。输入信号D(0)至D(N-1)互相同步，各输入信号中的一位元输入数据D(0)_k至D(N-1)_k对应一周期Ti。多工器50则依据时脉CKb(0)至CKb(N-1)而在一周期Ti的N个位元时段Tb中依序将各输入数据D(0)_k至D(N-1)_k串行至输出数据Dout中。各时脉CKb(0)至CKb(N-1)具有周期Ti；一实施例中，时脉CK(n)开始于第0个位元时段Tb并结束于第(N-1)个位元时段Tb，并在每一周期Ti中的第p个与第q个位元时段中维持电平L，其余时段为电平H；其中，p与q分别为n与(n+1)除以N的余数，n＝0至(N-1)。

多工器50中设有互补驱动单元Md1与Md2、N个切换电路px(0)至px(N-1)以及N个差动切换电路pxb(0)至pxb(N-1)。互补驱动单元Md1与Md2(例如以n型通道金氧半场效晶体管实现)分别具有一受控端(如栅极)与两通道端(如源极与漏极)。互补驱动单元Md1的受控端与两通道端分别耦接节点N2b、N0与N2，互补驱动单元Md2的受控端与两通道端则分别耦接节点N2、N0与N2b。节点N0耦接工作电压Vss(如电平L的电压)。

对n＝0至(N-1)，各切换电路px(n)中设有一通道单元P(n)以及两开关xa(n)与xb(n)；通道单元P(n)耦接于节点na(n)与节点N2之间。基于差动配置的对称架构，各差动切换电路pxb(n)中则设有一通道单元Pb(n)以及两开关xc(n)与xd(n)；通道单元Pb(n)耦接于节点nb(n)与节点N2b之间。当时脉CKb(n)为电平L时，通道单元P(n)将节点na(n)导通至节点N2，通道单元Pb(n)则将节点nb(n)导通至节点N2b。

对n＝0，切换电路px(0)的开关xa(0)与xb(0)分别依据时脉CKb(N-1)与CKb(1)中电平L的时段而将输入信号D(0)与D(1)导通至节点na(0)。对n＝1至(N-2)，切换电路px(n)的开关xa(n)与xb(n)分别依据时脉CKb(n-1)与CKb(n+1)而将输入信号D(n)与D(n+1)传输至节点na(n)。对n＝(N-1)，切换电路px(N-1)的开关xa(N-1)与xb(N-1)分别依据时脉CKb(N-2)与CKb(0)而将输入信号D(N-1)与D(0)传输至节点na(N-1)。对称地，切换电路pxb(0)的开关xc(0)与xd(0)分别依据时脉CKb(N-1)与CKb(1)而将输入信号Db(0)与Db(1)导通至节点nb(0)；切换电路pxb(N-1)的开关xc(N-1)与xd(N-1)则分别依据时脉CKb(N-2)与CKb(0)而将输入信号Db(N-1)与Db(0)传输至节点nb(N-1)。对n＝1至(N-2)，切换电路pxb(n)的开关xc(n)与xd(n)分别依据时脉CKb(n-1)与CKb(n+1)而将输入信号Db(n)与Db(n+1)传输至节点nb(n)。

多工器50亦在输入信号的切换机制中实现双路径。当时脉CKb(0)与CKb(N-1)均为电平L时，开关xa(0)至通道单元P(0)、开关xb(N-1)至通道单元P(N-1)会以双路径将输入信号D(0)传输至节点N2；反相输入信号Db(0)则经由开关xc(0)至通道单元Pb(0)、开关xd(N-1)至通道单元Pb(N-1)的双路径而导通至节点N2b。对n＝1至(N-1)，当时脉CKb(n-1)与CKb(n)均为电平L时，开关xa(n)至通道单元P(n)、开关xb(n-1)至通道单元P(n-1)的双路径会将输入信号D(n)传输至节点N2；开关xc(n)至通道单元Pb(n)、开关xd(n-1)至通道单元Pb(n-1)的双路径则会将输入信号Db(n)传输至节点N2b。

如前面提到过的，互补驱动单元Md1、Md2可以用n型通道金氧半场效晶体管实现；对应地，各通道单元P(n)与Pb(n)可以用p型通道金氧半场效晶体管实现。各开关xa(n)、xb(n)、xc(n)至xd(n)可用p型通道金氧半场效晶体管实现，亦可用互补金氧半场效晶体管对(如传输门)来实现。

总结来说，本发明多工器具有双路径的设计，输入信号经由切换机制中的双路径传输至输出端，可发挥预充电的功能，并减少切换机制的路径阻抗(电阻)与延迟，增进多工器的响应速度。对实现切换机制的各通道单元与开关来说，由于其导通的时段会是两个位元时段Tb，导通响应不须被压缩至一个位元时段Tb内，这也使本发明多工器能更容易满足高速信号多工的需求。此外，本发明多工器在各通道单元与互补驱动单元的配置上使用互补晶体管对的架构，故可降低多工器的功耗；输出信号的信号摆动幅度也可和各输入信号摆动幅度一致。

综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作各种更动与润饰，因此本发明的保护范围当以权利要求所界定的为准。

Claims (12)

1.一种多工器，包含有：

一输出端，提供输出信号；以及

多个切换电路，接收多个输入信号，各切换电路中包含有：

一通道单元，耦接该输出端，该通道单元于一通道导通时段导通；以及

多个开关，各开关对应该等输入信号的其中之一，耦接于该通道单元及该等输入信号其一；该等开关分别导通于多个对应的开关导通时段；

其中，各切换电路中的该等对应的开关导通时段与该通道导通时段是部份重迭，且各切换电路中的该等开关的该等开关导通时段互不重迭,

其中，该输出信号中具有多笔输出数据，各输出数据对应一位元时段，而该通道导通时段及各该开关导通时段相当于该位元时段的两倍，且各该开关导通时段与该通道导通时段部份重迭的时间相当于该位元时段。

2.如权利要求1所述的多工器，其特征在于，每一该通道单元具有一第一通道端与一第二通道端，该第一通道端耦接该输出端；每一该开关具有两传输端，分别耦接该第二通道端与该等输入信号其一；各开关对应于该等开关导通时段之一，以于对应的该开关导通时段中导通该两传输端。

3.如权利要求1所述的多工器，其特征在于，在各切换电路中，该等开关分别对应于该些输入信号中的不同输入信号。

4.如权利要求1所述的多工器，其特征在于，各该输入信号中具有多笔输入数据，各输入数据对应多个该位元时段。

5.如权利要求1所述的多工器，其特征在于，各切换电路中有一第一开关与一第二开关；该等切换电路有一第一切换电路与一第二切换电路；该第一切换电路中的该通道导通时段相当于该第二切换电路中该第一开关的该开关导通时段，且该第二切换电路中的该通道导通时段相当于该第一切换电路中该第二开关的该开关导通时段。

6.如权利要求5所述的多工器，其特征在于，该多个输入信号中包含一第一输入信号、一第二输入信号与一第三输入信号，该第一切换电路的该第一开关与该第二开关是分别接收该第一输入信号与该第二输入信号，该第二切换电路的该第一开关与该第二开关则分别接收该第二输入信号与该第三输入信号。

7.如权利要求5所述的多工器，其特征在于，该第一切换电路中的该第一开关所对应的该开关导通时段与该第二开关所对应的该开关导通时段互不重迭。

8.如权利要求1所述的多工器，其特征在于，每一该通道单元更接收一通道时脉；该通道时脉在一第一电平与一第二电平间交替，而该通道导通时段对应于该通道时脉为该第一电平的时段；而每一该开关更接收一对应的开关时脉；该开关时脉在一第三电平与一第四电平间交替，而各该开关对应的该开关导通时段对应于该开关时脉为该第三电平的时段。

9.如权利要求8所述的多工器，其特征在于，各该通道时脉在该第一电平与该第二电平间周期性地交替，各该开关时脉依据与各该通道时脉相同的周期长度而在该第三电平与该第四电平间周期性地交替，并且，在每一该切换电路中，该通道时脉与各该开关时脉的相位相异。

10.如权利要求1所述的多工器，其特征在于，更包含：

一差动输出端；该多工器依据该多个输入信号而于该差动输出端提供一差动输出信号；以及

多个差动切换电路，各差动切换电路中包含有：

一通道单元，具有一第一通道端与一第二通道端，该第一通道端耦接该差动输出端；该通道单元于一通道导通时段中将该第一通道端导通至该第二通道端；以及

预设数目个开关，每一该开关对应该些输入信号的其中之一，并具有两个传输端，分别耦接该第二通道端及该对应输入信号的反相信号；每一该开关对应一开关导通时段，以于该开关导通时段中导通该两传输端。

11.如权利要求10所述的多工器，其特征在于，每一该差动切换电路对应于该些切换电路的其中之一，各该切换电路与其对应的该差动切换电路具有相同的该导通时段；各该切换电路中的该预设数目个开关与该对应差动切换电路中的该预设数目个开关分别具有相同的该开关导通时段。

12.如权利要求10所述的多工器，其特征在于，更包含：

一第一互补驱动单元，具有一受控端与一通道端，分别耦接该输出端与该差动输出端；以及

一第二互补驱动单元，具有一受控端与一通道端，分别耦接该差动输出端与该输出端。