TWI451571B - 超高壓元件與操作超高壓元件的方法 - Google Patents

超高壓元件與操作超高壓元件的方法 Download PDF

Info

Publication number
TWI451571B
TWI451571B TW101117842A TW101117842A TWI451571B TW I451571 B TWI451571 B TW I451571B TW 101117842 A TW101117842 A TW 101117842A TW 101117842 A TW101117842 A TW 101117842A TW I451571 B TWI451571 B TW I451571B
Authority
TW
Taiwan
Prior art keywords
source
gate
drain
current
voltage component
Prior art date
Application number
TW101117842A
Other languages
English (en)
Other versions
TW201349488A (zh
Inventor
Chi Pin Chen
Yung Hao Lin
Ming Nan Chuang
Ming Ying Kuo
Original Assignee
Leadtrend Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Leadtrend Tech Corp filed Critical Leadtrend Tech Corp
Priority to TW101117842A priority Critical patent/TWI451571B/zh
Priority to US13/798,190 priority patent/US20130307606A1/en
Publication of TW201349488A publication Critical patent/TW201349488A/zh
Application granted granted Critical
Publication of TWI451571B publication Critical patent/TWI451571B/zh
Priority to US15/016,284 priority patent/US20160149561A1/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H01L29/7832—Field effect transistors with field effect produced by an insulated gate with multiple gate structure the structure comprising a MOS gate and at least one non-MOS gate, e.g. JFET or MESFET gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K2017/6878—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors using multi-gate field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Dc-Dc Converters (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

超高壓元件與操作超高壓元件的方法
本發明是有關於一種超高壓元件與操作超高壓元件的方法，尤指一種提供高壓啟動功能以及可減少超高壓元件的功率損失的超高壓元件與操作超高壓元件的方法。
於電源轉換器之應用上，功率開關係受控於一控制器(如脈衝寬度調變控制器)，用以決定功率開關的工作頻率(duty ratio)或時間，而控制其所串接之一能量儲存元件(如電感)之儲能或釋能，進而將一輸入電源轉換為輸出電壓，因此功率開關於高壓應用時，無可避免的將連接至一高壓輸入電源，也因此用於高壓的功率開關需要特別的製程以增進其耐壓能力。
現有技術中，控制器主要由一積體電路所構成，基於晶片面積的考量，一般以積體電路所構成之控制器若要直接連接至一高壓輸入電源，其製造成本會增加，因此如何有效率地將連接高壓電源或高壓信號的元件整合起來，即是目前積體電路設計公司的重要目標。
本發明的一實施例提供一種超高壓元件。該超高壓元件包含一第一閘極、一第二閘極、一汲極、一第一源極、一第二源極及一第 三源極。該第一閘極是用以接收產生自一脈衝寬度調變控制器的一第一控制信號；該第二閘極是用以接收產生自該脈衝寬度調變控制器的一第二控制信號；該汲極是用以接收一輸入電壓；從該汲極流向該第一源極的一第一電流是隨該第一控制信號與該輸入電壓而改變，該第二控制信號是用以控制從該汲極流向該第二源極的一第二電流及從該汲極流向該第三源極的一第三電流的開啟與關閉，其中該第三電流和該第二電流成一比例。
本發明的另一實施例提供一種超高壓元件。該超高壓元件包含一具有一第一導電類型的基底、一具有一第二導電類型的第一摻雜井、一具有該第二導電類型的汲極、一具有該第一導電類型的第二摻雜井、一具有該第二導電類型的第一源極、一第一場氧化層、一第一閘極、一第二閘極、一具有該第二導電類型的第二源極、一具有該第二導電類型的第三源極及一具有該第一導電類型的基極。該第一摻雜井形成於該基底之上，且具有一延伸部；該汲極形成於該第一摻雜井，且該汲極的離子濃度較該第一摻雜井的離子濃度高；該第二摻雜井圍繞該延伸部之外的該第一摻雜井且形成於該基底之上；該第一源極形成於該延伸部，且該第一源極的離子濃度較該第一摻雜井的離子濃度高；該第一場氧化層形成於該第一源極、該汲極及該第二摻雜井之外的該第一摻雜井之上；該第一閘極形成於該汲極與該第一源極之間，且位於該第一場氧化層之上；該第二閘極的部分形成於該第一摻雜井的該第一場氧化層之上，以及該第二閘極的部分形成於該第二摻雜井之上；該第二源極形成於該第二摻雜 井，且該第二源極的離子濃度較該第一摻雜井的離子濃度高；該第三源極形成於該第二摻雜井，且該第三源極的離子濃度較該第一摻雜井的離子濃度高；該基極形成於該第二摻雜井，且該基極的離子濃度較該第二摻雜井的離子濃度高。
本發明的另一實施例提供一種操作超高壓元件的方法，其中該超高壓元件包含一第一閘極、一第二閘極、一汲極、一第一源極、一第二源極和一第三源極。該方法包含接收一輸入電壓；提供一第一電流，其中該第一電流是從該汲極流向該第一源極；接收產生自一脈衝寬度調變控制器的一第一控制信號；根據該第一控制信號，關閉該第一電流；接收產生自該脈衝寬度調變控制器的一第二控制信號；根據該第二控制信號，控制從該汲極流向該第二源極的一第二電流及從該汲極流向該第三源極的一第三電流的開啟與關閉。
本發明提供一種超高壓元件與操作超高壓元件的方法。該超高壓元件與該方法是利用該超高壓元件的接面場效電晶體根據一輸入電壓，以產生一脈衝寬度調變控制器的啟動電流。當該脈衝寬度調變控制器啟動之後，該脈衝寬度調變控制器可根據流經該超高壓元件的電流偵測單元的第三電流，產生一第二控制信號至該超高壓元件。然後，該超高壓元件的功率開關即可根據該第二控制信號，開啟與關閉流經該超高壓元件的功率開關的一第二電流，以及該電流偵測單元即可根據該第二控制信號，開啟與關閉流經該超高壓元件的電流偵測單元的一第三電流(該第三電流和該第二電流成比例)。 因此，相較於現有技術，本發明有下列優點：第一、因為該超高壓元件整合一高壓啟動功能，所以具有該高壓啟動功能需求的該脈波控制晶片並不需要投片至一具有超高壓製程技術的晶圓廠；第二、因為該超高壓元件的功率開關具有一低導通組抗的特性，所以本發明可減少該超高壓元件的導通損失和熱能產生；第三、因為流經該超高壓元件的功率開關的第二電流並不會流過該超高壓元件的電流偵測單元，所以可大幅降低該電流偵測單元所產生的負壓效應和雜訊以及該電流偵測單元的功率損失。
請參照第1圖，第1圖是為本發明的一實施例說明一種超高壓元件100的示意圖。如第1圖所示，超高壓元件100包含一第一閘極102、一第二閘極104、一汲極106、一第一源極108、一第二源極110及一第三源極112。第一閘極102是用以接收產生自一脈衝寬度調變控制器114的一第一控制信號FCS；第二閘極104是用以接收產生自脈衝寬度調變控制器114的一第二控制信號SCS，其中第一閘極102的厚度與第二閘極104的厚度相同，或第一閘極102的厚度大於第二閘極104的厚度；汲極106是用以接收一輸入電壓VIN，其中輸入電壓VIN是由一能量轉換電路200的一次側根據一交流電壓VAC所產生。如第1圖所示，第一閘極102、汲極106和第一源極108是為一接面場效電晶體；第二閘極104、汲極106和第二源極110是為一功率開關；第二閘極104、汲極106和第三源極112是為一電流偵測單元。但在本發明的另一實施例中，第一閘 極102、汲極106和第一源極108亦可為一空乏型場效電晶體、接面場效電晶體和金氧半場效電晶體的一複合式結構或空乏型場效電晶體和金氧半場效電晶體的一複合式結構。如第1圖所示，超高壓元件100可在第一閘極102與第一源極108之間的電壓未達一夾止電壓前，提供脈衝寬度調變控制器114一第一電流(亦即提供脈衝寬度調變控制器114的啟動電流)，以啟動脈衝寬度調變控制器114。也就是說，在能量轉換電路200啟動時，能量轉換電路200可根據交流電壓VAC產生具有超高電壓準位的輸入電壓VIN。此時，超高壓元件100根據具有超高電壓準位的輸入電壓VIN，提供脈衝寬度調變控制器114的第一電流，以啟動脈衝寬度調變控制器114。在脈衝寬度調變控制器114啟動後，脈衝寬度調變控制器114可產生第一控制信號FCS至第一閘極102。然後，超高壓元件100即可根據第一控制信號FCS，關閉第一電流。亦即在脈衝寬度調變控制器114啟動後，當第一閘極102與第一源極108之間的電壓到達夾止電壓時，關閉接面場效電晶體，以降低超高壓元件100的功率消耗。另外，在本發明的另一實施例中，第一閘極102可接地。因此，脈衝寬度調變控制器114可藉由調整第一源極108的電壓，以關閉第一電流。第二閘極104、汲極106和第二源極110所構成的功率開關是根據第二控制信號SCS，以開啟或關閉能量轉換裝置200的一次側，其中第二閘極104、汲極106和第二源極110所構成的功率開關具有低導通阻抗，可減少導通損失和熱能產生。如第1圖所示，第二閘極104、汲極106和第三源極112所構成的電流偵測單元是用以通過流經電流偵測單元的一第三電流(亦即從汲極106流向第 三源極112的第三電流)，偵測流經功率開關的一第二電流(亦即從汲極106流向第二源極110的第二電流)，其中因為第三電流和第二電流成一比例，所以電流偵測單元即可根據第三電流，偵測第二電流。
在脈衝寬度調變控制器114啟動後，脈衝寬度調變控制器114可產生第二控制信號SCS，其中第二控制信號SCS是為一脈衝寬度調變信號。當第二控制信號SCS的電壓準位高於一臨界電壓時，功率開關和電流偵測單元開啟，導致第二電流從汲極106流向第二源極110以及第三電流從汲極106流向第三源極112；當第二控制信號SCS的電壓準位低於臨界電壓時，功率開關和電流偵測單元關閉。因為第三電流和第二電流成比例，所以脈衝寬度調變控制器114即可根據第三電流，產生第二控制信號SCS，以控制第三電流和第二電流的開啟與關閉。如第1圖所示，超高壓元件100可與脈衝寬度調變控制器114整合在同一封裝116中，其中超高壓元件100可與脈衝寬度調變控制器114置放於同一導線架或是不同導線架上。另外，在本發明的另一實施例中，超高壓元件100和脈衝寬度調變控制器114是整合在同一晶片中。另外，在本發明的另一實施例中，超高壓元件100是一獨立封裝元件。
請參照第2圖，第2圖是為說明脈衝寬度調變控制器114利用一感測電阻118感測流經電流偵測單元的第三電流的示意圖。如第2圖所示，一使用者可在超高壓元件100的第三源極112上串連感 測電阻118。因此，脈衝寬度調變控制器114即可根據感測電阻118的跨壓，得知流經電流偵測單元的第三電流以及流經功率開關的第二電流。另外，由於功率損失考量，第2圖的偵測方式通常是一低壓偵測模式。
請參照第3圖、第4圖、第5圖和第6圖，第3圖是為本發明的另一實施例說明一種超高壓元件300的示意圖，第4圖是為說明超高壓元件300的橫切面I的示意圖，第5圖是為說明超高壓元件300的橫切面II的示意圖，和第6圖是為說明超高壓元件300的橫切面III的示意圖。超高壓元件300包含一具有一第一導電類型的基底302、一具有一第二導電類型的第一摻雜井304、一具有第二導電類型的汲極306、一具有第一導電類型的第二摻雜井308、一具有第二導電類型的第一源極310、一第一場氧化層312、一第一閘極314、一第二閘極316、一具有第二導電類型的第二源極318、一具有第二導電類型的第三源極320、一具有第一導電類型的基極322、一第二場氧化層324及一第三場氧化層326，其中第一導電態樣是為P型且第二導電態樣是為N型。但在本發明的另一實施例中，第一導電態樣是為N型且第二導電態樣是為P型。另外，第一摻雜井304、汲極306、第二摻雜井308、第一源極310、第二源極318、第三源極320與基極322是通過一微影製程與一離子植入而形成。另外，第一場氧化層312、第二場氧化層324及第三場氧化層326是為區域矽氧化法(Local Oxidation of Silicon,LOCOS)製作的場氧化層。如第3圖、第4圖、第5圖和第6圖所示，第一摻雜井304是形成於 基底302之上，且具有一延伸部3042，其中第3圖未繪出基底302和第一場氧化層312和第二摻雜井308，且汲極306、第一源極310與延伸部3042是位於同一軸上；汲極306是形成於第一摻雜井304，且汲極306的離子濃度較第一摻雜井304的離子濃度高。如第3圖、第4圖、第5圖和第6圖所示，第二摻雜井308是圍繞延伸部3042之外的第一摻雜井304且形成於基底302之上。如第3圖和第4圖所示，第一源極310是形成於延伸部3042，且第一源極310的離子濃度較第一摻雜井304的離子濃度高。如第4圖、第5圖和第6圖所示，第一場氧化層312是形成於第一源極310、汲極306及第二摻雜井308之外的第一摻雜井304之上。如第3圖和第4圖所示，第一閘極314是形成於汲極306與第一源極310之間，且位於第一場氧化層312之上。如第3圖、第5圖和第6圖所示，第二閘極316的部分形成於第一摻雜井304的第一場氧化層312之上，以及第二閘極316的部分形成於第二摻雜井308之上。如第3圖和第5圖所示，第二源極318是形成於第二摻雜井308，且第二源極318的離子濃度較第一摻雜井304的離子濃度高。如第3圖和第6圖所示，第三源極320是形成於第二摻雜井308，且第三源極320的離子濃度較第一摻雜井304的離子濃度高。如第3圖、第5圖和第6圖所示，基極322是形成於第二摻雜井308，用以接收一基極電壓，且基極322的離子濃度較第二摻雜井308的離子濃度高。如第3圖和第6圖所示，第二場氧化層324是形成於第三源極320與基極322之間的第二摻雜井308之上。如第3圖、第5圖和第6圖所示，第三場氧化層326是形成於基極322的一邊的第二摻雜井308 之上。另外，第一閘極314與第二閘極316是為多晶矽(Polysilicon)閘極，以及第一閘極314的厚度與第二閘極316的厚度相同。但在本發明的另一實施例中，第一閘極314的厚度大於第二閘極316的厚度。另外，如第5圖所示，第二源極318和基極322相鄰；如第6圖所示，第二場氧化層324隔開第三源極320和基極322。
如第3圖和第4圖所示，第一閘極314、汲極306和第一源極310是為一接面場效電晶體。但在本發明的另一實施例中，第一閘極314、汲極306和第一源極310亦可為一空乏型場效電晶體、接面場效電晶體和金氧半場效電晶體的一複合式結構或空乏型場效電晶體和金氧半場效電晶體的一複合式結構。在能量轉換電路200(如第1圖所示)啟動時，能量轉換電路200可根據交流電壓VAC產生具有超高電壓準位的輸入電壓VIN，其中汲極306是用以接收具有超高電壓準位的輸入電壓VIN。此時，接面場效電晶體根據具有超高電壓準位的輸入電壓VIN，提供脈衝寬度調變控制器114(如第1圖所示)的第一電流，以啟動脈衝寬度調變控制器114。在脈衝寬度調變控制器114啟動後，脈衝寬度調變控制器114可產生第一控制信號FCS(如第1圖所示)至第一閘極314。然後，超高壓元件300即可根據第一控制信號FCS，關閉第一電流。亦即在脈衝寬度調變控制器114啟動後，當第一閘極314與第一源極310之間的電壓到達夾止電壓時，關閉接面場效電晶體，以降低超高壓元件300的功率消耗。
如第3圖、第5圖和第6圖所示，第二閘極316、汲極306和第二源極318是為一功率開關；第二閘極316、汲極306和第三源極320是為一電流偵測單元。如第3圖、第5圖和第6圖所示，功率開關和電流偵測單元共用第二閘極316和汲極306，以及第二源極318所對應的第二閘極316的長度是大於第三源極320所對應的第二閘極316的長度。因此，當第二閘極316接收產生自脈衝寬度調變控制器114(如第1圖所示)的一第二控制信號SCS時，從汲極306流向第二源極318的一第二電流和從汲極306流向第三源極320的一第三電流成一比例(亦即等於第二源極318所對應的第二閘極316的長度與第三源極320所對應的第二閘極316的長度的比例)。也就是說，在脈衝寬度調變控制器114啟動後，當第二控制信號SCS的電壓準位高於一臨界電壓時，功率開關和電流偵測單元開啟，導致第二電流從汲極306流向第二源極318以及第三電流從汲極306流向第三源極320；當第二控制信號SCS的電壓準位低於臨界電壓時，功率開關和電流偵測單元關閉。因為第三電流和第二電流成比例(例如第二電流約為第三電流的100倍)，所以脈衝寬度調變控制器114可根據第三電流的大小，產生第二控制信號SCS，以控制第三電流和第二電流的開啟與關閉。另外，相較於現有技術，因為流經功率開關的第二電流並不會流過電流偵測單元，所以可大幅降低第三源極320的寄生電感所產生的負壓效應和雜訊以及電流偵測單元的功率損失。另外，超高壓元件300中的功率開關和電流偵測單元是同一種結構。但本發明並不受限於超高壓元件300中的功率開關和電流偵測單元是同一種結構。亦即在本發明的另一實施例中， 超高壓元件300中的功率開關和電流偵測單元是為一電阻結構，或是金氧半場效電晶體與電阻結構所組成的一複合式結構。
請參照第1圖和第7圖，第7圖是為本發明的另一實施例說明一種操作超高壓元件的方法的流程圖。第7圖之方法係利用第1圖的超高壓元件100說明，詳細步驟如下：步驟700：開始；步驟702：汲極106接收一輸入電壓VIN；步驟704：接面場效電晶體提供一第一電流；步驟706：第一閘極102接收產生自脈衝寬度調變控制器114的一第一控制信號FCS；步驟708：接面場效電晶體根據第一控制信號FCS，關閉第一電流；步驟710：第二閘極104接收產生自脈衝寬度調變控制器114的一第二控制信號SCS；步驟712：功率開關根據第二控制信號SCS，控制從汲極106流向第二源極110的一第二電流，以及電流偵測單元根據第二控制信號SCS，控制從汲極106流向第三源極112的一第三電流的開啟與關閉，跳回步驟710。
在步驟702中，在能量轉換電路200啟動時，能量轉換電路200可根據交流電壓VAC產生具有超高電壓準位的輸入電壓VIN，然後 汲極106接收輸入電壓VIN。在步驟704中，超高壓元件100的接面場效電晶體(第一閘極102、汲極106和第一源極108)可在第一閘極102與第一源極108之間的電壓未達一夾止電壓前，提供脈衝寬度調變控制器114第一電流(亦即提供脈衝寬度調變控制器114的啟動電流)，以啟動脈衝寬度調變控制器114。也就是說，在能量轉換電路200啟動時，能量轉換電路200可根據交流電壓VAC產生具有超高電壓準位的輸入電壓VIN。此時，超高壓元件100的接面場效電晶體根據具有超高電壓準位的輸入電壓VIN，提供脈衝寬度調變控制器114的第一電流，以啟動脈衝寬度調變控制器114。在步驟706中，脈衝寬度調變控制器114啟動後，脈衝寬度調變控制器114可產生第一控制信號FCS至第一閘極102。然後，在步驟708中，超高壓元件100的接面場效電晶體即可根據第一控制信號FCS，關閉第一電流。亦即在脈衝寬度調變控制器114啟動後，當第一閘極102與第一源極108之間的電壓到達夾止電壓時，關閉接面場效電晶體，以降低超高壓元件100的功率消耗。在步驟710中，在脈衝寬度調變控制器114啟動後，脈衝寬度調變控制器114可產生第二控制信號SCS至第二閘極104，其中第二控制信號SCS是為一脈衝寬度調變信號。在步驟712中，當第二控制信號SCS的電壓準位高於一臨界電壓時，功率開關(第二閘極104、汲極106和第二源極110)和電流偵測單元(第二閘極104、汲極106和第三源極112)開啟，導致第二電流從汲極106流向第二源極110以及第三電流從汲極106流向第三源極112；當第二控制信號SCS的電壓準位低於臨界電壓時，功率開關和電流偵測單元關閉。另外，因為第三電流和第二電 流成比例，所以脈衝寬度調變控制器114可根據第三電流的大小，產生第二控制信號SCS，以控制功率開關和電流偵測單元的開啟與關閉。另外，在本發明的另一實施例中，脈衝寬度調變控制器114即可根據感測電阻118的跨壓，得知流經電流偵測單元的第三電流以及流經功率開關的第二電流。
綜上所述，本發明所提供的超高壓元件與操作超高壓元件的方法是利用超高壓元件的接面場效電晶體(第一閘極、汲極和第一源極)根據輸入電壓，以產生脈衝寬度調變控制器的啟動電流。當脈衝寬度調變控制器啟動之後，脈衝寬度調變控制器可根據流經超高壓元件的電流偵測單元(第二閘極、汲極和第三源極)的第三電流，產生第二控制信號至超高壓元件的第二閘極。然後，超高壓元件的功率開關(第二閘極、汲極和第二源極)即可根據第二控制信號，開啟與關閉流經超高壓元件的功率開關的第二電流，以及電流偵測單元即可根據第二控制信號，開啟與關閉流經超高壓元件的電流偵測單元的第三電流(第三電流和第二電流成比例)。因此，相較於現有技術，本發明有下列優點：第一、因為超高壓元件整合高壓啟動功能，所以具有高壓啟動功能需求的脈波控制晶片並不需要投片至具有超高壓製程技術的晶圓廠；第二、因為超高壓元件的功率開關具有低導通組抗的特性，所以本發明可減少超高壓元件的導通損失和熱能產生；第三、因為流經超高壓元件的功率開關的第二電流並不會流過超高壓元件的電流偵測單元，所以可大幅降低超高壓元件的第三源極的寄生電感所產生的負壓效應和雜訊以及電流偵測單元的功率損 失。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100、300‧‧‧超高壓元件
102、314‧‧‧第一閘極
104、316‧‧‧第二閘極
106、306‧‧‧汲極
108、310‧‧‧第一源極
110、318‧‧‧第二源極
112、320‧‧‧第三源極
114‧‧‧脈衝寬度調變控制器
116‧‧‧封裝
118‧‧‧感測電阻
200‧‧‧能量轉換電路
302‧‧‧基底
304‧‧‧第一摻雜井
308‧‧‧第二摻雜井
312‧‧‧第一場氧化層
322‧‧‧基極
324‧‧‧第二場氧化層
326‧‧‧第三場氧化層
3042‧‧‧延伸部
FCS‧‧‧第一控制信號
I、II、III‧‧‧橫切面
SCS‧‧‧第二控制信號
VIN‧‧‧輸入電壓
VAC‧‧‧交流電壓
700-712‧‧‧步驟
第1圖是為本發明的一實施例說明一種超高壓元件的示意圖。
第2圖是為說明脈衝寬度調變控制器利用感測電阻感測流經電流偵測單元的第三電流的示意圖。
第3圖是為本發明的另一實施例說明一種超高壓元件的示意圖。
第4圖是為說明超高壓元件的橫切面I的示意圖。
第5圖是為說明超高壓元件的橫切面II的示意圖。
第6圖是為說明超高壓元件的橫切面III的示意圖。
第7圖是為本發明的另一實施例說明一種操作超高壓元件的方法的流程圖。
300‧‧‧超高壓元件
304‧‧‧第一摻雜井
306‧‧‧汲極
310‧‧‧第一源極
314‧‧‧第一閘極
316‧‧‧第二閘極
318‧‧‧第二源極
320‧‧‧第三源極
322‧‧‧基極
324‧‧‧第二場氧化層
326‧‧‧第三場氧化層
3042‧‧‧延伸部
I、II、III‧‧‧橫切面

Claims (20)

  1. 一種超高壓元件，包含：一第一閘極，用以接收產生自一脈衝寬度調變控制器的一第一控制信號；一第二閘極，用以接收產生自該脈衝寬度調變控制器的一第二控制信號；一汲極，用以接收一輸入電壓；一第一源極；一第二源極；及一第三源極；其中從該汲極流向該第一源極的一第一電流是隨該第一控制信號與該輸入電壓而改變，該第二控制信號是用以控制從該汲極流向該第二源極的一第二電流及從該汲極流向該第三源極的一第三電流的開啟與關閉，其中該第三電流和該第二電流成一比例。
  2. 如請求項1所述的超高壓元件，其中該第一閘極的厚度與該第二閘極的厚度相同。
  3. 如請求項1所述的超高壓元件，其中該第一閘極的厚度大於該第二閘極的厚度。
  4. 如請求項1所述的超高壓元件，其中該輸入電壓是由一能量轉 換電路所產生。
  5. 如請求項1所述的超高壓元件，其中該第一電流是做為該脈衝寬度調變控制器的啟動電流。
  6. 一種超高壓元件，包含：一具有一第一導電類型的基底；一具有一第二導電類型的第一摻雜井，其中該第一摻雜井形成於該基底之上，且具有一延伸部；一具有該第二導電類型的汲極，其中該汲極形成於該第一摻雜井，且該汲極的離子濃度較該第一摻雜井的離子濃度高；一具有該第一導電類型的第二摻雜井，其中該第二摻雜井圍繞該延伸部之外的該第一摻雜井且形成於該基底之上；一具有該第二導電類型的第一源極，其中該第一源極形成於該延伸部，且該第一源極的離子濃度較該第一摻雜井的離子濃度高；一第一場氧化層，形成於該第一源極、該汲極及該第二摻雜井之外的該第一摻雜井之上；一第一閘極，形成於該汲極與該第一源極之間，且位於該第一場氧化層之上；一第二閘極，部分形成於該第一摻雜井的該第一場氧化層之上和部分形成於該第二摻雜井之上；一具有該第二導電類型的第二源極，其中該第二源極形成於該 第二摻雜井，且該第二源極的離子濃度較該第一摻雜井的離子濃度高；一具有該第二導電類型的第三源極，其中該第三源極形成於該第二摻雜井，且該第三源極的離子濃度較該第一摻雜井的離子濃度高；及一具有該第一導電類型的基極，其中該基極形成於該第二摻雜井，且該基極的離子濃度較該第二摻雜井的離子濃度高。
  7. 如請求項6所述的超高壓元件，其中該第一摻雜井、該汲極、該第二摻雜井、該第一源極、該第二源極、該第三源極與該基極是通過一微影製程與一離子植入而形成。
  8. 如請求項6所述的超高壓元件，其中該汲極、該第一源極與該延伸部是位於同一軸上。
  9. 如請求項6所述的超高壓元件，其中該第一導電態樣是為P型，且該第二導電態樣是為N型。
  10. 如請求項6所述的超高壓元件，其中該第一導電態樣是為N型，且該第二導電態樣是為P型。
  11. 如請求項6所述的超高壓元件，其中該第一場氧化層是為一區域矽氧化法(Local Oxidation of Silicon,LOCOS)製作的場氧化 層。
  12. 如請求項6所述的超高壓元件，其中該第一閘極與該第二閘極是為多晶矽(Polysilicon)閘極。
  13. 如請求項6所述的超高壓元件，另包含：一第二場氧化層，形成於該第三源極與該基極之間的該第二摻雜井之上，且是為一區域矽氧化法製作的場氧化層。
  14. 如請求項6所述的超高壓元件，另包含：一第三場氧化層，形成於該基極的一邊的該第二摻雜井之上，且是為一區域矽氧化法製作的場氧化層。
  15. 如請求項6所述的超高壓元件，其中該第二源極所對應的該第二閘極的長度是大於該第三源極所對應的該第二閘極的長度。
  16. 如請求項6所述的超高壓元件，其中該第一閘極的厚度與該第二閘極的厚度相同。
  17. 如請求項6所述的超高壓元件，其中該第一閘極的厚度大於該第二閘極的厚度。
  18. 一種操作超高壓元件的方法，其中該超高壓元件包含一第一閘 極、一第二閘極、一汲極、一第一源極、一第二源極和一第三源極，該方法包含：接收一輸入電壓；提供一第一電流，其中該第一電流是從該汲極流向該第一源極；接收產生自一脈衝寬度調變控制器的一第一控制信號；根據該第一控制信號，關閉該第一電流；接收產生自該脈衝寬度調變控制器的一第二控制信號；及根據該第二控制信號，控制從該汲極流向該第二源極的一第二電流及從該汲極流向該第三源極的一第三電流的開啟與關閉。
  19. 如請求項18所述的方法，其中從該第三電流和該第二電流成一比例。
  20. 如請求項18所述的方法，其中該第一電流是做為該脈衝寬度調變控制器的啟動電流。
TW101117842A 2012-05-18 2012-05-18 超高壓元件與操作超高壓元件的方法 TWI451571B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW101117842A TWI451571B (zh) 2012-05-18 2012-05-18 超高壓元件與操作超高壓元件的方法
US13/798,190 US20130307606A1 (en) 2012-05-18 2013-03-13 Super high voltage device and method for operating a super high voltage device
US15/016,284 US20160149561A1 (en) 2012-05-18 2016-02-05 Super high voltage device and method for operating a super high voltage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101117842A TWI451571B (zh) 2012-05-18 2012-05-18 超高壓元件與操作超高壓元件的方法

Publications (2)

Publication Number Publication Date
TW201349488A TW201349488A (zh) 2013-12-01
TWI451571B true TWI451571B (zh) 2014-09-01

Family

ID=49580833

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101117842A TWI451571B (zh) 2012-05-18 2012-05-18 超高壓元件與操作超高壓元件的方法

Country Status (2)

Country Link
US (2) US20130307606A1 (zh)
TW (1) TWI451571B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6220681B2 (ja) * 2014-01-16 2017-10-25 株式会社メガチップス 電源インピーダンス最適化装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040051386A1 (en) * 2002-08-29 2004-03-18 Samsung Electronics Co., Ltd. High voltage supply device
US20080197410A1 (en) * 2007-02-20 2008-08-21 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage device with low on-resistance
US20090273012A1 (en) * 2008-04-30 2009-11-05 Harris Edward B High Voltage Tolerant Metal-Oxide-Semiconductor Device
US20100124793A1 (en) * 2005-01-25 2010-05-20 Hall Jefferson W High voltage sensor device and method therefor
US20100163982A1 (en) * 2008-12-30 2010-07-01 Duck-Ki Jang Semiconductor device for high voltage and method for manufacturing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2698645B2 (ja) * 1988-05-25 1998-01-19 株式会社東芝 Ｍｏｓｆｅｔ
US5338960A (en) * 1992-08-05 1994-08-16 Harris Corporation Formation of dual polarity source/drain extensions in lateral complementary channel MOS architectures
US6639277B2 (en) * 1996-11-05 2003-10-28 Power Integrations, Inc. High-voltage transistor with multi-layer conduction region
US9030855B2 (en) * 2011-07-14 2015-05-12 Macronix International Co., Ltd. Semiconductor device, start-up circuit having first and second circuits and a single voltage output terminal coupled to a second node between the semiconductor unit and the first circuit, and operating method for the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040051386A1 (en) * 2002-08-29 2004-03-18 Samsung Electronics Co., Ltd. High voltage supply device
US20100124793A1 (en) * 2005-01-25 2010-05-20 Hall Jefferson W High voltage sensor device and method therefor
US20080197410A1 (en) * 2007-02-20 2008-08-21 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage device with low on-resistance
US20090273012A1 (en) * 2008-04-30 2009-11-05 Harris Edward B High Voltage Tolerant Metal-Oxide-Semiconductor Device
US20100163982A1 (en) * 2008-12-30 2010-07-01 Duck-Ki Jang Semiconductor device for high voltage and method for manufacturing the same

Also Published As

Publication number Publication date
US20160149561A1 (en) 2016-05-26
TW201349488A (zh) 2013-12-01
US20130307606A1 (en) 2013-11-21

Similar Documents

Publication Publication Date Title
JP5651927B2 (ja) スイッチング制御回路
CN112152467B (zh) 用于驱动同步整流器的驱动电路和方法及其开关电源
JP5941128B2 (ja) バッテリ逆接続防止装置及びその動作方法
US9007099B2 (en) Semiconductor device with a current sampler and a start-up structure
US9577629B2 (en) Circuit for an active diode and method for operating an active diode
JP2010251517A (ja) パワー半導体素子
TW201230119A (en) Leakage current circuit breaker
JP2011139627A5 (ja) 直流変換回路
US9337187B2 (en) Semiconductor device
CN105702668B (zh) 同步开关变换器及用于同步开关变换器的集成半导体开关器件
TWI524509B (zh) 積體電路及製作積體電路的方法
CN1953203B (zh) 高耐压半导体开关元件及使用其的开关电源装置
US10784787B2 (en) Control circuit for half-bridge diodes
JP5338026B2 (ja) スイッチング電源用制御ｉｃおよびスイッチング電源装置
TWI451571B (zh) 超高壓元件與操作超高壓元件的方法
JP2008109349A (ja) 逆流電流防止回路
CN104969342B (zh) 半导体装置
US20090262559A1 (en) Semiconductor device, and energy transmission device using the same
TW202139572A (zh) 高壓半導體裝置以及相關之電源供應器
US11522536B2 (en) Switch capable of decreasing parasitic inductance
CN106487220B (zh) 切换式转换器以及升压装置
CN109560690A (zh) 基于iii/v族半导体的电路及运行该电路的方法
CN104104228A (zh) 同步整流电路和应用其的充电电路
TWI688192B (zh) 控制電路及其包含之半導體結構
CN104600126B (zh) 一种超势垒自偏置整流二极管