TWI451104B - 操作參數監控之電路、系統及方法 - Google Patents

操作參數監控之電路、系統及方法 Download PDF

Info

Publication number
TWI451104B
TWI451104B TW099137655A TW99137655A TWI451104B TW I451104 B TWI451104 B TW I451104B TW 099137655 A TW099137655 A TW 099137655A TW 99137655 A TW99137655 A TW 99137655A TW I451104 B TWI451104 B TW I451104B
Authority
TW
Taiwan
Prior art keywords
leakage
capacitive element
transistor
circuit
leakage current
Prior art date
Application number
TW099137655A
Other languages
English (en)
Other versions
TW201144834A (en
Inventor
James Edward Myers
David Walter Flynn
Sachin Satish Idgunji
Gregory Munson Yeric
Original Assignee
Advanced Risc Mach Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Risc Mach Ltd filed Critical Advanced Risc Mach Ltd
Publication of TW201144834A publication Critical patent/TW201144834A/zh
Application granted granted Critical
Publication of TWI451104B publication Critical patent/TWI451104B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

操作參數監控之電路、系統及方法
本發明係關於積體電路領域。更特定言之，本發明係關於監控積體電路內的操作參數。
已知可提供具有一或多個監視電路的一積體電路，來試圖提供與該積體電路之操作參數相關的監控資訊。一般所要監控的操作參數為操作溫度。其他可被監控的操作參數包括操作電壓。此資訊可用於確保積體電路係正常操作，且在某些情況下，可使用回授機制來調整該操作。
已知可提供一種環式振盪器電路，其振盪頻率可指示積體電路之操作溫度。當積體電路溫度升高時，在環式振盪器內構成反相器串的電晶體將更快速操作，且因此振盪頻率將增加。此機制具有一問題，即振盪頻率與溫度之間的關係可能係複雜的，且環式振盪器會需要相當複雜的偏壓電路及(或)類比輸出。此外，為了得到一足夠低而可被測量到的頻率，環式振盪器需要包含相當大量的閘裝置。
當制程尺寸縮小時，基本的MOSFET特性的局部變異會增大，使得簡單的晶片級保護頻帶(chip-level guard-banded)設計變得嚴重地過度設計且沒有效率。此外，主要的系統效應(諸如植入陰影或應力工程效應)會增加應該要被監控的MOSFET的各種實現方式的排列組合數目。由於這些效應，MOSFET之特性將取決於特定位置及周圍環境而有所不同。因此，藉由一組簡單的邊界範圍限定的晶圓接受測試，MOSFET參數(相較於系統單晶片嵌入式MOSFET監控器而言)將較不精確，這是由於從晶圓監控器所在之遠處無法監控到基於周圍環境之效應及局部變異。因此，需要一種小且低功率的監控電路用於嵌入式MOSFET監控、矽接收測試、效能倉儲(performance binning)以及可適性電路。
本發明之一態樣提供一監控電路，用以監控一積體電路之一操作參數，該監控電路包括一環式振盪器電路，其係配置用以產生一振盪訊號，該環式振盪器電路包括複數個依序連接的反相級，其中該等反相級中至少一者包括：(1)至少一漏電電晶體，其係配置成操作在一漏電模式下，在此模式下，幾乎所有流經該至少一漏電電晶體之電流即為漏電流；及(2)一電容性元件，其係配置成依據該漏電流來進行充電或放電，該振盪訊號之振盪週期視該電容性元件之充電或放電速率而定；此外，該操作參數可控制該漏電流之大小，使得該振盪週期可指示該操作參數。
環式振盪器具有至少一反相級，該反相級包含至少一漏電電晶體以及一電容性元件；該至少一漏電電晶體係操作在漏電模式下，而該電容性元件係配置成依據流經該至少一漏電電晶體的漏電流來進行充電或放電。流經該至少一漏電電晶體的漏電流會隨著多個操作參數而進行可預測之變化，且可由監控電路監控這些操作參數。當漏電流隨著操作參數變化時，電容性元件的充電或放電速率亦會隨之改變。這意味著振盪訊號行經環式振盪器電路之速率係依據操作參數而定，因此振盪週期可用以指示操作參數。依此方式操作環式振盪器，可提供一小的、低成本且低功率的監控電路，同時亦提供能夠監控積體電路之各式參數之能力。
不像傳統環式振盪器(其尺寸較大以確保振盪週期夠長而能夠被測量到)，本發明技術所提供之監控電路之環式振盪器可製作成較小尺寸，這是因為電容性元件具有有限的充電或放電時間，可因此延遲振盪訊號通過環式振盪器的時間，而因此可增大振盪週期使其達到一可測量範圍。如此，減少了監控電路之總尺寸及功率耗損，而能夠在積體電路之各個不同位置上配置多個監控電路。藉由在單一積體電路中配置多個監控電路，可監控MOSFET特性的局部變異。
在本發明之技術中，至少一反相級具有至少一漏電電晶體及電容性元件。環式振盪器中的多個反相級(或甚至所有反相級)包含漏電電晶體及電容性元件係可能的。
當電容性元件可作為一電容時，則不要求監控電路之電路元件本身必須具有相當的電容性而能夠充當電容性元件。例如，一電晶體之金屬-矽介面可用作電容性元件。
此外，因為可使用單一電晶體或多數電晶體來實現至少一漏電電晶體用以對電容性元件進行充電，所謂的單一「漏電電晶體」應等同視為亦包括配置有複數個漏電電晶體的具體實施例，其中每一漏電電晶體可操作在一漏電模式下，在此模式下，幾乎所有流經漏電電晶體之電流皆為漏電流。
在一具體實施例中，操作參數係為該至少一漏電電晶體之操作溫度。漏電流係與溫度相依，如此環式振盪器的振盪訊號之振盪週期將會依據漏電電晶體之操作溫度而定。藉由將監控電路定位在積體電路上，漏電電晶體之操作溫度會與該積體電路周圍部分之操作溫度有關，如此監控電路可指示這些周圍部分之溫度。
操作參數亦可為供應至該至少一漏電電晶體之電源供應電壓。漏電流會依據供應至漏電電晶體之電壓(例如，供應至漏電電晶體之閘極電壓或源極電壓)而定。這意味著在一給定溫度下，環式振盪器之振盪週期可指示供給該漏電電晶體之電壓位準。
其它可測量的操作參數包括：在一特定溫度或閘極電壓下漏電流本身之大小，及使得漏電流幾乎為零的臨限電源供應電壓(例如，閘極或源極電壓)。常會需要減低一積體電路所消耗之功率量。減少漏電流有助減低功率消耗。當閘-源極電壓差朝一臨限值逼近時，漏電流會趨近零。因此，能夠用來有效決定漏電流為零時的電壓值。操作在該臨限電壓下，可以減低功率消耗。
在一具體實施例中，該至少一漏電電晶體包含至少一p型電晶體，其耦接在一電源供應電壓及電容性元性之間，且電容性元件係依據流經該至少一p型電晶體的漏電流來進行充電。在此實施例中，當p型電晶體係設置在漏電模式時，幾乎所有流經該p型電晶體的電流係為漏電流，其會對電容性元件緩慢充電。電容性元件的充電速率會決定環式振盪器的振盪週期。
由於提供一可變閘電壓至該至少一p型漏電電晶體係可能的(因此可選擇性地將該p型漏電電晶體設置在漏電模式或非漏電模式)，因此在一具體實施例中，該至少一p型電晶體之閘極係耦接至電源供應電壓。這意味著p型電晶體係永遠設置在漏電模式，其將持續讓漏電流通過。在供應至漏電電晶體之電壓保持恒定的情況下，溫度將會是決定漏電流大小的主要因子，如此的安排提供了一簡單電路即可用以測量溫度(其為操作參數)。
該至少一反相級亦可包括至少一下拉式電晶體，其用以對電容性元件進行放電。因此，振盪訊號係透過一充放電週期(即，漏電流流經p型電晶體使電容性元件充電及下拉式電晶體對該電容性元件進行放電)而產生。
在另一具體實施例中，該至少一漏電電晶體可包含至少一n型電晶體，其耦接在一接地電壓與電容性元件之間，且該電容性元件係依據流經該至少一n型電晶體的漏電流而進行放電。因此，提供一基於NFET漏電流的監控電路係可能的。當漏電流洩漏流經該n型電晶體時，電容性元件會依據操作參數而以某速率進行放電。取代基於PFET漏電流的感測器而提供基於NFET漏電流的感測器(或結合兩種感測器)係有用的，這是因為n型及p型電晶體二者的漏電機制不同，因此在某些情況下一監控電路可能包括一n型漏電電晶體為較佳，而在其它情況下可能包括一p型漏電電晶體為較佳。例如，若監控電路係配置在一積體電路中具有較多電荷載子型電晶體的一區域中，則可選擇包括有以該型為主的漏電電晶體的監控電路。
該至少一n型電晶體的閘極係耦接至接地電壓。這意味著n型電晶體係永久設置在漏電模式，使得幾乎只有流經n型電晶體的電流係漏電流。這樣可避免供應至n型電晶體的閘極電壓產生變化，而因此可使用一簡單電路即可進行溫度測量。
該至少一反相級亦可包括至少一上拉式電晶體，其用以對電容性元件進行充電。如此，藉由交替地以流經該至少一n型漏電電晶體之漏電流對電容性元件進行放電並以上拉式電晶體對該電容性元件進行充電，來產生振盪訊號。
該至少一反相級亦可包含一緩衝器，其係配置來將一振盪訊號值輸出至一下一反相級，且該緩衝器可經配置成當該電容性元件充電或放電超過一臨限電荷位準時，在一高值及低值之間切換該振盪訊號值。這樣係有用的，因為當電容性元件被部分充電或放電時，緩衝器可避免振盪訊號值被設定在一中間值，如此確保緩衝器下游的電晶體會完全開啟或完全關閉，因此可避免處於準穩態的振盪訊號。
提供緩衝器亦係有用的，因為至少一部分的電容性元件可由該緩衝器的一部分構成。這意味著電容性元件不需要係電容器本身，而可由原本提供用來輸出振盪訊號值的緩衝器的一部分構成。如此有助於節省電路面積及降低所需閘數目。例如，緩衝器中多個閘中的一個閘的金屬-矽介面具有一特定電容量，如此可形成電容性元件。緩衝器中的導電線亦可具有某些電容量。電容性元件亦可由緩衝器的一部分結合反相級的其它元件來構成。
在一具體實施例中，該至少一反相級包含一反相器，其係配置來將一振盪訊號值輸出至一下一反相級，且該反相器可經配置成當該電容性元件充電或放電超過一臨限電荷位準時，在一高值及低值之間切換該振盪訊號值。在反相級包含有緩衝器的實施例中，反相器可確保提供至下一反相級的振盪訊號值係處於一高值或低值，而非處在一中間值。然而，與緩衝器不同的是，反相器將訊號值輸出至下一級時會將訊號值倒置，這對於電路中某些點而言係有利的，因為某些訊號脈衝的寬度增大了，這樣可更輕易地測量到行經環式振盪器的訊號的相對時序。
電容性元件的至少一部分可由反相器的一部分構成。至於緩衝器，則可由(例如)一電晶體中之金屬-矽介面或形成反相器的一部分的導線所構成。電容性元件亦可包括多個元件，其中某些配置在反相器中而某些配置在反相級的其餘處。
行經環式振盪器電路的振盪訊號的振盪週期應當在一可測量範圍內。若電容性元件不具有足夠電容量以用於提供一可測量的振盪週期(例如，若流經漏電電晶體的漏電流係特別大，或若使用快速切換電晶體)，則可配置一延遲元件，用以增加振盪週期使其達一可測量範圍。延遲元件延遲振盪訊號行經通過該至少一反相級的時間，這意味著可使用一較低解析度的計數器來測量振盪週期，因此能減低計數器的功率消耗。
在一具體實施例中，電容性元件可包括：一主要電容性部分；至少一額外電容性部分；及至少一傳輸閘，每一傳輸閘係配置成可選擇性地將一個別額外電容性部分設置在一主動模式，在該模式下該漏電流對該個別額外電容性部分進行充電或放電；其中，該電容性元件的電容量取決於目前設置在該主動模式下的該至少一額外電容性部分的數量。
在此一實施例中，可配置一具有可變電容量的電容性元件以調整振盪週期的範圍。電容量的改變可藉由選擇性的在訊號路徑上切入個別的額外電晶體而實現，以補充由一主要電容性部分提供的電容量。藉由切換一相應的傳輸閘，每一額外電容性部分可個別地設置在主動狀態，在此狀態下，漏電流會對該額外電容性部分進行充電或放電。當一或多額外電容性部分係處於主動狀態時，主動電容性部分會累積較少的電荷或自其消散較少的電荷，如此該主要電容性部分之充電或放電速率會比沒有任何額外電容性部分係處在主動狀態時還慢。因此，該主要電容性元件會花較長時間充放電超過臨限位準(用以觸發切換級輸出訊號)，如此振盪週期會變得較長。因此，藉由將個別電容性部分切入或切出主動狀態，可改變振盪週期之長度。這可用於調整振盪週期的大小，使得該週期可被一具有給定計數解析度的計數器測量到。此外，可針對快或慢的積體電路進行某些充電時間調整，並延遲這些電路以與較典型的電路一致。
在一具體實施例中，電容性元件可包括：一第一電容性元件，其係配置成依據該漏電流來進行充電或放電；及一第二電容性元件，其係配置成一旦該第一電容性元件已被充電或放電超過一臨限電荷位準，則依據一額外漏電流來進行充電或放電；其中該振盪週期取決於該第一電容性元件的充電或放電速率及該第二電容性元件的充電或放電速率；及該操作參數控制該漏電流的大小及該額外漏電流的大小，使得該振盪週期可用以指示該操作參數。
第一及第二電容性元件係經配置，使得：當該第一電容性元件充電或放電超過一臨限電荷位準時，該第二電容性元件即開始充電或放電。振盪週期取決於第一及第二電容性元件二者充電或放電超過一個別臨限值所需的總時間。這意味著訊號行經反相級的總時間會較長，因此可增大振盪週期使其達一可測量大小。將明瞭到，可依此方式配置超過二個電容性元件，使得當一先前電容性元件已達到一預定臨限電荷位準時，每一後續的電容性元件即開始進行充電或放電。愈多電容性元件配置成一串列，則行進延遲時間會愈長，因此振盪週期會愈大。
在一實施例中，第一電容性元件係依據漏電流來進行充電，而第二電容性元件係依據額外的漏電流來進行放電。在這樣的配置下，一相當簡單的電路可提供一可測量的振盪週期。
第一電容元件可包括一閘控電晶體之閘介面，該閘控電晶體可經配置成一旦該閘介面已充電或放電超過臨限電荷位準時，即允許該第二電容性元件充電或放電。在此例中，一旦該閘介面已充電或放電超過臨限電荷位準，則該閘控電晶體會開啟或關閉，因此觸發該第二電容性元件開始充電或放電。因此，閘控電晶體可確保第二電容性元件直到第一電容性元件已達到臨限電荷位準後才會開始進行充電或放電。
第二電容性元件可包括至少一反相器。該反相器具有與其相關的某一特定電容量。使用愈多的反相器來構成第二電容性元件，則該第二電容性元件的電容量愈大，因此該第二電容性元件整體充電所需時間會愈長。
監控電路可包括測量電路，用以測量振盪訊號之振盪週期。因此，可使用測量到的振盪週期來計算積體電路的操作參數。
或者，振盪週期可由監控電路輸出，並由一外部測量電路進行分析。例如，所監控的積體電路的一處理器可測量振盪訊號的振盪週期。
電路亦可包括校正電路，用以執行校正以建立一測量到的振盪週期值與操作參數值的相關性。一未經校正的測量電路可提供操作參數的一相對指示(即，第一時間的操作參數是否大於或小於第二時間的操作參數)，然而需要進行校正以提供一操作參數的絕對值。
在本發明另一態樣中，提供一積體電路其包含有前述之至少一監控電路。監控電路之操作參數可假設成與鄰近的積體電路部分的操作參數相關，因此監控電路可用於監控積體電路之操作條件。由於積體電路各處之操作條件會有局部變異，因此設置超過一個監控電路於晶片上多處位置，可監控局部操作參數。
在本發明又另一態樣中，提供一監控系統，其包括：
(1)一第一環式振盪器電路，其係配置來產生一第一振盪訊號，該第一環式振盪器電路包括複數個串聯的第一反相級，其中該等第一反相級中至少一者包括：
(a)至少一p型漏電電晶體，其係配置成操作在一第一漏電模式，在該模式下，幾乎所有流經該至少一p型漏電電晶體的電流係為一第一漏電流；及
(b)一第一電容性元件，其係配置成依據該第一漏電流來進行充電，該第一振盪訊號之一第一振盪週期取決於該第一電容性元件的充電速率；及
(2)一第二環式振盪器電路，其係配置來產生一第二振盪訊號，該第二環式振盪器電路包含複數個串聯的第二反相級，其中該等第二反相級中至少一者包括：
(c)至少一n型漏電電晶體，其係配置成操作在一第二漏電模式，在該模式下，幾乎所有流經該至少一n型漏電電晶體的電流係為一第二漏電流；及
(d)一第二電容性元件，其係配置成依據該第二漏電流來進行放電，該第二振盪訊號之一第二振盪週期取決於該第二電容性元件的放電速率；其中該操作參數控制該第一漏電流及該第二漏電流的大小，使得該第一振盪週期及該第二振盪週期可指示該操作參數。
當製作一矽電晶體時，諸如溫度或溼度之類的製程變異會使每一電晶體具有不同的矽摻雜濃度。這意味著每一電晶體在開啟與關閉狀態之間的切換速率都不同。此外，在一晶片的某些部分中，p型電晶體之切換速率較n型為快，反之亦然。「製程角落(process corner)」係指一晶片之一區域，該區域之電晶體的切換速率與該晶片另一區域之電晶體的切換速率不同。製程角落可分成以下類型：TT(典型n型，典型p型)、SS(慢n型，慢p型)、FF(快n型，快p型)、SF(慢n型，快p型)、及FS(快n型，慢p型)。對於SF或FS型角落而言，p型及n型電晶體之切換速率不同。這意味著一使用n型漏電電晶體的監控電路與一使用p型漏電電晶體的監控電路二者表現會不同。一般而言，具有對應於較慢切換電荷載體類型的漏電電晶體的監控電路，將可提供一更準確的結果(因為具有一固定計數頻率的計數器，其針對較慢切換電荷載體類型會比針對較快切換電荷載體類型於每一振盪週期期間可測量到更多計數)。然而，由於製程變異係隨機的，因此無法預測製程角落的位置，故要事先決定應使用哪一型的監控電路係不可能的。因此，提供一監控系統其包含一第一環式振盪器電路(具有p型漏電電晶體)及一第二環式振盪器電路(具有n型漏電電晶體)係有用的。在得知產生哪一角落類型之前，可先在製程期間將該監控系統配置於一積體電路上。當實際使用時，則有該第一振盪週期或該第二振盪週期可供選擇。
監控系統亦可用來識別高歪斜(highly skewed)角落(SF或FS)，其係藉由以下程序完成識別：同時使用n型及p型環式振盪器電路來測量振盪週期，使用測得的振盪週期來決定操作參數值，並接著將該等操作參數值進行比較。當依據基於n型及p型漏電流的電路而獲得的操作參數值大大不同時，則可識別SF或FS角落。若確定監控電路中的矽係為高度歪斜角落類型，則很可能周圍的積體電路部分會具有相同的角落類型。
本發明之另一態樣提供一監控電路，用以監控一積體電路之一操作參數，該監控電路包含：環式振盪器構件，用以產生一振盪訊號，該環式振盪器構件包含複數個串聯的反相級構件；其中該等反相級構件中至少一者包含：
(a)至少一漏電電晶體構件，用以操作在一漏電模式，在該模式下，幾乎所有流經該至少一漏電電晶體構件的電流係為一漏電流；及
(b)電容性構件，其依據該漏電流來進行充電及放電，該振盪訊號之一振盪週期取決於該電容性構件的充電或放電速率；且該操作參數控制該漏電流的大小，使得該振盪週期可指示該操作參數。
本發明之另一態樣提供一種用於監控一積體電路之一操作參數的方法，該方法包括以下步驟：以一環式振盪器電路產生一振盪訊號，該環式振盪器電路包含複數個串聯的反相級，該等反相級中至少一者包含至少一漏電電晶體及一電容性元件；使該至少一漏電電晶體操作在一漏電模式，在該模式下，幾乎所有流經該至少一漏電電晶體之電流係為一漏電流；及依據該漏電流對該電容性元件進行充電或放電，該振盪訊號之一振盪週期取決於該電容性元件的充電或放電速率；其中該操作參數控制該漏電流的大小，使得該振盪週期可指示該操作參數。
本發明之又另一態樣提供一種校正一環式振盪器電路以用於監控一積體電路之一操作參數的方法，該方法包含以下步驟：使用操作在一已知的操作參數值下的該環式振盪器電路，來執行上述之監控一積體電路之一操作參數的方法；測量用以指示該振盪週期的一量；依據測量到的該量及該已知的操作參數值，來計算至少一校正係數；及儲存該至少一校正係數，以供監控一未知的操作參數值時使用。
進行校正後，便可基於一測得的振盪週期值來決定一絕對操作參數值。為了校正監控電路，環式振盪器電路係操作在一已知的操作參數值下，且在該已知的操作參數值下測量到一用以指示振盪週期的量。使用該測得的量及已知的操作參數值，可計算得至少一校正係數，並將其儲存以供未來在監控一未知的操作參數值時使用。
本發明之另一態樣提供一種用於決定一積體電路之一未知的操作參數值的方法，該方法包括以下步驟：使用操作在該未知的操作參數值下的該環式振盪器電路，來執行上述之監控一積體電路之一操作參數的方法；測量用以指示該振盪週期的一量；及使用該量及至少一預先決定的校正係數，來計算該未知的操作參數。
為了測得一未知的參數值，環式振盪器電路係操作在該未知的參數值下，並測得用以指示振盪週期的量，接著使用該測得的量及在校正期間已儲存的至少一預先決定的校正週期，來計算該未知的操作參數值。
在前述的校正及決定方法中，用以指示振盪週期的量可為(例如)一計數器值，其緩慢增加直到該振盪訊號值在一高狀態及低狀態間進行切換為止。在訊號於高及低狀態間進行切換的當下的那一計數器值，即用以指示振盪週期。或者，可使用諸如振盪訊號之振盪頻率之類的用以指示振盪週期的另一量，來作為用以指示振盪週期的量。
第1圖圖示說明一單晶片系統積體電路2，其包括複數個經由一系統匯流排4進行相互連接的功能性單元6、8、10、12。該等功能性單元包括一核心處理器6、一圖形處理單元8、一數位訊號處理器10、及一記憶體12。將瞭解到，本發明之技術可應用在各種不同的積體電路，且功能性單元的確切配置並不重要。
配置在積體電路2內的是複數個監控電路14、16、18、20、22。監控電路16係設置在處理器6中以用於監控處理器6之一操作參數。此操作參數可為(例如)多個臨限電壓位準(其係與用以減低漏電流的低功率狀態有關)、一操作電壓、一操作溫度等。同樣的，圖形處理單元8內嵌入監控電路18、20。額外的監控電路14、22亦配置在積體電路2之間隙位置，以監控諸如操作溫度及(或)臨限電壓之類的參數。監控電路14、16、18、20、22之每一者包括有如以下實施例中之一者所述的一環式振盪器電路。
將瞭解到，諸如操作溫度之類的操作參數在積體電路2中會變化，因此該積體電路之一特定位置可能操作在相當高溫下，同時另一位置卻操作在一可接受溫度下。因此，提供多個監控電路14、16、18、20、22分散配置在積體電路中，以提供相當程度的保護機制避免不適當的操作情形發生，並達到比僅配置有一個監控電路時更準確且精細的操作參數監控。此外，遍及整個積體電路2內的製程變異(諸如對齊、摻雜、層厚度的變異等)可能導致在同一積體電路內不同位置處具有不同的操作參數，而因此將多個監控電路14、16、18、20、22分散配置在積體電路2中，可正確的感測到這些不同的操作參數。
第2圖例示說明一場效電晶體30之一剖面圖。場效電晶體30包括一源極區34、一汲極區38、及在源極區34及汲極區38間延伸的一通道區40。一絕緣層46將閘極42與通道區40分開，閘極42係提供來控制源極區34及汲極區38間流經通道區40的電流。通道區40及場效電晶體30的其它部分係形成在一主體半導體區50上。閘極42保持在一閘極電位VG ，源極區34保持在一源極電位VS ，而汲極區38保持在一汲極電位VD 。
供應給閘極42的電壓VG 可控制場效電晶體30是在一「開啟」狀態或「關閉」狀態。當電晶體30係在「開啟」狀態時，電流流經源極區34及汲極區38間。當電晶體30係在「關閉」狀態時，一般會認為將沒有任何電流流經源極區34及汲極區38間。然而，由於例如量子穿燧效應，即使電晶體30係處於「關閉」狀態，仍會有有限的電流量流經源極區34及汲極區38間。此有限電流即為所知的漏電流52。
此現象可稱作次臨限漏電，因為漏電流係發生在當閘極與源極(VG -VS )間的電壓差低於一臨限位準時。當電晶體30係處於漏電模式時(即，電晶體在「關閉」狀態且閘-源極電壓差低於該臨限位準)，幾乎所有流經源極區34及汲極區38間之電流係為漏電流。漏電流隨著溫度及閘-源極電壓差以指數方式增減。因此，藉由將這些操作參數之一者保持桓定，則漏電流可用以指示另一操作參數。
第3圖顯示一反相級60之一例，其用於一環式振盪器以實現一基於漏電流的操作參數測量。反相級60包括一或多數漏電電晶體64，一或多數下拉式電晶體68及一緩衝器70。漏電電晶體64被控制操作在一漏電模式下。在此一實施例中，係藉由將漏電電晶體64的閘極耦接至電源供應軌72來達成，如此使得p型漏電電晶體64永久保持在「關閉」狀態，在此狀態下，幾乎所有流經電晶體64的電流係為漏電流。下拉式電晶體68係由一賦能訊號74所控制。下拉式電晶體68係耦接在緩衝器70與一接地電源供應軌76之間，而漏電電晶體64係耦接在電源供應軌72與緩衝器70之間。
在此一實施例中，一電容性元件係由形成緩衝器70的一部分(例如，在緩衝器輸入端)的一或多數電晶體上之一金屬-矽介面所構成，且亦可包括由反相級60之導線所提供的電容量。當賦能訊號74處在高位準，則來自接地電源供應軌76之電流可避免流經漏電電晶體64之漏電流對電容性元件進行充電。一旦賦能訊號74切換至一低位準值，則下拉式電晶體68被關閉，因此流經漏電電晶體64之漏電流會對該電容性元件進行充電。第3圖雖顯示電容性元件係配置成由漏電流進行充電，亦可配置電容性元件係由漏電流朝接地點進行放電。
PFET漏電電晶體64可製作成比NFET下拉式電晶體68還小，以確保當NFET下拉式電晶體68處於「關閉」狀態時，相對於流經較大NFET下拉式電晶體68的漏電流而言，流經PFET漏電電晶體64的漏電流佔主要影響地位。當漏電流流至電容性元件時，電容性元件緩慢充電。控制緩衝器70使其在每一次電容性元件充電或放電超過一臨限電荷位準時，會切換級輸出訊號78。因此，當賦能訊號74由高位準切換至低位準時，下拉式電晶體68被關閉，且緩衝器70之輸出78在一延遲(取決於流經電晶體64的漏電流)後，會由一低位準值切換至一高位準。同樣的，當賦能訊號74由低位準切換至高位準時，下拉式電晶體68被開啟，且當電容性元件快速朝接地位準放電時，緩衝器70將輸出訊號78切換至一低位準值。由於漏電流取決於諸如溫度及電源供應電壓之類的操作參數，因此訊號行進通過反相級60(其控制一環式振盪器電路的振盪週期)的延遲係取決於該等操作參數。
在第3圖中，顯示二漏電電晶體64及二下拉式電晶體68。然而，本發明並不限於此數量的電晶體，而可使用任何數量的漏電電晶體64及下拉式電晶體68。多個漏電電晶體64可並聯，以提供比使用單一漏電電晶體64時更大的流經漏電電晶體64的漏電流量。多個下拉式電晶體68可如第3圖所示進行串聯，以提供比使用單一下拉式電晶體68時還小的流經下拉式電晶體68的漏電流量(希望能減低流經下拉式電晶體68的漏電流量，因為此漏電流會抵抗由流經漏電電晶體64之漏電流對電容性元件所為的充電或放電)。
第4圖顯示一環式振盪器電路80，其包含多個反相級82。環式振盪器亦可稱作弛緩振盪器。在此實施例中，第一及第二反相級82-1、82-2係屬於第3圖所示之反相器類型。第一反相級之緩衝器輸出78-1被輸入至下一反相級82-2之下拉式電晶體68-2的閘極端。為了簡明目的，圖中顯示每一級的一單一漏電電晶體64-1、64-2及一單一下拉式電晶體68-1、68-2，然而亦可如前述第3圖所示的多個並聯的漏電電晶體或疊置的下拉式電晶體來取代之。
環式振盪器80之第三級包括一NAND閘86。一賦能訊號88及第二反相級82-2的緩衝器70-2之輸出78-2被結合至NAND閘86之NAND操作中。NAND閘86之輸出循環回到下拉式電晶體68-1的輸入端。
環式振盪器電路80使行進通過該電路的訊號進行三次相反轉。首先，漏電電晶體64-1及下拉式電晶體68-1用以將下拉式電晶體68-1之閘輸入進行相反轉。接著，第二反相級82-2之電晶體64-2及68-2將第一反相級82-1之緩衝器輸出78-1進行相反轉。此外，當賦能訊號88處在高位準時，NAND閘86將第二反相級82-2之緩衝器70-2的輸出78-2進行相反轉。NAND閘86之輸出接著循環回到下拉式電晶體64-1之輸入端。在環式振盪器80中配置三個相反轉級，然而反相級82之總數量及總反轉次數並不重要，但應具有奇數個相反轉級以便繞著環式振盪器80之任何點上的訊號會在高位準值及低位準值之間振盪。反相級的數量愈多，振盪週期將愈長，這是因為環式振盪器80具有較多級數時，訊號將需花更長時間行進通過該環式振盪器80。
賦能訊號88用以控制振盪器電路80是否產生一振盪訊號。當賦能訊號88處在低位準值時，則NAND閘86之輸出必須持續保持在高位準值，如此下拉式電晶體68-1會永久處在「開啟」狀態，因此可避免緩衝器70之電容性元件被充電至接地供應電源位準之上。因此，緩衝器輸出78-1將持續處在一低位準，而第二反相級82-2使下拉式電晶體68-2永久處在「關閉」狀態，因而使得至少部分由緩衝器70-2構成的電容性元件由流經漏電電晶體64-2之漏電流進行充電。所有訊號值會保持恒定，且不會發生振盪。
相反的，當賦能訊號88處在高位準值時，則NAND閘86會輸出一值，該值依據NAND86之輸入值而振盪。由於繞著迴圈之相反轉次數為奇數，因此環式振盪器電路80會產生一振盪訊號，且振盪訊號之振盪週期可藉由分析通過第4圖之標記點A至E之一者的訊號來測量得。振盪週期用以指示操作參數，在第4圖之實施例中操作參數即為溫度，因為漏電電晶體64-1、64-2係耦接至電源供應軌90。若電源供應電壓係作為操作參數而需被測量，則應將一取決於電源供應軌90的閘電壓供應提供給漏電電晶體64。在此情況下，該電壓可改變，因此電源供應電壓可視為一可由系統測得的操作參數。在(例如)漏電電晶體64-1、64-2之閘極被供應一由積體電路2的一部分所產生的訊號的情況下，這是有用的，因為可使用環式振盪器電路80來測量所產生的訊號的電壓位準。
緩衝器70進行操作，以使得當一輸入訊號(與在相關聯的電容性元件上所累積的電荷成正比)上升至超過一緩衝器的臨限位準時，緩衝器70會將其輸出訊號78切換至一高位準，而當該輸入訊號下降至低於該臨限位準時，輸出訊號78被切換至一低位準。這樣一來，緩衝器70可避免產生一中間值傳送至下一反相級，因此可確保緩衝器70-1或70-2下游的下拉式電晶體78-2或NAND閘86會完全開啟或完全關閉。
第5圖顯示一波形圖，其圖示在環式振盪器電路80各點處行進的振盪訊號之波形及時序。第5圖之每一波形以一字母標記，其分別指示發生在第4圖的相對應字母所標註的各點的訊號。波形A代表在緩衝器70-1之輸入端附近的電容性元件處的訊號，且與電容性元件處累積的電荷成比例。波形B代表緩衝器70-1之輸出78-1，其被輸入至下拉式電晶體68-2。當電容性元件上之電荷(波形A)超過一臨限位準Th1時，緩衝器輸出78-1(波形B)被切換至一高位準，而當該電荷低於該臨限位準Th1時，緩衝器輸出78-1(波形B)被切換至一低位準。波形C代表緩衝70-2的輸入端的訊號，且與第二反相級82-2之電容性元件處累積的電荷成比例。波形D代表緩衝器 70-2的輸出，其被輸入至NAND閘86。同樣的，緩衝器72-2的輸出係取決於緩衝器70-2處的電容性元件是否充電超過或低於一臨限位準Th2。波形E代表NAND閘86的輸出，其被饋送至下拉式電晶體68-1之輸入端。
第5圖假設賦能訊號88係保持在一高位準(當賦能訊號88在低位準時，不發生振盪)。在第5圖所示的時間週期一開始，NAND閘86之輸出處於低位準(見第5圖之E-1)，而下拉式電晶體68-1因此係處於「關閉」狀態。因此，流經漏電電晶體64-1的漏電流緩慢對緩衝器70-1之電容性元件充電(A-1)。一旦電容性元件充電超過一臨限位準Th1，則緩衝器70-1會將其輸出78-1切換至一高位準(B-1)。這會開啟下拉式電晶體68-2，使得下拉式電晶體68-2對第二反相級82-2中的電容性元件進行放電(C-1)。當電容性元件放電超過一臨限位準Th2時，第二反相級82-2之緩衝器輸出78-2被切換至一低位準值(D-1)，且接著NAND閘86會切換其輸出至一高位準值(E-2)。這會接著開啟第一反相級82-1之下拉式電晶體68-1，因此第一反相級82-1之電容性元件被放電至接地位準(A-2)。當電容性元件被放電超過該電荷臨限位準Th1時，緩衝器70-1將其輸出78-2設置在一低位準值(B-2)。當緩衝器輸出78-2設置成低位準值時，下拉式電晶體68-2被切換至關閉狀態，因此流經電晶體64-2的漏電流接著開始對第二反相級82-2中的電容性元件進行充電(C-2)。一旦第二反相級82-2的電容性元件達到臨限 位準值Th2，則緩衝器輸出78-2被切換回一高位準值(D-2)，而因此將NAND閘的輸出重新設置成一低位準值(E-3)。之後再次重覆此循環。若所監控的操作參數不改變，則振盪會以第5圖所示的恒定週期持續下去。可在電路中任何點測量振盪訊號之週期，因為第5圖所示之每一訊號的週期皆相同。當脈衝相當接近方形波且較寬時(例如，D或E所示波形)，可能最容易測量到振盪週期。可(例如)使用計數技術來測量週期。週期可用以指示操作參數。
在第5圖之實施例中，臨限位準Th1及Th2二者皆設置成相當於由電源供應軌90所提供的電源供應電壓的一半。然而，這些臨限值可改變。改變臨限值將影響電容性元件達到臨限位準Th1或Th2的快慢，因此會改變第5圖所示的訊號的相對時序及波形。
第6圖顯示第4圖之環式振盪器電路80之一變化型。在第6圖中，環式振盪器電路100係基於n型漏電而非p型漏電。環式振盪器電路100亦具有三反相級102-1、102-2、102-3。然而，在此例中，第一及第二反相級102-1、102-2之每一者具有一n型漏電電晶體106耦接在接地軌110與電容性元件(其至少一部分由緩衝器70提供)之間。p型上拉電晶體114係耦接在該電容性元件與電源供應軌118之間。此例中，漏電電晶體106之閘極係耦接至接地電源供應軌110，而p型上拉電晶體114之閘極係耦接至前一反相級102之輸出端。第6圖之環 式振盪器100產生一與第5圖所示類似的振盪，但此例中，流經n型電晶體106-1的漏電流藉由對電容性元件緩慢放電來驅動振盪發生，而p型電晶體114當被一上一級之輸出開啟時會將電容性元件充電至電源供應位準。因此，由第4圖及第6圖可明瞭基於p型及n型漏電的環式振盪器80、100二者的配置方式。
第7圖顯示一環式振盪器電路120之另一實施例。環式振盪器電路120係類似於第4圖之振盪器電路，因此使用類似的元件符號對元件進行標記。環式振盪器電路120與環式振盪器電路80不同處在於：緩衝器70-1、70-2已由反相器124-1、124-2取代。因此，在單次行進通過環式振盪器電路120時會發生五次相反轉，這與環式振盪器電路80的三次相反轉不同。
第8圖顯示如第7圖所標記的V至Z點處的訊號的相對波形及時序。此處的振盪機制類似於第5圖所述的機制。然而，不同於第4圖之緩衝器70，當緩衝器輸入訊號(與電容性元件上累積的電荷成比例)下降至低於臨限位準Th1或Th2時，反相器124會切換其輸出訊號128至一高位準，並當緩衝器輸入訊號上升至超過該臨限位準時，反相器124會切換其輸出訊號128至一低位準。這意味著第8圖所示訊號具有不同的形狀。比較第5圖及第8圖可知，第8圖之W部分之脈衝相當寬，與第5圖之B部分所示的尖銳短時脈衝不同。這意味著在第7圖之實施例中，使用W點處的訊號較容易測量到振盪週 期。相反的，相較於第5圖所示的D及E處的訊號，在Y及Z點處的訊號較窄且較不類似方形波。
將瞭解到，第7圖之反相器124-1、124-2亦可與第6圖之n型實施例一起使用。在此狀況下，電容性元件會由流經第6圖所示之n型漏電電晶體106-1的漏電流進行放電，而非由流經第7圖及第8圖所示之p型漏電電晶體64-1的漏電流進行充電。
第9圖顯示一環式振盪器140實施例，其中提供一具有可配置電容量的電容性元件141。環式振盪器電路140具有至少一反相級(此例中的第一反相級82-1，但可以類似於反相級82-1的方式來形成其它反相級)，其中電容性元件配有一主要電容性元件70-1及一或多數額外電容性元件142-1、142-2、142-n。在此實施例中，主要電容性元件70-1及每一額外電容性元件142係作為一緩衝器的一部分，但亦可使用其它形式的電容量。每一額外電容性元件142-1、142-2、142-n係分別與一個別傳輸閘146-1、146-2、146-n相關聯，這些傳輸閘回應於控制訊號而選擇性地將每一額外電容性元件切換至一主動模式，在該模式下，流經漏電電晶體64-1之漏電流可流至額外電容性元件142或自該額外電容性元件142流出。可控制傳輸閘146以在需要時將個別的額外電容性元件142切換至主動模式，以暫時增加電容性元件141整體的電容量。
當一額外電容性元件142被設置在主動模式時，先前 流至主要電容性元件70-1的電荷將轉移至多個額外電容性元件142中之一者，因此主要電容性元件70-1將需更長的時間充電。或者，在電容性元件141係由漏電流進行放電的實施例中，漏電流將會移除額外電容性元件142而非主要電容性元件70-1的一些電荷，因此主要電容性元件70-1會更緩慢地放電。在任一情況下，振盪訊號行進通過第一反相級82-1的時間被延遲，因此增加了振盪訊號的週期。因此，額外電容性部分可視為一延遲元件。雖然第9圖例示說明三個額外電容性元件142，但可配置任何數目的元件142及相關聯的傳輸閘146。
第10圖顯示用於一環式振盪器電路之另一類型的反相級150。反相級150包括一下拉式電晶體152、一p型漏電電晶體156、一閘控電晶體160、及一負載164。負載164之輸出被輸入至一位準移位器170。閘控電晶體160具有某些原先固有的電容量，例如其閘介面之電容量，因此可作為一第一電容性元件而由流經漏電電晶體156之漏電流進行充電。當下拉式電晶體152開啟時，閘控電晶體160之電容性元件起初會放電至接地位準，但當下拉式電晶體152關閉時，則流經漏電電晶體156之漏電流會緩慢地對閘控電晶體160處之電容性元件進行充電。當第一電容性元件處所累積的電荷達到一臨限值時，閘控電晶體160會關閉，因此由負載164之電路元件所構成的第二電容性元件(其在閘控電晶體160處於開啟狀態時保持在高位準值)開始放電。例如，負載164 可包括如第10圖所示的一組串聯的反相器，且反相器之元件的某部分將具有某些電容量。亦可使用其它形式的負載來取代反相器。負載164係耦接至接地點，因此會由流經構成負載164之組件的額外漏電流來緩慢進行放電。提供位準移位器170，以在每一次負載164上的電荷超過臨限值時進行雙態觸變(toggle)，因此可確保一高位準或低位準值(非中間值)的訊號行進通過至一下一反相級。
使用第10圖之反相級150，行進通過級150的延遲會比使用第3圖之反相級60還長(假設二反相級皆是由相同切換速率的電晶體所構成)。這是因為二電容性元件係串聯地充電及放電，因此訊號通過反相級所需的時間由流經漏電電晶體156的漏電流及從負載164流至接地點的漏電流二者來決定。第二電容性元件(例如，負載164)可視為一延遲元件。因此，振盪會減速。在某些實施例中這是有用的，例如在使用快速切換組件時，這是因為在此例中其能幫助確保振盪週期在一可測量範圍中。當使用較慢速切換組件時，則第3圖之反相級60的振盪週期係足夠長的。
雖然第10圖說明了一p型漏電實施例，亦可發展出與第10圖之操作原理類似的n型漏電實施例。此外，二電容性元件聯結在一起來相繼進行充電及放電，亦可替代地配置三個或更多的電容性元件，當前一電容性元件達到一臨限電荷位準時，每一次一電容性元件即開始進行 充電或放電，且一旦當最後一個串聯的電容性元件達到其臨限電荷位準時，反相級150之輸出會進行切換。
第11圖顯示一反相級150實施例，其作為一環式振盪器電路180之一部分。在此例中，環式振盪器電路180係由二反相級150-1、150-2構成，如第10圖所示，且一第三反相級150-3具有NAND閘86。在第11圖之實施例中，負載64再次圖示為多個反相器(注意到負載164可為任何數目之反相器)。一振盪訊號行進通過系統，其波形如第12圖所示。波形L、M、N分別描述第11圖中相應標記處的訊號波形。
當下拉式電晶體152-1關閉時，第一電容性元件係由流經漏電電晶體156-1的漏電流進行充電(見第12圖之L-1)。在閘控電晶體160-1的第一電容性元件達到一臨限位準Th1之前，閘控電晶體160-1保持開啟，因此第二電容性元件處於充電狀態(M-1)。當第一電容性元件充電超過臨限位準Th1時，閘控電晶體160-1關閉且第二電容性元件(例如，負載164-1之一部分)緩慢放電至接地位準(M-2)。當第二電容性元件放電至低於臨限值Th2時，反相級之輸出切換至一低位準值(N-1)。振盪訊號接著行進通過環式振盪器180，因此使得下拉電晶體152-1被開啟。如此會對第一電容性元件進行放電(L-2)，將閘控電晶體160-1開啟，而因此對第二電容性元件進行充電(M-3)。如此使得級輸出被設定至一高位準值(N-2)。
第二反相級150-2操作方式與第一反相級150-1相 同。循環持續重覆，以產生一振盪訊號，其週期如第12圖所示，此週期可被測量到且可用來指示操作參數。
注意到，額外延遲元件被加入到第11圖之環式振盪器電路180的反相級150-1、150-2中，與第4圖之環式振盪器電路80的反相級82-1、82-2相比，第12圖之實施例的振盪週期大約為50毫微秒(ns)，比第5圖之實施例所示的大約2微秒(μs)週期更短。這是因為第5及12圖之模擬結果係在不同的技術條件下進行計算。第5圖顯示一32奈米(nm)低功率程序的示例模擬結果，其中漏電性低而因此振盪週期相對較長，而第12圖顯示一40奈米(nm)通用程序的示例模擬結果，其中漏電性相對較高而因此振盪週期相較於第5圖係相對較短。由負載164-1、164-2所提供的外加的延遲元件在高漏電系統(例如，通用程序)中係有用的，以增加振盪週期使其達一可測量範圍。
在上述實施例中，電容性元件被構成作為緩衝器、反相器或電晶體的一部分。然而應瞭解到，亦可配置一專用電容器。此外，在實作上，任何電路皆具有一有限的電容量，因此電容性元件實際上不是由任一元件構成，而是會分佈在電路中的不同元件中。
在目前為止所描述的每一環式振盪器實施例中，監控電路可包括一測量電路用以測量由環式振盪器所產生的訊號的振盪週期，及一校正電路用以校正監控電路所為之測量。例如，在第6圖中，可提供測量/校正電路200 用以測量位在緩衝器70-2與NAND閘86之間各點處的訊號，並校正該系統以建立週期與操作參數二者間之相關性。電路200之測量部分可(例如)包括一計數器。
或者，在目前為止所描述的任一實施例中，一測量電路可配置在監控電路的外部，以作為所監控的積體電路2的一部分。例如，微處理器6可執行測量計算。微處理器6亦可包括校正電路，用以執行校正操作，以建立所測得的振盪週期值與所要監控的溫度或供應電壓之值之間的相關性。
第13圖說明一種監控一積體電路之一操作參數的方法。在步驟300，漏電電晶體係操作在一漏電模式，在該模式下，大部分通過漏電電晶體的電流係為一漏電流。例如，可藉由提供一適當的閘-源極電壓差給該漏電電晶體來達成。接著在步驟310，電容性元件(或第9及11圖實施例中之多數電容性元件)以漏電流進行充電或放電。雖然前述實施例中的大部分實施例係依據漏電流來對電容性元件進行充電，然而亦可設計某種電路配置係依據漏電流來對電容性元件進行放電。在步驟320，環式振盪器80、100、120、140、180產生一振盪訊號，其振盪週期係取決於電容性元件的充電或放電速率。此充電或放電速率取決於漏電流，因此振盪週期可用以指示操作參數。
第14圖顯示使用環式振盪器電路所測得的週期與溫度的相依關係。漏電流會隨著溫度以指數方式增減，因 此所測得的振盪週期的對數與溫度二者呈線性關係，如第14圖所示圖表。溫度(T)與振盪週期(D)二者間之關係為D=A*exp(B*T)。然而，精確的關係取決於所監控的積體電路2係屬於哪一製程角落類型(見第14圖，其顯示FF、TT、SS型角落的模擬結果)。這意味著為了要計算出絕對溫度值，需決定在積體電路2上發生的角落類型所特有的週期-溫度關係。這可藉由校正監控電路來達成。由第14圖可知，B(ln(D)對溫度T之圖表之斜率)就每一角落類型而言係大致相等。這意味著可假設B具有一固定值，而因此校正時僅需找到相乘係數A值。
第15圖說明一種校正監控電路一方法，該監控電路包括如前述實施例中任一者所示的一環式振盪器。在步驟350，環式振盪器係依據第13圖之方法操作在一已知操作參數值T0 。在步驟360，測量一用以指示振盪週期D的量。此量可為(例如)所測得的以秒為單位表示的振盪週期本身，或可為指示振盪頻率的一量。接著在步驟370，使用等式A=D*exp(-B*T0 )來計算校正係數A，其中B為斜率且對所有角落類型假設為固定值。若在步驟360測量一量而該量並非振盪週期，則應先將該量轉換成一振盪週期D，然後才用於步驟370之等式中。最後，在步驟380，計算得的校正係數A被儲存以供測量時使用。例如，一配置在積體電路2上的暫存器或記憶體可儲存校正係數A。
第16圖顯示一種使用一監控電路來測量一操作參數 的方法，該監控電路包括依據前述實施例之一者的一環式振盪器電路。在步驟400，使用第13圖之方法，環式振盪器電路係操作在一未知的操作參數值T下。當環式振盪器電路操作在未知的操作參數下時，測量用以指示振盪週期D的量。在步驟420，依據方程式T=1/B*ln(D/A)，使用週期D來計算出未知的操作參數T，其中B為斜率且對所有矽角落類型假設為固定值，而A係一與角落類型有關的校正係數且係在製造期間即決定。因此，T值係對環式振盪器電路之現行操作參數的一估計值，其因此會與積體電路2(環式振盪器電路以其為基底)的附近部分的未知操作參數相關。當測量到一量且該量並非週期D時，該量應先轉換成週期D才能用於上述的方程式中。
用來計算第15圖之步驟370中的相關係數A及第16圖之步驟420中未知的參數T的等式僅作為一實施例，亦可使用其它形式的等式。不論如何，週期與操作參數二者間的指數關係係不變的。
第17圖顯示本發明技術之監控電路之模擬結果。圖中說明了實際溫度與由監控電路所測得的溫度二者之間的關係，其中假設監控電路已在20℃處進行校正。針對SS、TT、FF角落類型以每間隔20℃顯示模擬結果。不同角落類型的模擬結果愈遠離20℃愈見分歧。然而，執行第15圖所示的校正操作以決定最適合某一特定監控電路的週期-溫度關係，可因此解決上述之分歧問題。
此外，第15圖顯示由監控電路所獲得的溫度當遠離20℃校正點會些許與實際溫度有差異。然而，所獲得的溫度係夠準確而能提供有用的測量。第15圖之最大誤差係±7℃。對於一小型、低成本及低功率的監控電路(如前述之環式振盪器)而言，此準確度係可接受的。在任何情況下，僅當溫度相當遠離校正點時準確度才會下降。若對於一特定監控電路而言，吾人感興趣的溫度係在100℃至120℃範圍內，則可將校正點改至100℃至120℃之間某一溫度，可因此改善感興趣的溫度範圍內的測量準確度。
有多種方式可使用由監控電路所提供的操作參數測量。例如，第1圖之監控電路14、16、18、20、22可用來控制熱節流閥，當積體電路2之某些區域太熱時，可切斷供應至這些區域的電源。如此可避免因熱破壞(thermal runaway)而使晶片融化。
此外，監控電路14、16、18、20、22亦可用來控制積體電路之區域之功率閘控，以將積體電路2之某些特定部分設置在功率節省狀態。這是有用的，因為這種功率閘控的效果對於溫度相當敏感，因此監控電路14、16、18、20、22可指示積體電路2之不同部分處的局部溫度。功率控制器可使用所監控的操作參數，來決定何時要將積體電路2的一區域設置在一功率節儲模式下。例如，以將該區域設置在功率節儲模式下所能達到的功率節省，來估量與積體電路2之一部分從功率節省狀態被叫 醒所需時間相關聯的處理成本。由於漏電流(功率耗損亦同)會隨溫度以指數方式增減，功率控制器的成本分析功能較佳係設計成將積體電路2的較熱部分相較於較冷部分而設置成一低功率狀態。
第18圖顯示一監控系統500，其包括一基於p型漏電的環式振盪器電路80(類似第4圖所示的實施例)及一基於n型漏電的監控電路(其包括依據第6圖所示的環式振盪器電路100)。提供此一結合的p型及n型感測器，使得當在積體電路2上發生製程角落時可選擇有效的PFET及NFET漏電測量。由於製程角落係不可預測的，提供結合的PFET及NFET系統500，以允許選擇由不同類型的環式振盪器所產生的第一及第二振盪測量。監控系統500亦可用來識別高歪斜SF或FS角落，因為當使用二類型的環式振盪器80、100來決定相當不同的振盪週期時，可識別這些角落之一者。或者，可取得電路80或100所為的振盪訊號週期測量之一平均值，以提供一不基於某一特定電晶體類型的測量值。除了環式振盪器電路80、100外，第7、9或11圖所示的個別的p型或n型版本的環式振盪器實施例亦可在監控系統500中結合使用。
雖然已說明了特定實施例，將瞭解到本發明並不限於這些實施例，且對所描述的實施例的諸多修正及元件增設亦屬於本發明之範疇。例如，將以下的附屬請求項的特徵與獨立請求項的特徵進行各種結合，並不悖離本發 明之範疇。
2‧‧‧積體電路
4‧‧‧系統匯流排
6‧‧‧核心處理器
8‧‧‧圖形處理單元
10‧‧‧數位訊號處理器
12‧‧‧記憶體
14‧‧‧監控電路
16‧‧‧監控電路
18‧‧‧監控電路
20‧‧‧監控電路
22‧‧‧監控電路
30‧‧‧場效電晶體
34‧‧‧源極區
38‧‧‧汲極區
40‧‧‧通道區
42‧‧‧閘極
46‧‧‧絕緣層
50‧‧‧主體半導體區
52‧‧‧漏電流
60‧‧‧反相級
64‧‧‧漏電電晶體
68‧‧‧下拉式電晶體
70‧‧‧緩衝器
72‧‧‧電源供應軌
74‧‧‧賦能訊號
76‧‧‧接地電源供應軌
78‧‧‧級輸出訊號
80‧‧‧環式振盪器電路
82‧‧‧反相級
86‧‧‧NAND閘
88‧‧‧賦能訊號
90‧‧‧電源供應軌
100‧‧‧環式振盪器電路
102‧‧‧反相級
106‧‧‧n型漏電電晶體
110‧‧‧接地軌
114‧‧‧p型上拉電晶體
118‧‧‧電源供應軌
120‧‧‧環式振盪器電路
128‧‧‧輸出訊號
140‧‧‧環式振盪器
141‧‧‧電容性元件
142‧‧‧額外電容性元件
146‧‧‧傳輸閘
150‧‧‧反相級
152‧‧‧下拉式電晶體
156‧‧‧p型漏電電晶體
160‧‧‧閘控電晶體
164‧‧‧負載
170‧‧‧位準移位器
180‧‧‧環式振盪器電路
200‧‧‧測量/校正電路
500‧‧‧監控系統
參照所提供的具體實施例及所附圖示，僅以例示方式來進一步描述本發明，其中：第1圖圖示說明一積體電路，其包含數個監控電路，用以監控積體電路之操作參數；第2圖圖示說明一場效電晶體之漏電流；第3圖圖示說明一基於p型漏電的環式振盪器電路的一反相級；第4圖例示說明一環式振盪器電路，其包括數個如第3圖所描述之反相級；第5圖係一波形圖，其例示說明第4圖所示之環式振盪器各點處的振盪訊號之波形及相對時序；第6圖顯示一基於n型漏電的環式振盪器電路；第7圖例示說明一環式振盪器電路，其中提供反相器用以供應一振盪訊號至一下一反相級；第8圖例示說明一波形圖，其描述第7圖之環式振盪器電路各點處的振盪訊號之波形及相對時序；第9圖例示說明一環式振盪器電路，其中配有一具有可配置電容量的電容性元件；第10圖例示說明一環式振盪器之一反相級，其中第一及第二電容性元件係串聯耦接以相繼進行充電或放電； 第11圖例示說明一環式振盪器電路，其包括數個如第10圖所示的那一類的反相級；第12圖例示說明一波形圖，其顯示第11圖所示之電路各點處的振盪訊號之相對時序及波形；第13圖例示說明一種監控一積體電路之操作參數的方法；第14圖例示說明所測得之振盪週期與溫度二者間之關係；第15圖例示說明一種校正監控電路之方法；第16圖例示說明一種使用監控電路來決定一未知的操作參數值的方法；第17圖例示說明一監控電路之一實際溫度與使用經校正的監控電路所獲得的一測量溫度二者間的關係；第18圖例示說明一監控系統，其包括一基於p型漏電的環式振盪器電路及一基於n型漏電的環式振盪器電路。
64．．．漏電電晶體
68．．．下拉式電晶體
70．．．緩衝器
78．．．級輸出訊號
80．．．環式振盪器電路
82．．．反相級
88．．．賦能訊號
90．．．電源供應軌

Claims (27)

  1. 一種用於監控一積體電路之一操作參數的監控電路，該監控電路包括：一環式振盪器電路，其係配置來產生一振盪訊號，該環式振盪器電路包括複數個串聯的反相級；其中該等反相級中至少一者包括：(a)至少一漏電電晶體，其係配置成操作在一漏電模式，在該模式下，幾乎所有流經該至少一漏電電晶體之電流為一漏電流；及(b)一電容性元件，其係配置成依據該漏電流來進行充電或放電，該振盪訊號之一振盪週期取決於該電容性元件之充電或放電速率；及該操作參數控制該漏電流之大小，使得該振盪週期用以指示該操作參數。
  2. 如申請專利範圍第1項所述之監控電路，其中該操作參數係該至少一漏電電晶體之一操作溫度。
  3. 如申請專利範圍第1項所述之監控電路，其中該操作參數係供應至該至少一漏電電晶體之電源供應電壓。
  4. 如申請專利範圍第1項所述之監控電路，其中該至少一漏電電晶體包括至少一p型電晶體耦接於一電源供應電壓與該電容性元件之間，該電容性元件依據流經該至少一p型電晶體之該漏電流而進行充電。
  5. 如申請專利範圍第4項所述之監控電路，其中該至少一p型電晶體之閘極耦接至該電源供應電壓。
  6. 如申請專利範圍第4項所述之監控電路，其中該至少一反相級亦包括至少一下拉電晶體，用以對該電容性元件進行放電。
  7. 如申請專利範圍第1項所述之監控電路，其中該至少一漏電電晶體包括至少一n型電晶體耦接於一接地電壓與該電容性元件之間，該電容性元件依據流經該至少一n型電晶體之該漏電流而進行放電。
  8. 如申請專利範圍第7項所述之監控電路，其中該至少一n型電晶體之閘極耦接至該接地電壓。
  9. 如申請專利範圍第7項所述之監控電路，其中該至少一反相級亦包括至少一上拉式電晶體，用以對該電容性元件進行充電。
  10. 如申請專利範圍第1項所述之監控電路，其中該至少一反相級包括一緩衝器，其係配置來輸出一振盪訊號值至一下一反相級；及該緩衝器係配置成當該電容性元件充電或放電超過一臨限電荷位準時，將該振盪訊號值在一高位準值及一低位準值之間進行切換。
  11. 如申請專利範圍第10項所述之監控電路，其中該電容性元件之至少一部分係由該緩衝器之一部分構成。
  12. 如申請專利範圍第1項所述之監控電路，其中該至少一反相級包括一反相器，其係配置來輸出一振盪訊號值至一下一反相級；及該反相器係配置成當該電容性元件充電或放電超過一臨限電荷位準時，將該振盪訊號值在一高位準值及一低位準值之間進行切換。
  13. 如申請專利範圍第12項所述之監控電路，其中該電容性元件之至少一部分係電該反相器之一部分構成。
  14. 如申請專利範圍第1項所述之監控電路，其中該至少一反相級包括一延遲元件，用以延遲該振盪訊號行進通過該至少一反相級的時間點。
  15. 如申請專利範圍第1項所述之監控電路，其中該電容性元件包括：一主要電容性部分；至少一額外電容性部分；及至少一傳輸閘，每一傳輸閘係配置成可選擇性地將一個別額外電容性部分設置在一主動模式，在該模式下該漏電流對該個別額外電容性部分進行充電或放電；其中，該電容性元件之一電容量取決於目前設置在該主動模式下的該至少一額外電容性部分的數量。
  16. 如申請專利範圍第1項所述之監控電路，其中該電容性元件包括：一第一電容性元件，其係配置成依據該漏電流來進行充電或放電；及一第二電容性元件，其係配置成一旦該第一電容性元件已充電或放電超過一臨限電荷位準，則依據一額外漏電流來進行充電或放電；其中，該振盪週期取決於該第一電容性元件的充電或放電速率及該第二電容性元件的充電或放電速率；及該操作參數控制該漏電流的大小及該額外漏電流的大小，使得該振盪週期可用以指示該操作參數。
  17. 如申請專利範圍第16項所述之監控電路，其中該第一電容性元件依據該漏電流而進行充電，而該第二電容性元件依據該額外漏電流而進行放電。
  18. 如申請專利範圍第16項所述之監控電路，其中該第一電容元件包括一閘控電晶體之一閘介面，該閘控電晶體係配置成一旦該閘介面已充電或放電超過該臨限電荷位準，則允許該第二電容性元件充電或放電。
  19. 如申請專利範圍第18項所述之監控電路，其中該第二電容性元件包括至少一反相器。
  20. 如申請專利範圍第1項所述之監控電路，包括測量電路，用以測量該振盪訊號之該振盪週期。
  21. 如申請專利範圍第20項所述之監控電路，包括校正電路，用以執行一校正操作以建立一測量得的振盪週期值與一操作參數值二者間之相關性。
  22. 一種包含至少一如申請專利範圍第1項所述之監控電路的積體電路。
  23. 一種用於監控一積體電路之一操作參數的監控系統，該監控系統包括：(1)一第一環式振盪器電路，其係配置來產生一第一振盪訊號，該第一環式振盪器電路包括複數個串聯的第一反相級；其中該等第一反相級中至少一者包括：(a)至少一p型漏電電晶體，其係配置成操作在一第一漏電模式，在該模式下，幾乎所有流經該至少一p型漏電電晶體之電流為一第一漏電流；及(b)一第一電容性元件，其係配置成依據該第一漏電流來進行充電或放電，該第一振盪訊號之一第一振盪週期取決於該第一電容性元件之充電或放電速率；及(2)一第二環式振盪器電路，其係配置來產生一第二振盪訊號，該第二環式振盪器電路包括複數個串聯的第二反相級；其中該等第二反相級中至少一者包括：(a)至少一n型漏電電晶體，其係配置成操作在一第二漏電模式，在該模式下，幾乎所有流經該至少一n型漏電電晶體之電流為一第二漏電流；及(b)一第二電容性元件，其係配置成依據該第二漏電流來進行充電或放電，該第二振盪訊號之一第二振盪週期取決於該第二電容性元件之充電或放電速率；其中，該操作參數控制該第一漏電流及該第二漏電流之大小，使得該第一振盪週期及該第二振盪週期可用以指示該操作參數。
  24. 一種用於監控一積體電路之一操作參數的監控電路，該監控電路包括：環式振盪器構件，用以產生一振盪訊號，該環式振盪器構件包含複數個串聯的反相級構件；其中該等反相級構件中至少一者包含：(a)至少一漏電電晶體構件，用以操作在一漏電模式，在該模式下，幾乎所有流經該至少一漏電電晶體構件的電流為一漏電流；及(b)電容性構件，其依據該漏電流來進行充電及放電，該振盪訊號之一振盪週期取決於該電容性構件的充電或放電速率；且該操作參數控制該漏電流的大小，使得該振盪週期可用以指示該操作參數。
  25. 一種用於監控一積體電路之一操作參數的方法，該方法包括以下步驟：以一環式振盪器電路產生一振盪訊號，該環式振盪器電路包含複數個串聯的反相級，該等反相級中至少一者包含至少一漏電電晶體及一電容性元件；將該至少一漏電電晶體操作在一漏電模式，在該模式下，幾乎所有流經該至少一漏電電晶體之電流為一漏電流；及依據該漏電流對該電容性元件進行充電或放電，該振盪訊號之一振盪週期取決於該電容性元件的充電或放電速率；其中該操作參數控制該漏電流的大小，使得該振盪週期可用以指示該操作參數。
  26. 一種校正一環式振盪器電路以用於監控一積體電路之一操作參數的方法，該方法包含以下步驟：使用操作在一已知的操作參數值下的該環式振盪器電路，來執行如申請專利範圍第25項所述之方法；測量用以指示該振盪週期的一量；依據測量到的該量及該已知的操作參數值，來計算至少一校正係數；及儲存該至少一校正係數，以供監控一未知的操作參數值時使用。
  27. 一種決定一積體電路之一未知的操作參數的方法，該方法包含以下步驟：使用操作在該未知的操作參數值下的該環式振盪器電路，來執行如申請專利範圍第25項所述之方法；測量用以指示該振盪週期的一量；及使用該量及至少一預先決定的校正係數，來計算該未知的操作參數值。
TW099137655A 2009-11-03 2010-11-02 操作參數監控之電路、系統及方法 TWI451104B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/588,963 US8330478B2 (en) 2009-11-03 2009-11-03 Operating parameter monitoring circuit and method

Publications (2)

Publication Number Publication Date
TW201144834A TW201144834A (en) 2011-12-16
TWI451104B true TWI451104B (zh) 2014-09-01

Family

ID=43924723

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099137655A TWI451104B (zh) 2009-11-03 2010-11-02 操作參數監控之電路、系統及方法

Country Status (3)

Country Link
US (1) US8330478B2 (zh)
CN (1) CN102075184B (zh)
TW (1) TWI451104B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103650345A (zh) 2011-07-22 2014-03-19 辉达公司 部件分析系统及方法
US9425772B2 (en) 2011-07-27 2016-08-23 Nvidia Corporation Coupling resistance and capacitance analysis systems and methods
CN102323508A (zh) * 2011-09-20 2012-01-18 河海大学常州校区 感应式氧化物避雷器性能在线检测装置
US9448125B2 (en) * 2011-11-01 2016-09-20 Nvidia Corporation Determining on-chip voltage and temperature
CN103105543A (zh) * 2011-11-10 2013-05-15 辉达公司 一种用于监控gpu插座磨损的电路和方法
JP2013113643A (ja) * 2011-11-28 2013-06-10 Sony Corp 発振回路およびテスト回路
US8801281B1 (en) * 2012-05-24 2014-08-12 Pixelworks, Inc. On-chip temperature detection using an oscillator
US8947966B2 (en) 2012-06-11 2015-02-03 Lsi Corporation Power gated memory device with power state indication
CN103983809A (zh) 2013-02-08 2014-08-13 辉达公司 Pcb板及其在线测试结构以及该在线测试结构的制造方法
US10145896B2 (en) * 2013-08-06 2018-12-04 Global Unichip Corporation Electronic device, performance binning system and method, voltage automatic calibration system
CN104764914A (zh) * 2014-01-03 2015-07-08 致茂电子股份有限公司 误差补偿方法与应用此方法的自动测试设备
US9362897B2 (en) * 2014-10-17 2016-06-07 Nuvoton Technology Corporation Method and apparatus for an integrated PN-junction oscillator
US10620246B2 (en) * 2017-04-24 2020-04-14 Mediatek Singapore Pte. Ltd. Passive monitor for integrated circuit components
US11069424B2 (en) 2018-11-07 2021-07-20 Arm Limited Sensor for performance variation of memory read and write characteristics
US10964379B2 (en) 2018-11-07 2021-03-30 Arm Limited Ring oscillator based bitcell delay monitor
CN111366259B (zh) * 2018-12-26 2022-02-18 杭州广立微电子股份有限公司 一种可重构的全数字温度传感器及测温方法
US11099224B2 (en) * 2019-05-24 2021-08-24 Marvell Israel (M.I.S.L) Ltd. Method and circuitry for semiconductor device performance characterization
CN113125920B (zh) * 2019-12-27 2024-03-22 中芯国际集成电路制造(上海)有限公司 工艺传感器
US11424615B2 (en) 2020-05-29 2022-08-23 Nxp Usa, Inc. Integrity monitoring for input/output (IO) circuits of a system on a chip (SOC)
CN114675159A (zh) * 2020-12-24 2022-06-28 长鑫存储技术有限公司 工艺偏差检测电路与工艺偏差检测方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5410278A (en) * 1991-12-19 1995-04-25 Sharp Kabushiki Kaisha Ring oscillator having a variable oscillating frequency
US6995621B1 (en) * 2003-09-17 2006-02-07 Hewlett-Packard Development Company, L.P. On-chip variable oscillator method and apparatus
US7265639B2 (en) * 2005-08-05 2007-09-04 International Business Machines Corporation Methods and apparatus for ring oscillator based MOSFET gate capacitance measurements

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5570128A (en) 1978-11-21 1980-05-27 Nec Corp Oscillator circuit
JP2001523435A (ja) * 1998-03-04 2001-11-20 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 発振器回路を有する装置
JP2003132676A (ja) * 2001-10-29 2003-05-09 Mitsubishi Electric Corp 半導体記憶装置
US7315178B1 (en) * 2002-04-16 2008-01-01 Transmeta Corporation System and method for measuring negative bias thermal instability with a ring oscillator
US6882172B1 (en) * 2002-04-16 2005-04-19 Transmeta Corporation System and method for measuring transistor leakage current with a ring oscillator
US7193427B2 (en) * 2003-06-30 2007-03-20 Intel Corporation Method and apparatus for measuring relative, within-die leakage current and/or providing a temperature variation profile using a leakage inverter and ring oscillator
KR100549621B1 (ko) * 2003-11-25 2006-02-03 주식회사 하이닉스반도체 셀프 리프래쉬용 오실레이터
US7592876B2 (en) * 2005-12-08 2009-09-22 Intel Corporation Leakage oscillator based aging monitor
JP4817960B2 (ja) * 2006-05-17 2011-11-16 富士通セミコンダクター株式会社 オシレータ回路及び半導体記憶装置
JP4843034B2 (ja) * 2006-06-09 2011-12-21 富士通株式会社 温度センサ用リングオシレータ、温度センサ回路及びこれを備える半導体装置
CN101529723B (zh) * 2007-12-06 2011-07-20 香港应用科技研究院有限公司 具有电容器比值可选工作周期的和到s-r锁存器的单输入亚阈值导电比较器的低压振荡器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5410278A (en) * 1991-12-19 1995-04-25 Sharp Kabushiki Kaisha Ring oscillator having a variable oscillating frequency
US6995621B1 (en) * 2003-09-17 2006-02-07 Hewlett-Packard Development Company, L.P. On-chip variable oscillator method and apparatus
US7265639B2 (en) * 2005-08-05 2007-09-04 International Business Machines Corporation Methods and apparatus for ring oscillator based MOSFET gate capacitance measurements

Also Published As

Publication number Publication date
CN102075184A (zh) 2011-05-25
US8330478B2 (en) 2012-12-11
CN102075184B (zh) 2015-01-07
US20110101998A1 (en) 2011-05-05
TW201144834A (en) 2011-12-16

Similar Documents

Publication Publication Date Title
TWI451104B (zh) 操作參數監控之電路、系統及方法
EP3152538B1 (en) Low power low cost temperature sensor
US8081003B2 (en) Circuit arrangement with a test circuit and a reference circuit and corresponding method
US9714966B2 (en) Circuit aging sensor
Saneyoshi et al. A precise-tracking NBTI-degradation monitor independent of NBTI recovery effect
GB2475123A (en) Operating parameter monitor for an integrated circuit
KR20160140667A (ko) 직접 회로 동적 디-에이징
KR100998452B1 (ko) 멀티플렉서의 선택-대-출력 지연을 결정하기 위한 링발진기
JP5752577B2 (ja) 半導体集積回路
JP2013113643A (ja) 発振回路およびテスト回路
Chen et al. A TDC-based test platform for dynamic circuit aging characterization
US7508246B2 (en) Performance variation compensating circuit and method
JPH06241910A (ja) 集積回路における過程と温度の変動を検出する回路および方法
US20090063061A1 (en) Monitoring degradation of circiut speed
US20050007154A1 (en) System and method for evaluating the speed of a circuit
JP5854377B2 (ja) Ｍｏｓトランジスタ集積回路およびｍｏｓトランジスタ劣化度合模擬算出システム
Mahfuzul et al. A built-in self-adjustment scheme with adaptive body bias using P/N-sensitive digital monitor circuits
US10037011B2 (en) Time measuring circuit and temperature sensor circuit
US20130049791A1 (en) On-Chip Delay Measurement Through a Transistor Array
Wang et al. Fast characterization of PBTI and NBTI induced frequency shifts under a realistic recovery bias using a ring oscillator based circuit
US7915932B2 (en) Semiconductor integrated circuit
JP2014048046A (ja) 半導体集積回路装置
US10197455B2 (en) Thermal oscillator
US11003204B1 (en) Relaxation oscillator having a dynamically controllable current source
Alidash et al. On-chip nbti and pbti tracking through an all-digital aging monitor architecture