TWI450500B - 時脈率減半之高速類比數位轉換器 - Google Patents

Description

時脈率減半之高速類比數位轉換器

本發明涉及類比數位轉換器，尤其是涉及時脈率減半的高速類比數位轉換器。

長久以來，類比數位轉換器在科學、工業、醫療和消費性電子產品領域中均扮演著極其重要的角色，尤其在無線通信、影音處理及商業電子等之應用更具關鍵，雖然類比數位轉換器種類繁多且不勝枚舉，惟綜觀先前相關之習知技術，其轉換結構不外是以平行或快閃結構為主，轉換之速率亦以外部時脈控制為主，以一全時脈週期執行一動作之速度進行運作，甚且以其輸出位元數決定輸出外部之接腳數，如此之結構與設計，除造成類比數位轉換器整體之運作速度較慢之外，甚且耗費大量晶片面積，也造成功率無謂之消耗。

爰此之故，申請人有鑑於習知技術之缺失，乃思一利用管線技術設計，藉由正反時脈脈波前緣觸發的方法，再輔以共用輸出接腳的方式，以降低類比數位轉換器設計的晶片面積、成本和功率消耗，並加倍其轉換速度進而發明出本案「管線式類比數位轉換器」，用以改善上述習用手段之缺失。

本發明的主要目的在於提供一種管線式類比數位轉換器，其可藉由四級電路串接及共用輸出接腳，輔以正反時脈同步觸發、同步處理的運作方式，能有效倍增轉換速度、縮減整體電路空間，同時降低功耗。

根據上述目的，本發明提出一種管線式類比數位轉換器，其係基於一輸入類比信號以提供一四級數位信號輸出，該管線式類比數位轉換器包含一二階四級電路，其中該二階四級電路內並同時以一正、反時脈觸發及控制該管線式類比數位轉換器之運作時序，該管線式類比數位轉換器包括：一輸入端，用以接收該輸入類比信號；一二階串聯電路，基於正反時脈的觸發控制下，依序將類比信號轉換為12位元的數位信號輸出。

根據上述構想，該二階串聯電路更包括：一第一階電路，基於一第一級輸入類比信號以提供一第一級及一第二級輸出數位信號，該第一階電路更包括：一第一級取樣與保持電路，接收該第一級輸入類比信號，以提供一第一級取樣與保持輸出信號；一第一三位元快閃類比數位轉換器，基於該第一級及一第二級取樣與保持輸出信號以提供該第一級及該第二級輸出數位信號；一第一三位元多工數位類比轉換器，基於該第一級取樣與保持輸出信號及該第一級輸出數位信號以提供一第二級輸入類比信號；一第二級取樣與保持電路，接收該第二級輸入類比信號，以提供該第二級取樣與保持輸出信號；及一第二三位元多工數位類比轉換器，基於該第二級取樣與保持輸出信號及該第二級輸出數位信號以提供一第三級輸入類比信號；以及一第二階電路，基於該第三級輸入類比信號以提供一第三級及一第四級輸出數位信號，該第二階電路包括：一第三級取樣與保持電 路，接收該第三級輸入類比信號，以提供一第三級取樣與保持輸出信號；一第二三位元快閃類比數位轉換器，基於該第三級及一第四級取樣與保持輸出信號以提供該第三級及該第四級輸出數位信號；一第三三位元多工數位類比轉換器，基於該第三級取樣與保持輸出信號及該第三級輸出數位信號以提供一第四級輸入類比信號；及一第四級取樣與保持電路，接收該第四級輸入類比信號，以提供一第四級取樣與保持輸出信號。

根據上述構想，其中該第一階電路更包括一第一開關、一第二開關、一第三開關、一第四開關、一第一反時脈輸入端、一第一正時脈輸入端及一第一輸出端。

根據上述構想，其中該第一開關及該第二開關受控於該第一反時脈輸入端。

根據上述構想，其中該第三開關及該第四開關受控於該第一正時脈輸入端。

根據上述構想，其中該第一輸出端為一3位元輸出接腳，特別是該輸出端於每一正反時脈期間會以6位元數位信號輸出。

根據上述構想，其中該第二階電路更包括一第五開關、一第六開關、一第七開關、一第二反時脈輸入端、一第二正時脈輸入端及一第二輸出端。

根據上述構想，其中該第五開關及該第六開關受控於該第二反時脈輸入端。

根據上述構想，其中該第七開關受控於該第二正時脈輸入端。

根據上述構想，其中該第二輸出端為一3位元輸出接腳，特別是該輸出端於每一正反時脈期間會以6位元數位信號輸出。

1‧‧‧管線式類比數位轉換器

11‧‧‧第一階管線式類比數位轉換器

12‧‧‧第二階管線式類比數位轉換器

111‧‧‧第一正時脈控制取樣與保持電路

112‧‧‧第一切換開關

113‧‧‧第一3位元快閃類比數位轉換器

114‧‧‧第一階輸出端

115‧‧‧第二切換開關

116‧‧‧第一正時脈控制3位元多工數位類比轉換器

117‧‧‧第一反時脈控制取樣與保持電路

118‧‧‧第三切換開關

119‧‧‧第四切換開關

120‧‧‧反時脈控制3位元多工數位類比轉換器

121‧‧‧第二正時脈控制取樣與保持電路

122‧‧‧第五切換開關

123‧‧‧第二3位元快閃類比數位轉換器

124‧‧‧第二階輸出端

125‧‧‧第六切換開關

126‧‧‧第二正時脈控制3位元多工數位類比轉換器

127‧‧‧第二反時脈控制取樣與保持電路

128‧‧‧第七切換開關

第一圖：其顯示本發明一種12位元管線式類比數位轉換器。

第二圖：其顯示本發明四個轉換階段的時序圖。

第三圖：其顯示本發明以二個時脈為取樣轉換週期且涵蓋所有完整輸出位元的時序圖。

第四圖：(a)其顯示本發明一種以正時脈控制的取樣與保持放大器電路圖，(b)其顯示本發明一種以反時脈控制的取樣與保持放大器電路圖。

第五圖：其顯示本發明三位元快閃類比數位轉換器電路圖。

第六圖：其顯示本發明以正時脈(反時脈)所控制的半位元多工數位類比轉換器：(a)為方塊圖、(b)為傳統的電路實施圖，(c)、(d)為簡化的方塊圖及電路實施圖。

請參見第一圖，其係顯示本發明所提一種管線式類比數位轉換器實施例的電路方塊圖。本管線式類比數位轉換器1包括一第一階管線式類比數位轉換器11以及一第二階管線式類比數位轉換器12。第一階管線式類比數位轉換器11包括一第一正時脈控制取樣與保持電路111、一第一切換開關112、一第一3位元快閃類比數位轉換器113、一第一階輸出端114、一第二切換開關115、一第一正時脈控制3位元多工數位類比轉換器116、一第一反時脈控制取樣與保持電路117、一第三切換開關118、一第四 切換開關119、一反時脈控制3位元多工數位類比轉換器120。第二階管線式類比數位轉換器12包括一第二正時脈控制取樣與保持電路121、一第五切換開關122、一第二3位元快閃類比數位轉換器123、一第二階輸出端124、一第六切換開關125、一第二正時脈控制3位元多工數位類比轉換器126、一第二反時脈控制取樣與保持電路127、一第七切換開關128。

在一典型的運作情況下，當第一正時脈觸發時，第一正時脈控制取樣與保持電路111首先接收第一輸入信號Vin，經處理後信號分二路徑傳輸，一路徑信號受阻隔於第一切換開關112之前，一路徑信號經由第一正時脈控制3位元多工數位類比轉換器116，受阻隔於第一反時脈控制取樣與保持電路117之前成為第一Vin2信號。

當第一反時脈觸發時，受阻隔於第一反時脈控制取樣與保持電路117之前的信號分二路徑傳輸，一路徑信號受阻隔於第三切換開關118之前，一路徑信號經由反時脈控制3位元多工數位類比轉換器120，受阻隔於第二正時脈控制取樣與保持電路121之前成為第一Vin3信號，此同時受阻隔於第一切換開關112之前的信號經由第一切換開關112傳送至第一3位元快閃類比數位轉換器113後分三路徑傳輸，一路徑信號經由第一階輸出端114輸出一三位元信號(b11、b10、b9)，一路徑信號經由第二切換開關115受阻隔於第一正時脈控制3位元多工數位類比轉換器116之前，一路徑信號受阻隔於第四切換開關119。

當第二正時脈觸發時，第一正時脈控制取樣與保持電路111接收第二輸入信號Vin，信號傳輸路徑同前所述，此同時受阻隔於第一反時脈控制取樣與保持電路117之前的信號即經由第三開關118傳送信號至第 一3位元快閃類比數位轉換器113後分三路徑傳輸，一路徑信號經由第一階輸出端114輸出一三位元信號(b8、b7、b6)，一路徑信號經由第二切換開關115受阻隔於第一正時脈控制3位元多工數位類比轉換器116之前，一路徑信號受阻隔於反時脈控制3位元倍數數位類比轉換器120之前，此同時受阻隔於第一正時脈控制3位元多工數位類比轉換器116之前的信號即與第一正時脈控制取樣與保持電路111輸出的信號結合成為成為第二Vin2信號，此同時受阻隔於第二正時脈控制取樣與保持電路121之前的第一Vin3信號經處理後分二路徑傳輸，一路徑信號受阻隔於第五切換開關122之前，一路徑信號經由第二正時脈控制3位元多工數位類比轉換器126，受阻隔於第二反時脈控制取樣與保持電路127之前成為第一Vin4信號。

當第二反時脈觸發時，前述第一Vin4信號受阻隔於第七切換開關128，此同時受阻隔於第五切換開關122信號經由第二3位元快閃類比數位轉換器123後區分二路徑傳輸，一路徑信號經由第二階輸出端124輸出一三位元信號(b5、b4、b3)，一路徑信號經由第六切換開關125受阻隔於第二正時脈控制3位元多工數位類比轉換器126之前，此同時前述第一階輸出端114依續再輸出一三位元信號(b11、b10、b9)。

當第三正時脈觸發時，第一正時脈控制取樣與保持電路111接收第三輸入信號Vin，信號傳輸路徑同前所述，此同時受阻隔於第七切換開關128的信號經由第二3位元快閃類比數位轉換器123後區分二路徑傳輸，一路徑信號經由第二階輸出端124輸出一三位元信號(b2、b1、b0)，一路徑信號受阻隔於第六切換開關125，此同時前述第一階輸出端114依續再輸出一三位元信號(b8、b7、b6)。

請參見第二圖，其係顯示本發明四個轉換階段的時序圖，橫軸為時間，縱軸為各級輸出信號之顯示；由圖式可知第一、二級共用一第一階快閃類比數位轉換器、第三、四級共用一第二階快閃類比數位轉換器，第一、三級由正時脈觸發、第二、四級由反時脈觸發。

請參見第三圖，其係顯示本發明以二個時脈為一取樣轉換週期且涵蓋完整輸出位元的時序圖，其中縱軸顯示時脈序列，橫軸顯示輸出位元資料，由圖式可知從起始至完成12位元輸出需二個時脈週期，即於第一反時脈為1時，第一階輸出端114產生三位元(b11、b10、b9)，於第二正時脈為1時，第一階輸出端114產生三位元(b8、b7、b6)，於第二反時脈為1時，第一階輸出端114產生三位元(b11、b10、b9)、第二階輸出端124產生三位元(b5、b4、b3)，於第三正時脈為1時，第一階輸出端114產生三位元(b8、b7、b6)、第二階輸出端124產生三位元(b2、b1、b0)。

請參見第四圖，(a)係顯示本發明一種以正時脈控制的取樣與保持放大器電路圖，其中切換開關置於電壓隨耦器之前，當正時脈為1時，切換開關導通，輸出電壓等於輸入電壓，當正時脈為0時，切換開關關閉，輸出電壓維持在時脈變成0以前的電壓位準；(b)顯示本發明一種以反時脈控制的取樣與保持放大器電路圖，其中切換開關置於電壓隨耦器之前，當正時脈為0時，輸出電壓等於輸入電壓，當正時脈為1時，輸出電壓維持在時脈變成1以前的電壓位準。

請參見第五圖，其係顯示本發明三位元快閃類比數位轉換器電路圖，其使用八個電阻及七個比較器以比較其七個輸入信號位準及其七個量化位準的每一位準，該七個比較器的輸出經由一解碼器處理後產生一 三位元字碼，其係在半個時脈週期時間完成完整的轉換。

請參見第六圖，其係顯示本發明以正時脈(反時脈)所控制的半位元多工數位類比轉換器：(a)為其方塊圖，當正時脈(反時脈)為1時，其輸出電壓等於Vin，當正時脈(反時脈)為0時，其輸出電壓等於Vdd或地位準，此由解碼器信號決定；(b)為傳統的電路實施圖，(c)及(d)則為簡化的方塊圖及其電路實施圖。

綜上所述，本發明於初始狀態需經二個時脈期間始完成一完整的輸出轉換，其後即以每一時脈期間(含一正一反時脈)完成一完整的輸出轉換，其中第一階輸出端114於每一時脈期間輸出六位元(b11、b10、b9、b8、b7、b6)，第二階輸出端124於每一時脈期間輸出六位元(b5、b4、b3、b2、b1、b0)，本發明於時脈率減半的情況下仍能達成相同的轉換效果，此亦為本發明最大特色所在。

1‧‧‧管線式類比數位轉換器

11‧‧‧第一階管線式類比數位轉換器

12‧‧‧第二階管線式類比數位轉換器

111‧‧‧第一正時脈控制取樣與保持電路

112‧‧‧第一切換開關

113‧‧‧第一3位元快閃類比數位轉換器

114‧‧‧第一階輸出端

115‧‧‧第二切換開關

116‧‧‧第一正時脈控制3位元多工數位類比轉換器

117‧‧‧第一反時脈控制取樣與保持電路

118‧‧‧第三切換開關

119‧‧‧第四切換開關

120‧‧‧反時脈控制3位元多工數位類比轉換器

121‧‧‧第二正時脈控制取樣與保持電路

122‧‧‧第五切換開關

123‧‧‧第二3位元快閃類比數位轉換器

124‧‧‧第二階輸出端

125‧‧‧第六切換開關

126‧‧‧第二正時脈控制3位元多工數位類比轉換器

127‧‧‧第二反時脈控制取樣與保持電路

128‧‧‧第七切換開關

Claims (10)

1. 一種管線式類比數位轉換器，基於一輸入類比信號以提供一四級數位信號輸出，該管線式類比數位轉換器包含一二階四級電路，其中該二階四級電路還包含一第一級電路、一第二級電路、一第三級電路以及一第四級電路，且該二階四級電路內並分別以正、反時脈同時觸發該二階四級電路中之該等電路，以控制該管線式類比數位轉換器之運作時序，該管線式類比數位轉換器包括：一輸入端，用以接收該輸入類比信號；以及一二階串聯電路，基於正反時脈的觸發控制下，依序將類比信號轉換為12位元的數位信號輸出。
2. 如申請專利範圍第1項的管線式類比數位轉換器，該二階串聯電路更包括：一第一階電路，基於一第一級輸入類比信號以提供一第一級及一第二級輸出數位信號，該第一階電路更包括：一第一級取樣與保持電路，接收該第一級輸入類比信號，以提供一第一級取樣與保持輸出信號；一第一三位元快閃類比數位轉換器，基於該第一級及第二級取樣與保持輸出信號以提供該第一級及該第二級輸出數位信號；一第一三位元多工數位類比轉換器，基於該第一級取樣與保持輸出信號及該第一級輸出數位信號以提供一第二 級輸入類比信號；一第二級取樣與保持電路，接收該第二級輸入類比信號，以提供該第二級取樣與保持輸出信號；及一第二三位元多工數位類比轉換器，基於該第二級取樣與保持輸出信號及該第二級輸出數位信號以提供一第三級輸入類比信號；以及一第二階電路，基於該第三級輸入類比信號以提供一第三級及一第四級輸出數位信號，該第二階電路包括：一第三級取樣與保持電路，接收該第三級輸入類比信號，以提供一第三級取樣與保持輸出信號；一第二三位元快閃類比數位轉換器，基於該第三級及第四級取樣與保持輸出信號以提供該第三級及該第四級輸出數位信號；一第三三位元多工數位類比轉換器，基於該第三級取樣與保持輸出信號及該第三級輸出數位信號以提供一第四級輸入類比信號；及一第四級取樣與保持電路，接收該第四級輸入類比信號，以提供一第四級取樣與保持輸出信號。
3. 如申請專利範圍第2項的管線式類比數位轉換器，其中該第一階電路更包括一第一開關、一第二開關、一第三開關、一第四開關、一第一反時脈輸入端、一第一正時脈輸入端及一第一輸出端。
4. 如申請專利範圍第3項的管線式類比數位轉換器，其中該第一開關及該第二開關受控於該第一反時脈輸入端。
5. 如申請專利範圍第3項的管線式類比數位轉換器，其中該第三開關及該第四開關受控於該第一正時脈輸入端。
6. 如申請專利範圍第3項的管線式類比數位轉換器，其中該第一輸出端為一3位元輸出接腳，特別是該輸出端於每一正反時脈期間會以6位元數位信號輸出。
7. 如申請專利範圍第2項的管線式類比數位轉換器，其中該第二階電路更包括一第五開關、一第六開關、一第七開關、一第二反時脈輸入端、一第二正時脈輸入端及一第二輸出端。
8. 如申請專利範圍第7項的管線式類比數位轉換器，其中該第五開關及該第六開關受控於該第二反時脈輸入端。
9. 如申請專利範圍第7項的管線式類比數位轉換器，其中該第七開關受控於該第二正時脈輸入端。
10. 如申請專利範圍第7項的管線式類比數位轉換器，其中該第二輸出端為一3位元輸出接腳，特別是該輸出端於每一正反時脈期間會以6位元數位信號輸出。