TWI449325B - 放大電路以及應用於放大器的雜訊抑制方法 - Google Patents

放大電路以及應用於放大器的雜訊抑制方法 Download PDF

Info

Publication number
TWI449325B
TWI449325B TW101109630A TW101109630A TWI449325B TW I449325 B TWI449325 B TW I449325B TW 101109630 A TW101109630 A TW 101109630A TW 101109630 A TW101109630 A TW 101109630A TW I449325 B TWI449325 B TW I449325B
Authority
TW
Taiwan
Prior art keywords
signal
amplifier
output
noise suppression
noise
Prior art date
Application number
TW101109630A
Other languages
English (en)
Other versions
TW201310895A (zh
Inventor
Chin Fu Li
Guan Hong Ke
Shih Chieh Chou
Po Chiun Huang
Original Assignee
Mediatek Inc
Nat Univ Tsing Hua
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mediatek Inc, Nat Univ Tsing Hua filed Critical Mediatek Inc
Publication of TW201310895A publication Critical patent/TW201310895A/zh
Application granted granted Critical
Publication of TWI449325B publication Critical patent/TWI449325B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3022—CMOS common source output SEPP amplifiers
    • H03F3/3028—CMOS common source output SEPP amplifiers with symmetrical driving of the end stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45197—Pl types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45641—Measuring at the loading circuit of the differential amplifier
    • H03F3/45659—Controlling the loading circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45418—Indexing scheme relating to differential amplifiers the CMCL comprising a resistor addition circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45504—Indexing scheme relating to differential amplifiers the CSC comprising more than one switch

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

放大電路以及應用於放大器的雜訊抑制方法
本發明係關於雜訊抑制，尤指一種具有雜訊抑制之放大電路以及其相關的雜訊抑制方法。
於通訊系統中，發射器(transmitter)與接收器(receiver)會將資訊傳遞至通訊媒介(communication medium)(例如空氣)以及自通訊媒介接收資訊。一般來說，接收端會面臨到許多發射端不會遇到或者於發射端已大幅減輕的問題，主要的原因在於通訊頻道(communication channel)本身不良的通訊環境(hostile nature)可能會導致接收器之輸入係為於偵測範圍內訊號強度最低的訊號(minimum detectable signal)。為了確保可靠的資訊傳輸品質，接收器必須具備對如此微弱的欲接收之訊號(wanted signal)進行處理的能力，而接收器偵測微弱的欲接收之訊號的能力主要受限於在其輸入訊號之中不想要的干擾雜訊(unwanted noise)。既然干擾雜訊係為在接收微弱的欲接收之訊號時的主要障礙，故低雜訊技術對於接收器的設計來說是非常重要的。
更具體地說，對於實作於接收器之中的放大器(amplifier)來說，需要藉由雜訊抑制技術(noise suppression technique)以減少位於放大器輸出的干擾雜訊。然而，習知的放大器通常要在多方的設 計考量(例如，增益(gain)、雜訊指數(noise figure)、阻抗匹配(impedance matching)、功率以及線性度(linearity))之間取得平衡，因此，需要一種可確保達到改善雜訊干擾且不太會對放大器之增益及線性度造成影響的創新低功率雜訊抑制設計。
有鑒於此，本發明提供具有雜訊抑制之放大電路以及其相關的雜訊抑制方法。
依據本發明實施例，其揭示一種放大電路。該放大電路包含一放大器以及一雜訊抑制功能區塊。該放大器係用以於一輸入埠接收一輸入訊號，以及依據該輸入訊號來於一輸出埠產生一輸出訊號。該雜訊抑制功能區塊係耦接於該放大器之該輸入埠與該輸出埠之間，用以接收該輸入訊號及該輸出訊號，以及依據所接收之該輸入訊號及該輸出訊號來對產生自該放大器的該輸出訊號執行雜訊抑制。
依據本發明實施例，其揭示一種應用於一放大器的雜訊抑制方法。應用於該放大器的該雜訊抑制方法包含：接收一輸入訊號，其中該輸入訊號係饋入至該放大器之一輸入埠；接收一輸出訊號，其中該輸出訊號係依據該輸入訊號而產生自該放大器之一輸出埠；以及依據所接收之該輸入訊號及該輸出訊號來對產生自該放大器的該輸出訊號執行雜訊抑制。
本發明所揭示之放大電路及應用於放大器的雜訊抑制方法可減少干擾雜訊。
在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解，製造商可能會用不同的名詞來稱呼同樣的元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區別元件的方式，而是以元件在功能上的差異來作為區別的基準。在通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語，故應解釋成「包含但不限定於」。此外，「耦接」一詞在此係包含任何直接及間接的電氣連接手段。因此，若文中描述一第一裝置電性連接於一第二裝置，則代表該第一裝置可直接連接於該第二裝置，或透過其他裝置或連接手段間接地連接至該第二裝置。
請參閱第1圖，第1圖係為本發明一般化的放大電路之一實施例的功能方塊示意圖。放大電路100包含一放大器102以及一雜訊抑制功能區塊(noise suppression block)104。放大器102係用以於一輸入埠P1接收一輸入訊號S_IN，以及依據輸入訊號S_IN來於一輸出埠P2產生一輸出訊號S_OUT。由第1圖可知，雜訊抑制功能區塊104係耦接於放大器102之輸入埠P1與輸出埠P2之間，因此，雜訊抑制功能區塊104係用以接收輸入訊號S_IN及輸出訊號 S_OUT，以及依據所接收之輸入訊號S_IN及輸出訊號S_OUT來對放大器102所產生的輸出訊號S_OUT執行雜訊抑制。更具體地說，會於一連接點(interconnection)106產生雜訊抑制功能區塊104之一輸出，其中連接點106可作為一合併單元(combining unit)(例如，一加法器(adder))，以將放大器102及雜訊抑制功能區塊104之複數個輸出進行合併。由於輸入訊號S_IN至少具有一原始欲接收之訊號分量(original wanted signal component)，以及輸出訊號S_OUT具有一經放大後的欲接收之訊號分量及一不想要的干擾雜訊分量，故雜訊抑制功能區塊104可參照所接收之輸入訊號S_IN及輸出訊號S_OUT來擷取該干擾雜訊分量，並依據所擷取之該干擾雜訊分量來提供所要的雜訊抑制處理。因此，放大器102可設計為藉由犧牲本身雜訊抑制性能來實現想要的增益及線性度，而放大器102之雜訊抑制性能則是透過伴隨的雜訊抑制功能區塊104來獲得提升，其中雜訊抑制功能區塊104對放大器102之增益及線性度僅會造成相當微小的影響，甚至不會造成任何影響。本發明所揭示之雜訊抑制技術的進一步說明係詳述如下。
第2圖係為本發明放大電路之一實作範例的示意圖。放大電路200係基於第1圖所示之電路架構，故包含一放大器202以及一雜訊抑制功能區塊204。放大器202係依據於其輸入埠P1所接收之一輸入訊號S_IN來於其輸出埠P2產生一輸出訊號S_OUT，其中輸出訊號S_OUT會被傳遞至由一負載電阻RL所表示的下一級電路。雜訊抑制功能區塊204包含一合併電路(combing circuit)206以及一 輸出電路208。於此實施例中，合併電路206係用以將分別得自於所接收之輸入訊號S_IN及輸出訊號S_OUT的複數個訊號S1及S2進行合併以產生一合併訊號(combined signal)S3。輸出電路208係耦接於合併電路206與放大器202之輸出埠P2之間，用以依據合併訊號S3來產生一雜訊抑制訊號(noise suppression signal)S4，以及將雜訊抑制訊號S4加到輸出訊號S_OUT中，以對輸出訊號S_OUT執行雜訊抑制。由於放大器202具有一負增益(negative gain)-A1，故包含在輸入訊號S_IN之中的欲接收之訊號分量與包含在輸出訊號S_OUT之中的欲接收之訊號分量彼此會有相反的正負符號(sign)，換言之，包含在輸入訊號S_IN之中的欲接收之訊號分量與包含在輸出訊號S_OUT之中的欲接收之訊號分量彼此互為反相位(out of phase)。因此，合併電路206經由適當的設計之後，可擷取出干擾雜訊分量以決定出加到輸出訊號S_OUT的雜訊抑制訊號S4，更具體地說，同時包含在輸入訊號S_IN及輸出訊號S_OUT之中的欲接收之訊號分量會比位於合併訊號S3之中的欲接收之訊號分量來得強，如此一來，由於欲接收之訊號分量已被減弱，故合併訊號S3幾乎是由干擾雜訊分量所組成，也就是說，合併訊號S3可視為一經訊號衰減且擷取出雜訊之訊號(signal-attenuated and noise-extracted signal)。於一較佳實施例中，合併訊號可為一經訊號抑制且擷取出雜訊之訊號(signal-nulled and noise-extracted signal)，亦即，合併訊號S3完全不會包含有欲接收之訊號分量。
由第2圖可知，輸出電路208具有一負增益-A2，因此，所擷取 之干擾雜訊分量會自放大器202所產生之輸出訊號S_OUT扣除，進而抑制位於輸出訊號S_OUT之中的雜訊分量。理想上，在雜訊抑制功能區塊204經由適當的設計之後，位於輸出訊號S_OUT之中的雜訊分量可完全被雜訊抑制訊號S4所消弭。
由第2圖可知，為了取得合併訊號S3(例如，經訊號衰減且擷取出雜訊之訊號或經訊號抑制且擷取出雜訊之訊號)，可利用一第一衰減單元(attenuation unit)212、一第二衰減單元214及一合併單元216的組合來實作出合併電路206。第一衰減單元212係利用一第一衰減因子(attenuation factor)β1來衰減所接收之輸入訊號S_IN，並據以產生一第一衰減訊號(attenuated signal)S1。第二衰減單元214係利用一第二衰減因子β2來衰減所接收之輸出訊號S_OUT並據以產生一第二衰減訊號S2。舉例來說，第一衰減單元212及第二衰減單元214均可僅以一被動元件(passive element)來實作出，例如，一電容性元件(capacitive element)、一電感性元件(inductive element)或是一電阻性元件(resistive element)。
合併單元216可僅以第一衰減單元212及第二衰減單元214之間的一連接點N來實作出，換言之，合併單元216係耦接於第一衰減單元212及第二衰減單元214，且用以將第一衰減訊號S1及第二衰減訊號S2進行合併，並據以產生合併訊號S3。舉例來說，第一衰減因子β1及第二衰減因子β2可參照放大器202之增益值來加以設定。由於包含在輸入訊號S_IN之中的欲接收之訊號分量與包含 在輸出訊號S_OUT之中的欲接收之訊號分量會因為放大器202具有負增益-A1的緣故而具有相反的正負符號，故可利用將第二衰減因子β2設定為大於第一衰減因子β1(例如，第二衰減因子β2係設定為第一衰減因子β1的A1倍)，以減少/抑制位於第一衰減單元212及第二衰減單元214之間的連接點N的欲接收之訊號分量。
請參閱第3圖，第3圖係為位於第2圖所示之放大電路200之中的欲接收之訊號分量以及干擾雜訊分量的波形圖(waveform diagram)。為求簡單且清楚的說明，第3圖所示之輸入訊號S_IN不具有干擾雜訊分量。在適當地設定第一衰減因子β1及第二衰減因子β2之後，相較於所接收之輸入訊號S_IN來說，第一衰減訊號S1係具有一衰減訊號分量，以及第二衰減訊號S2係具有一衰減訊號分量及一衰減雜訊分量，使得第二衰減訊號S2中的衰減訊號分量可減少或消弭第一衰減訊號S1中的衰減訊號分量。於第3圖中，S1、S2、S3及S4之訊號分別用S_1、S_2、S_3、S_4來表示。於第3圖所示之範例中，由於第一衰減訊號S1之衰減訊號分量與第二衰減訊號S2之衰減訊號分量彼此強度相同但正負符號相反，因而抵消欲接收之訊號分量，因此，由第3圖可知，僅有該衰減雜訊分量仍會存在於合併訊號S3之中。由於輸出電路208係具有負增益-A2，故合併訊號S3之衰減雜訊分量會被放大，更具體地說，輸出電路208得以對實際上施加於輸出訊號S_OUT的雜訊抑制操作進行調整。於第3圖所示之範例中，由於雜訊抑制訊號S4之經放大後的干擾雜訊分量與輸出訊號S_OUT之原始干擾雜訊分量彼此強度相同但正負符號 相反，因而產生僅包含欲接收之訊號分量的去除雜訊之輸出訊號(noise-cancelled output signal)S_OUT’。
如上所述，第3圖所示之輸入訊號S_IN不具有干擾雜訊分量，然而，以上僅供說明之需，並非用來作為本發明之限制。由於放大器102實際上可採用多種放大器架構，故放大器102所產生的雜訊分量以及位於輸出訊號S_OUT的雜訊分量可能會回授(feed back)至放大器102之輸入埠P1，舉例來說，存在於輸入訊號S_IN中的回授雜訊分量(feedback noise component)與存在於輸出訊號S_OUT之原始雜訊分量可具有相同的正負符號(亦即，存在於輸入訊號S_IN之回授雜訊分量與存在於輸出訊號S_OUT之原始雜訊分量係為同相(in-phase))。在輸入訊號S_IN同時具有欲接收之訊號分量以及干擾雜訊分量的情形下，雖然合併訊號S3之雜訊分量可能會具有較高的訊號強度，仍可利用雜訊抑制功能區塊204來達到取得一個經訊號衰減且擷取出雜訊之訊號或一個經訊號抑制且擷取出雜訊之訊號的相同目的。簡言之，第3圖所示之範例僅供說明之需，並非用來作為本發明之限制，只要是藉由本發明所揭示之雜訊抑制技術來減少位於輸出訊號S_OUT的雜訊分量，均遵循本發明的發明精神。
由第2圖可知，放大電路200可具有一單端架構(single-ended topology)，然而，於一設計變化中，本發明所揭示之雜訊抑制技術亦可應用於具有差動架構(differential topology)的放大電路，也就 是說，放大電路之放大器可視實際設計需求/考量而為一單端放大器(single-ended amplifier)或是一差動放大器(differential amplifier)，此外，上述之放大器102/202可以是任何實作於無線通訊裝置(wireless communication apparatus)的放大器。舉例來說，放大器102/202可為一射頻低雜訊放大器(radio-frequency low-noise amplifier，RF LNA)或一基頻放大器(baseband amplifier)(例如，一基頻可變增益放大器(baseband variable gain amplifier))。
請參閱第4圖，第4圖係為本發明放大電路之一第一實施例的電路圖。放大電路400所採用之放大器架構係基於第1圖/第2圖所示之放大器架構，故包含一單端射頻低雜訊放大器(single-ended RF LNA)402以及一雜訊抑制功能區塊404。單端射頻低雜訊放大器402包含耦接於複數個參考電壓VDD及GND之間的複數個電晶體(transistor)MP及MN，以及耦接於一輸入埠P1與一輸出埠P2之間的一回授電阻RF。由於熟習技藝者應可輕易地了解單端射頻低雜訊放大器402的運作細節，故進一步的說明在此便不再贅述。於此實作範例中，雜訊抑制功能區塊404包含一輸出電路(其是由一電晶體MFB來加以實作)以及一合併電路406(其是由複數個電容C1及C2以及位於複數個電容C1及C2之間的連接點N來加以實作)。由於熟習技藝者在閱讀關於第1圖及第2圖所示之放大電路的說明之後，應可輕易地了解雜訊抑制功能區塊404的運作細節，故進一步的說明在此便不再贅述。
請參閱第5圖，第5圖係為本發明放大電路之一第二實施例的電路圖。放大電路500所採用之放大器架構係基於第1圖/第2圖所示之放大器架構，故包含一差動基頻放大器(differential baseband amplifier)502以及一雜訊抑制模組(noise suppression module)504。差動基頻放大器502具有包含一正極輸入端(positive input node)P11及一負極輸入端(negative input node)P12的一輸入埠，其中該輸入埠係用以接收一輸入訊號(其係為包含一正極輸入S_IN+及一負極輸入S_IN-的一差動訊號對(differential signal pair))。另外，差動基頻放大器502亦具有包含一正極輸出端(positive output node)P21及一負極輸出端(negative output node)P22的一輸出埠，其中該輸出埠係用以輸出一輸出訊號(其係為包含一正極輸出S_OUT+及一負極輸出S_OUT-的一差動訊號對)。由第5圖可知，差動基頻放大器502包含複數個電晶體M1~M8以及複數個電阻R1~R3，其中複數個電晶體M5及M6是被一控制電壓(control voltage)VC所控制、複數個電晶體M7及M8是由一偏壓電壓(bias voltage)Vbias1所偏壓，以及複數個電晶體M1及M2是由一共模回授電壓(common-mode feedback voltage)Vcmfb所控制。由於熟習技藝者應可輕易地了解差動基頻放大器502的運作細節，故進一步的說明在此便不再贅述。
於此實作範例中，雜訊抑制模組504係包含複數個雜訊抑制功能區塊506_1及506_2，以及由一電晶體Mdeg所實作出的一選擇性/非必要(optional)的退化電阻(degeneration resistor)，其中電晶體 Mdeg是由一偏壓電壓Vbias2所偏壓。由第5圖可知，雜訊抑制功能區塊506_1係包含一輸出電路(其是由一電晶體MFB_1所實作)以及一合併電路508_1(其是由複數個電容C11及C21以及位於複數個電容C11及C21之間的連接點N+所實作)，此外，雜訊抑制功能區塊506_2係包含一輸出電路(其是由一電晶體MFB_2所實作)以及一合併電路508_2(其是由複數個電容C12及C22以及位於複數個電容C12及C22之間的連接點N-所實作)。由於熟習技藝者在閱讀關於第1圖及第2圖所示之放大電路的說明之後，應可輕易地了解複數個雜訊抑制功能區塊506_1及506_2的運作細節，故進一步的說明在此便不再贅述。
綜合上述，本發明所揭示之放大電路所採用的雜訊抑制方法可包含以下步驟：接收一輸入訊號，其中該輸入訊號係饋入至該放大器之一輸入埠；接收一輸出訊號，其中該輸出訊號係依據該輸入訊號而產生自該放大器之一輸出埠；以及依據所接收之該輸入訊號及該輸出訊號來對產生自該放大器的該輸出訊號執行雜訊抑制。由於熟習技藝者在閱讀關於第1圖及第2圖所示之放大電路的說明之後，應可輕易地了解以上每一步驟的操作細節，故進一步的說明在此便不再贅述。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100、200、400、500‧‧‧放大電路
102、202、402、502‧‧‧放大器
104、204、404、506_1、506_2‧‧‧雜訊抑制功能區塊
106、N、N+、N-‧‧‧連接點
206、406、508_1、508_2‧‧‧合併電路
208‧‧‧輸出電路
212‧‧‧第一衰減單元
214‧‧‧第二衰減單元
216‧‧‧合併單元
504‧‧‧雜訊抑制模組
C1、C2、C11、C21、C12、C22‧‧‧電容
MP、MN、MFB、M1~M8、MFB_1、MFB_2、Mdeg‧‧‧電晶體
P1‧‧‧輸入埠
P2‧‧‧輸出埠
P11、P12‧‧‧輸入端
P21、P22‧‧‧輸出端
RL、RF、R1、R2、R3‧‧‧電阻
第1圖為本發明一般化的放大電路之一實施例的功能方塊示意圖。
第2圖為本發明放大電路之一實作範例的示意圖。
第3圖為位於第2圖所示之放大電路之中的欲接收之訊號分量以及干擾雜訊分量的波形圖。
第4圖為本發明放大電路之一第一實施例的電路圖。
第5圖為本發明放大電路之一第二實施例的電路圖。
100‧‧‧放大電路
102‧‧‧放大器
104‧‧‧雜訊抑制功能區塊
106‧‧‧連接點
P1‧‧‧輸入埠
P2‧‧‧輸出埠

Claims (12)

  1. 一種放大電路，包含：一放大器，用以於一輸入埠接收一輸入訊號，以及依據該輸入訊號來於一輸出埠產生一輸出訊號；以及一雜訊抑制功能區塊，耦接於該放大器之該輸入埠與該輸出埠之間，用以接收該輸入訊號及該輸出訊號，以及依據所接收之該輸入訊號及該輸出訊號，來對該放大器所產生之該輸出訊號執行雜訊抑制；該雜訊抑制功能區塊包含：一合併電路以及一輸出電路，該合併電路包含：一第一衰減單元，用以衰減所接收之該輸入訊號並據以產生一第一衰減訊號；一第二衰減單元，用以衰減所接收之該輸出訊號並據以產生一第二衰減訊號；以及一合併單元，耦接於該第一衰減單元及該第二衰減單元，用以將該第一衰減訊號及該第二衰減訊號進行合併，並據以產生一合併訊號；該輸出電路耦接於該放大器之該輸出埠與該合併電路之間，用以依據該合併訊號來產生一雜訊抑制訊號，以及將該雜訊抑制訊號加到該輸出訊號以執行雜訊抑制。
  2. 如申請專利範圍第1項所述之放大電路，其中包含在所接收之該輸入訊號及該輸出訊號之中的每一訊號中的一欲接收之訊號分 量會比位於該合併訊號之中的一欲接收之訊號分量強。
  3. 如申請專利範圍第1項所述之放大電路，其中該合併訊號係為一經訊號抑制且擷取出雜訊之訊號。
  4. 如申請專利範圍第3項所述之放大電路，其中該第一衰減單元及該第二衰減單元均為被動元件。
  5. 如申請專利範圍第1項所述之放大電路，其中該輸出電路具有一負增益。
  6. 如申請專利範圍第1項所述之放大電路，其中該放大器係為一射頻低雜訊放大器、一基頻放大器、一單端放大器或者一差動放大器。
  7. 一種應用於放大器的雜訊抑制方法，包含：接收一輸入訊號，其中該輸入訊號係饋入至該放大器之一輸入埠；接收一輸出訊號，其中該輸出訊號係依據該輸入訊號而產生自該放大器之一輸出埠；以及依據所接收之該輸入訊號及該輸出訊號，來對該放大器所產生之該輸出訊號執行雜訊抑制； 其中對該放大器所產生之該輸出訊號執行雜訊抑制的步驟包含：衰減所接收之該輸入訊號以產生一第一衰減訊號；衰減所接收之該輸出訊號以產生一第二衰減訊號；將該第一衰減訊號及該第二衰減訊號進行合併以產生一合併訊號；依據該合併訊號來產生一雜訊抑制訊號；以及將該雜訊抑制訊號加到該輸出訊號以執行雜訊抑制。
  8. 如申請專利範圍第7項所述之應用於放大器的雜訊抑制方法，其中包含在所接收之該輸入訊號及該輸出訊號之中的每一訊號中的一欲接收之訊號分量係比位於該合併訊號之中的一欲接收之訊號分量強。
  9. 如申請專利範圍第7項所述之應用於放大器的雜訊抑制方法，其中該合併訊號係為一經訊號抑制且擷取出雜訊之訊號。
  10. 如申請專利範圍第9項所述之應用於放大器的雜訊抑制方法，其中產生該第一衰減訊號的步驟包含：利用一被動元件來衰減所接收之該輸入訊號；以及產生該第二衰減訊號的步驟包含：利用另一被動元件來衰減所接收之該輸出訊號。
  11. 如申請專利範圍第7項所述之應用於放大器的雜訊抑制方法， 其中產生該雜訊抑制訊號的步驟包含：對該合併訊號執行一負增益操作以產生該雜訊抑制訊號。
  12. 如申請專利範圍第7項所述之應用於放大器的雜訊抑制方法，其中該放大器係為一射頻低雜訊放大器、一基頻放大器、一單端放大器或者一差動放大器。
TW101109630A 2011-08-29 2012-03-21 放大電路以及應用於放大器的雜訊抑制方法 TWI449325B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/220,650 US8633767B2 (en) 2011-08-29 2011-08-29 Amplifier circuit with noise suppression and related noise suppression method thereof

Publications (2)

Publication Number Publication Date
TW201310895A TW201310895A (zh) 2013-03-01
TWI449325B true TWI449325B (zh) 2014-08-11

Family

ID=47742811

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101109630A TWI449325B (zh) 2011-08-29 2012-03-21 放大電路以及應用於放大器的雜訊抑制方法

Country Status (3)

Country Link
US (1) US8633767B2 (zh)
CN (1) CN102969982B (zh)
TW (1) TWI449325B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10644662B2 (en) * 2017-11-29 2020-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Tunable gain amplifier
CN109742761B (zh) * 2019-02-26 2020-10-27 珠海格力电器股份有限公司 滤波电路控制方法、可消除杂波的滤波电路和空调器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5574405A (en) * 1995-08-22 1996-11-12 Lucent Technologies Inc. Low noise amplifier/mixer/frequency synthesizer circuit for an RF system
US20030161488A1 (en) * 2002-02-25 2003-08-28 Fujitsu Limited Audio circuit having noise cancelling function
TW200949277A (en) * 2008-01-25 2009-12-01 Ibm Radio frequency integrated circuit with on-chip noise source for self-test

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6459337B1 (en) * 2000-07-05 2002-10-01 Teledyne Technologies Incorporated System and method for noise and spurious suppression in power amplifier systems
US7064608B2 (en) * 2002-11-26 2006-06-20 Scriptl, Llc Feed-forward-back suppressed noise circuits

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5574405A (en) * 1995-08-22 1996-11-12 Lucent Technologies Inc. Low noise amplifier/mixer/frequency synthesizer circuit for an RF system
US20030161488A1 (en) * 2002-02-25 2003-08-28 Fujitsu Limited Audio circuit having noise cancelling function
TW200949277A (en) * 2008-01-25 2009-12-01 Ibm Radio frequency integrated circuit with on-chip noise source for self-test

Also Published As

Publication number Publication date
CN102969982A (zh) 2013-03-13
US8633767B2 (en) 2014-01-21
TW201310895A (zh) 2013-03-01
CN102969982B (zh) 2015-09-02
US20130049866A1 (en) 2013-02-28

Similar Documents

Publication Publication Date Title
US8970300B2 (en) Apparatus and method for transimpedance amplifiers with wide input current ranges
US7321259B1 (en) Programmable logic enabled dynamic offset cancellation
US7639075B2 (en) Wide-band adjustable gain low-noise amplifier
WO2010100741A1 (ja) 光通信装置
KR102073367B1 (ko) 버퍼 증폭기 및 버퍼 증폭기를 포함하는 트랜스 임피던스 증폭기
WO2009097353A1 (en) Method and apparatus for reducing intermodulation distortion in an electronic device having an amplifier circuit
US9184716B2 (en) Low noise amplifier and receiver
US9166530B2 (en) Low noise amplifier and receiver
US20120001696A1 (en) Semiconductor integrated circuit device
US20160190998A1 (en) Amplifier circuit
US9118286B2 (en) DC offset cancellation circuit
EP3021482B1 (en) Operational amplifier based circuit with compensation circuit block used for stability compensation
WO2016152267A1 (ja) 増幅器および電子回路
US20090261903A1 (en) Variable gain rf amplifier
US9178549B2 (en) High performance, low cost receiver front end
TWI449325B (zh) 放大電路以及應用於放大器的雜訊抑制方法
US6825708B1 (en) Apparatus and method for an offset-correcting sense amplifier
US10187024B2 (en) Input feed-forward technique for class AB amplifier
JP5743983B2 (ja) 送受切替回路、無線装置および送受切替方法
TWI485976B (zh) Semiconductor integrated circuit and trusted device
CN107579715A (zh) 一种宽带线性化cmos低噪声放大器电路
GB2490977A (en) A configurable LNA with inductive degeneration or with an impedance-matching stage in parallel with the principal gain stage
KR20120088988A (ko) 병렬 등화기
JP5205403B2 (ja) 半導体集積回路装置
JP7001468B2 (ja) オペアンプ

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees