TWI440103B - 提昇金屬凸塊表面熔接金屬之共面性的製程方法 - Google Patents

提昇金屬凸塊表面熔接金屬之共面性的製程方法 Download PDF

Info

Publication number
TWI440103B
TWI440103B TW100117381A TW100117381A TWI440103B TW I440103 B TWI440103 B TW I440103B TW 100117381 A TW100117381 A TW 100117381A TW 100117381 A TW100117381 A TW 100117381A TW I440103 B TWI440103 B TW I440103B
Authority
TW
Taiwan
Prior art keywords
metal
layer
bump
bump structure
metal bump
Prior art date
Application number
TW100117381A
Other languages
English (en)
Other versions
TW201248743A (en
Inventor
Tim Hsiao
Original Assignee
Win Semiconductors Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Win Semiconductors Corp filed Critical Win Semiconductors Corp
Priority to TW100117381A priority Critical patent/TWI440103B/zh
Publication of TW201248743A publication Critical patent/TW201248743A/zh
Application granted granted Critical
Publication of TWI440103B publication Critical patent/TWI440103B/zh

Links

Landscapes

  • Wire Bonding (AREA)

Description

提昇金屬凸塊表面熔接金屬之共面性的製程方法
本發明係有關一種提昇金屬凸塊表面熔接金屬共面性的製程方法,尤指一種製程方法適用於半導體晶片之覆晶式凸塊熔接技術,而且當元件表面具有不同尺寸之金屬凸塊時,可消除或減少因凸塊大小不同所造成之熔接金屬經高溫處理後高度不均勻的問題,藉此改善下游測試與封裝之困難度。
近年來,隨著半導體技術之快速發展,半導體晶片的封裝技術也日益進步。在砷化鎵晶片封裝方面,如功率放大器模組或射頻元件,傳統上以線接(wire bond)封裝技術為主,也就是利用金線以點焊的方式交互連接晶片中各元件之金屬接點。近年來線接封裝技術已逐漸被覆晶(flip chip)式金屬凸塊熔接(bump bond)封裝技術所取代。覆晶式凸塊熔接技術的主要優點在於成本較低,連接設計更具彈性,且封裝後尺寸積集度更佳,因此逐漸成為砷化鎵晶片封裝技術的主流。
覆晶式凸塊熔接技術是以金屬凸塊取代傳統的金線。如第1A至1C圖所示,其為適用於覆晶式凸塊熔接技術之表面金屬凸塊結構製作流程示意圖。首先是在半導體元件表面a1金屬接點處製作金屬凸塊結構a2。此步驟通常是以半導體製程中常用的曝光顯影技術定義出金屬凸塊的大小及位置,再透過金屬鍍膜技術來形成 凸塊結構。該凸塊結構a2可以由單一金屬材料構成,亦可由多層金屬材料堆疊而成之凸塊結構。由於銅的成本較低且導電性佳,此金屬凸塊結構通常是以銅為金屬材料。接著於銅凸塊表面鍍上一層熔接金屬a3,一般是以熔點較低的錫、銦或以錫或銦為主要成分的合金金屬層為主,以避免元件經過太高溫度的處理過程而影響元件特性。經高溫處理後,熔接金屬層會開始熔解;接著再與預先設計好的電路板熔接在一起,達成各元件接點之間的連接。然而,如第2A至2C圖所示,當銅凸塊尺寸不同時,經高溫處理後,凸塊表面的熔接金屬會因表面張力而形成不同高度的島狀物,造成後續與電路板熔接過程的困難,因而降低封裝量率。
有鑑於此,為因應晶片之覆晶式凸塊熔接技術的要求,必須發展出一種提昇金屬凸塊表面熔接金屬共面性的製程方法;尤其是適用於半導體晶片表面具有不同尺寸之金屬凸塊的製程方法,進而消除或減少前述因金屬凸塊大小不同所造成熔接金屬在高溫處理後高度不均勻問題,藉此改善下游測試與封裝之困難度。
本發明之主要目的在於提供一種提昇金屬凸塊表面熔接金屬共面性的製程方法,適用於半導體晶片表面具有不同尺寸之金屬凸塊,可消除或減少因金屬凸塊大小不同所造成熔接金屬在高溫處理後高度不均勻問題。
為達上述目的,本發明提出一種利用兩道製程的方法,分別控制金屬凸塊面積與熔接金屬面積,改善熔接金屬共面性問題, 其步驟包含:一第一道製程,用以製作金屬凸塊結構於半導體元件表面;以及一第二道製程,用以製作該金屬凸塊表面不同面積之熔接金屬結構;其中第一道製程步驟包含:塗佈或壓合一第一光阻層於半導體元件表面;以曝光顯影技術定義金屬凸塊結構之位置及幾何形狀;以金屬鍍膜技術鍍上金屬凸塊結構之金屬材料;以及去除第一光阻層,形成金屬凸塊結構;其中第二道製程步驟包含:塗佈或壓合一第二光阻層於半導體元件及金屬凸塊表面;以曝光顯影技術定義熔接金屬層之位置及幾何形狀;以金屬鍍膜技術鍍上熔接金屬層之金屬材料;以及去除第二光阻層,形成熔接金屬於金屬凸塊結構之上。
為對於本發明之特點與作用能有更深入之瞭解,茲藉實施例配合圖式詳述於後。
表面熔接金屬高度的不同係由金屬凸塊面積不同以及熔接金屬的表面張力所造成;因此,利用製程步驟控制鍍上熔接金屬面積將可改善其共面性問題。第3A至3F圖係顯示本發明之提昇金屬凸塊表面熔接金屬共面性製程方法的流程示意圖。本發明提出以兩道曝光顯影製程,分別控制金屬凸塊面積與熔接金屬面積,改善熔接金屬共面性問題。本發明之第一道製程的目的是在半導體元件表面製作不同面積之金屬凸塊結構。在第一道製程中,首先於半導體元件表面1塗佈或壓合一第一光阻層30;再以曝光顯 影技術,定義出金屬凸塊2的位置與大小;接著利用金屬鍍膜技術鍍上凸塊之金屬材料,如金或銅,如第3A圖所示。金屬鍍膜技術依不同金屬材料而有所不同,可以為濺鍍、蒸鍍或電鍍。以銅凸塊結構為例,該金屬鍍膜步驟可以利用無電解電鍍技術來達成。最後,去除第一光阻層30以後,即可形成銅金屬凸塊結構於半導體晶片表面(如第3B圖所示)。為了避免凸塊金屬表面在後續製程中因氧化而使其與熔接金屬之接觸性變差,可以在第一道製程中,於去除光阻之前,利用金屬鍍膜技術鍍上一熔接金屬層做為浸潤層(wetting layer)。此步驟將可有效提升凸塊金屬材料與熔接金屬之間接觸的浸潤性。第一道製程完成後,即可進行第二道製程,將熔接金屬層直接鍍於金屬凸塊結構表面或鍍於浸潤層之上。在此製程步驟中,如第3C圖所示,先塗佈或壓合一第二光阻層32於元件及金屬凸塊結構表面1、2,再經由曝光顯影製技術,定義出熔接金屬的大小與位置;接著如第3D圖所示,鍍上一熔接金屬層4。前述之熔接金屬層一般係以熔點較低的錫、銦或以錫或銦為主要成分的合金金屬層為主,以避免元件經過太高溫度的處理過程而影響元件特性。最後,如第3E與3F圖所示,於去除第二光阻層32以後,即可形成金屬凸塊2與表面熔接金屬4之結構。第二道製程的目的在於控制熔接金屬的總體積,使其在經過熱處理過程後,熔接金屬的高度可以相近。而熔接金屬層的面積與厚度,則可預先利用數值模擬,考慮熔接金屬層面積、厚度以及表面張力,計算熔接金屬於高溫熔解後所形成的高度。此過程亦可透過實驗,利用試誤法(try and error),量測不同面積與厚度之熔接金屬熔解後之高度,最後在依照凸塊面積選擇適當的面 積與厚度,即可改善熔接金屬共面性問題。
綜上所述,本發明透過分別控制金屬凸塊與表面熔接金屬面積的兩道製程步驟確實可達到預期之目的,改善凸塊表面熔接金屬共面性問題。其確具產業利用之價值,爰依法提出專利申請。
又上述說明與圖式僅是用以說明本發明之實施例,凡熟於此業技藝之人士,仍可做等效的局部變化與修飾,其並未脫離本發明之技術與精神。
1‧‧‧半導體元件表面
a1‧‧‧半導體元件表面
2‧‧‧金屬凸塊
a2‧‧‧金屬凸塊結構
30‧‧‧第一光阻層
a3‧‧‧熔接金屬
32‧‧‧第二光阻層
a4‧‧‧光阻層
4‧‧‧熔接金屬
第1A至1C圖係為可應用於覆晶式凸塊熔接技術之金屬凸塊結構以及熔接金屬之製作流程示意圖。
第2A至2C圖係為不同尺寸之金屬凸塊結構造成表面熔接金屬於高溫處理後產生高度不均現象之示意圖。
第3A至3F圖係為本發明所提供改善表面熔接金屬共面性之製程方法示意圖。
1‧‧‧半導體元件表面
2‧‧‧金屬凸塊
4‧‧‧熔接金屬

Claims (9)

  1. 一種製作金屬凸塊與熔接金屬之製程方法,其步驟包括:一第一道製程,用以製作金屬凸塊結構於一半導體元件表面;以及一第二道製程,用以製作該金屬凸塊表面不同面積之熔接金屬結構;其中前述第一道製程包含下列步驟:塗佈或壓合一第一光阻層於該半導體元件表面;以曝光顯影技術定義金屬凸塊結構之位置及幾何形狀;以金屬鍍膜技術鍍上金屬凸塊結構之金屬材料;以及去除第一光阻層,以形成金屬凸塊結構;前述第二道製程包含下列步驟:塗佈或壓合一第二光阻層於半導體元件及金屬凸塊結構表面;以曝光顯影技術定義熔接金屬之位置及幾何形狀;以金屬鍍膜技術鍍上一熔接金屬層之金屬材料;以及去除第二光阻層,形成熔接金屬於金屬凸塊結構之上。
  2. 如申請專利範圍第1項所述之製程方法,其中第一道製程步驟中,在去除第一光阻層之前,進一步包含以金屬鍍膜技術鍍上一熔接金屬之浸潤層。
  3. 如申請專利範圍第1項所述之製程方法,其中第一道製程及第二道製程中之金屬鍍膜技術係為濺鍍、蒸鍍或電鍍。
  4. 如申請專利範圍第1項所述之製程方法,其中熔接金屬層之位置及幾何形狀係依金屬凸塊結構的位置與幾何形狀。
  5. 如申請專利範圍第1項所述之製程方法,其中金屬凸塊結構之金屬材料係為銅。
  6. 如申請專利範圍第1項所述之製程方法,其中金屬凸塊結構之金屬材料係為金。
  7. 如申請專利範圍第1項所述之製程方法,其中熔接金屬層之金屬材料係為銦。
  8. 如申請專利範圍第1項所述之製程方法,其中熔接金屬層之金屬材料係為錫。
  9. 如申請專利範圍第1項所述之製程方法,其中熔接金屬層之金屬材料係為以錫為主要成份的合金或是以銦為主要成份的合金。
TW100117381A 2011-05-18 2011-05-18 提昇金屬凸塊表面熔接金屬之共面性的製程方法 TWI440103B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW100117381A TWI440103B (zh) 2011-05-18 2011-05-18 提昇金屬凸塊表面熔接金屬之共面性的製程方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100117381A TWI440103B (zh) 2011-05-18 2011-05-18 提昇金屬凸塊表面熔接金屬之共面性的製程方法

Publications (2)

Publication Number Publication Date
TW201248743A TW201248743A (en) 2012-12-01
TWI440103B true TWI440103B (zh) 2014-06-01

Family

ID=48138809

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100117381A TWI440103B (zh) 2011-05-18 2011-05-18 提昇金屬凸塊表面熔接金屬之共面性的製程方法

Country Status (1)

Country Link
TW (1) TWI440103B (zh)

Also Published As

Publication number Publication date
TW201248743A (en) 2012-12-01

Similar Documents

Publication Publication Date Title
US10056347B2 (en) Bump structure for yield improvement
TWI495024B (zh) 半導體裝置,其製造方法,以及製造線路板之方法
TWI518808B (zh) 半導體裝置及半導體裝置之製造方法
TWI506739B (zh) Method for manufacturing the mounting structure of electronic parts and mounting structure of electronic parts
TW201241943A (en) Microelectronic flip chip packages with solder wetting pads and associated methods of manufacturing
TWI538136B (zh) 半導體封裝件及其製造方法
US20140299986A1 (en) Semiconductor device manufacturing method and semiconductor device
JP2003234367A (ja) 半導体素子およびその製造方法並びに半導体装置およびその製造方法
US7956472B2 (en) Packaging substrate having electrical connection structure and method for fabricating the same
WO1997018584A1 (fr) Procede de formation de bosse de contact sur un dispositif a semi-conducteurs
US9960143B2 (en) Method for manufacturing electronic component and manufacturing apparatus of electronic component
TWI644409B (zh) 封裝結構及其製造方法
CN104701288B (zh) 用于晶圆级封装件中的球栅阵列的焊料接合结构
TWI508203B (zh) 封裝體及其形成方法
US7855137B2 (en) Method of making a sidewall-protected metallic pillar on a semiconductor substrate
CN102789995B (zh) 制作金属凸块与熔接金属的制程方法
JP2010123676A (ja) 半導体装置の製造方法、半導体装置
TWI440103B (zh) 提昇金屬凸塊表面熔接金屬之共面性的製程方法
TWI284376B (en) Bump manufacturing method
TW533556B (en) Manufacturing process of bump
JP3631230B2 (ja) 予備ハンダの形成方法
US8580611B2 (en) Method for manufacturing wiring substrate
US20130052817A1 (en) Method for the fabrication of bonding solder layers on metal bumps with improved coplanarity
TWI405312B (zh) 半導體封裝構造、半導體封裝構造用載板及其製造方法
JP2012028437A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees