TWI437693B - 非揮發性記憶體元件及其陣列 - Google Patents

Description

非揮發性記憶體元件及其陣列

本發明是有關於一種電子元件及其陣列，且特別是有關於一種非揮發性記憶體元件及其陣列。

近來，電阻式隨機存取記憶體(Resistive Random Access Memory，RRAM)已廣泛地應用在非揮發性記憶體的技術領域，此乃因其簡易的交錯式(crossbar)陣列架構以及低溫製程等優勢。此交錯式(crossbar)陣列的架構係基於電阻切換元件(resistive-switching elements)的概念來設計，其理論上可獲得最小的晶胞尺寸(cell size) 4F² ，其中F代表特徵尺寸(feature size)。因此，交錯式的非揮發性記憶體陣列可具有相當高的積體密度(integration density)。

圖1即繪示此一晶胞尺寸的概念示意圖。請參考圖1，在圖1中，非揮發性記憶體陣列由多條位元線BL與字元線WL所組成，兩者的交錯處(cross-point)即記憶體單元所在之處。各記憶體單元的晶胞尺寸(即其所佔的面積)約為4F² 。因此，如果要達到每平方公分1太位元組(1 terabyte/cm² )的積體密度，則必須滿足F=5奈米的條件。在習知技術中，若各記憶體單元包括電晶體架構，則難以達到如此高的積體密度。再者，電晶體架構一般可分為金氧半場效電晶體(MOSFET)以及雙極性接面電晶體(BJT)，兩者均需使用複雜且高溫的製程。因此，包括電晶體架構的記憶體單元並非理想的記憶體元件。

然而，上述交錯式的非揮發性記憶體陣列仍存在有部分缺失，諸如潛洩電流(sneak current)等問題。圖2A繪示理論上非揮發性記憶體陣列中部分記憶體單元的讀取狀態示意圖。圖2B繪示實際上圖2A的記憶體單元的讀取狀態示意圖，其存在潛洩電流的問題。請參考圖2A及圖2B，就圖2A所繪示的部分記憶體單元的讀取狀態而言，被選取的字元線與位元線間被施予特定的讀取電壓來讀取位元值。在此例中，選取的字元線WL2被施予讀取電壓Vread，而選取的位元線BL2之電壓值為0。由於右下方被選取的記憶體單元係處於關閉(off)的狀態，理論上所預期的讀取電阻應為一較大的阻值，即此時對應較小的讀取電流值。然而，由於受到鄰近未被選擇的記憶體單元處於開啟(on)狀態的影響，實際在讀取時存在一潛洩電流路徑P_SC 。此一路徑的存在將使得潛洩電流沿著鄰近的記憶體單元流經字元線WL2與位元線BL2，此時位元線BL2的讀取電流值將異常地增加，進而顯著地降低讀取邊限(read margin)，導致讀取到錯誤的位元狀態。

因此，提供一個良好的非揮發性記憶體陣列來避免讀取到錯誤的位元狀態有其必要性。

本發明提供一種非揮發性記憶體元件及其陣列，其可減少其內部的潛洩電流，以避免讀取到錯誤的位元狀態。

本發明提供一種非揮發性記憶體元件，包括一第一電極、一電阻結構、一選擇器結構以及一第二電極。電阻結構配置於第一電極上。電阻結構包括一第一氧化層以及一第一金屬層。第一氧化層配置於第一電極上。第一金屬層配置於第一氧化層上。選擇器結構配置於電阻結構上。選擇器結構包括一第二氧化層、一第三氧化層以及一第四氧化層。第二氧化層配置於第一金屬層上。第三氧化層配置於第二氧化層。第四氧化層配置於第三氧化層上。第二電極配置於選擇器結構上。選擇器結構包括一雙極性選擇器。雙極性選擇器具有一第一端及一第二端。雙極性選擇器中的一穿隧電子流根據其兩端的偏壓由第一端流至第二端，或者由第二端流至第一端。

本發明提供一種非揮發性記憶體陣列，包括一記憶體單元陣列、多個位元線以及多個字元線。記憶體單元陣列包括多個非揮發性記憶體元件。各非揮發性記憶體元件具有一第一端與一第二端。各非揮發性記憶體元件包括一電阻結構以及一選擇器結構，兩者係以層狀堆疊的方式串聯耦接在各非揮發性記憶體元件的第一端與第二端之間。各位元線作為一第一電極，耦接至對應的非揮發性記憶體元件的第一端。各字元線作為一第二電極，耦接至對應的非揮發性記憶體元件的第二端。非揮發性記憶體元件配置於位元線與字元線的交錯處。對各非揮發性記憶體元件而言，電阻結構包括一第一氧化層以及一第一金屬層。第一氧化層配置於對應的該第一電極上，該第一金屬層配置於第一氧化層上。選擇器結構包括一第二氧化層、一第三氧化層以及一第四氧化層。第二氧化層配置於第一金屬層上。第三氧化層配置於第二氧化層上。第四氧化層配置於第三氧化層上。對應的第二電極配置第四氧化層上。各選擇器結構包括一雙極性選擇器。雙極性選擇器具有一第一端及一第二端。雙極性選擇器中的一穿隧電子流根據其兩端的偏壓由雙極性選擇器的第一端流至第二端，或者由雙極性選擇器的第二端流至第一端。

基於上述，在本發明之範例實施例中，非揮發性記憶體元件屬於一雙極性選擇器一電阻(one bipolar selector one resistor，1S1R)的結構，其以層狀堆疊的方式串接於記憶體陣列的字元線與位元線的交錯處，以減少其內部的潛洩電流。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

本發明之範例實施例藉由增加一非線性的元件至記憶體單元中，並與其內部的電阻元件串聯來解決潛洩電流的問題。此一非線性元件例如是一雙極性選擇器(bipolar selector)，其具有顯著的非線性阻值，可與雙極性的電阻元件串接來抑制潛洩電流，其架構在本發明之範例實施例中係以1S1R的結構作為例示說明。另外，若為了維持4F² 的最小晶胞尺寸，電阻元件與雙極性選擇器更可以垂直堆疊的方式(vertically stacked)來達到串接的目的。以下將以至少一範例實施例與圖式來詳細描述本發明。

圖3繪示本發明一實施例之非揮發性記憶體陣列的三維立體結構示意圖。圖4A繪示圖3之非揮發性記憶體元件的堆疊結構示意圖。圖4B繪示圖4A之非揮發性記憶體元件的等效電路圖。請參考圖3至圖4B，本實施例之非揮發性記憶體陣列300，包括一記憶體單元陣列、多個位元線BL1-BL3以及多個字元線WL1-WL3。記憶體單元陣列包括多個非揮發性記憶體元件，分別配置於各位元線與各字元線的交錯處。

以位在位元線BL1與字元線WL1交錯處的非揮發性記憶體元件310為例，其具有一第一端N1與一第二端N2，如圖4B所示。第一端N1是非揮發性記憶體元件310與位元線BL1連接的端點，位元線BL1作為非揮發性記憶體元件310的第一電極；第二端N2是非揮發性記憶體元件310與字元線WL1連接的端點，字元線WL1作為非揮發性記憶體元件310的第二電極。其他的非揮發性記憶體元件與其位元線及字元線的耦接關係當可以此類推，在此便不再贅述。因此，在本實施例中，位元線BL1-BL3與字元線WL1-WL3係分別耦接至對應的非揮發性記憶體元件的第一端N1及第二端N2。在圖3中，非揮發性記憶體陣列300的位元線BL1-BL3、字元線WL1-WL3及非揮發性記憶體元件310的數量僅用以例示說明，本發明並不限於此。

另一方面，在圖4A中，非揮發性記憶體元件310包括一電阻結構R以及一選擇器結構S，兩者係以層狀堆疊的方式串聯耦接在非揮發性記憶體元件310的第一端N1與第二端N2之間。電阻結構R包括一第一氧化層312以及一第一金屬層314。第一氧化層312配置於作為第一電極的位元線BL1上。第一金屬層314配置於第一氧化層314上。在本實施例中，第一電極所選用的材料例如是金屬Pt；第一氧化層312所選用的材料例如是氧化物HfO₂ ；第一金屬層314所選用的材料例如是金屬Ni，但本發明並不限於此。在其他實施例中，第一氧化層312係選自下列氧化物其中之一：NiO、TiO₂ 、HfO、ZrO、ZrO₂ 、Ta₂ O₅ 、ZnO、WO₃ 、CoO及Nb₂ O₅ 。

從另一觀點來看，第一電極、第一氧化層312及第一金屬層314三者係作為非揮發性記憶體元件310的電阻切換元件。第一氧化層312為非揮發性記憶體元件310的資料儲存層。此外，在另一實施例中，電阻切換元件可選擇性地包括一非揮發性記憶體元件的緩衝層(未繪示)，其材料係選自下列氧化物其中之一：NiO、TiO₂ 、HfO、HfO₂ 、ZrO、ZrO₂ 、Ta₂ O₅ 、ZnO、WO₃ 、CoO及Nb₂ O₅ 。

在本實施例中，選擇器結構S堆疊在電阻結構R上，其包括一第二金屬層316、一第二氧化層317、一第三氧化層318以及一第四氧化層319。第二金屬層316配置於第一金屬層314上。第二氧化層317配置於第二金屬層316上。第三氧化層318配置於第二氧化層317上。第四氧化層319配置於第三氧化層318上。作為第二電極的字元線WL1配置於第二氧化層317上。值得一提的是，在本實施例中，第二金屬層316與第二電極係選用相同的金屬材料Ni，但本發明並不限於此。

從另一觀點來看，第二金屬層316、第二氧化層317、第三氧化層318、第四氧化層319以及第二電極等層狀堆疊結構形成非揮發性記憶體元件310的雙極性穿隧接面選擇器(bipolar tunnel junction selector)。第二氧化層317、第三氧化層318、第四氧化層319三者作為雙極性的穿隧接面，用以抑制非揮發性記憶體陣列300內部的潛洩電流，此點將稍後進行說明。第二氧化層317作為雙極性穿隧接面選擇器的第一端，經由電阻切換元件，與位元線BL1連接；第四氧化層319作為雙極性穿隧接面選擇器的第二端，與字元線WL1連接。為了形成雙極性的穿隧接面，第三氧化層所選用的材料，其電子親和力必須大於第二氧化層與第四氧化層的材料之電子親和力，以使雙極性選擇器中的一穿隧電子流可根據其兩端的偏壓由第一端流至第二端，或者由第二端流至第一端，此點將稍後進行說明。

在本實施例中，第三氧化層318所選用的材料為TiO₂ ，與第二氧化層以及第四氧化層所選用的材料HfO₂ 不同。在其他實施例中，第三氧化層318的材料係選自下列氧化物其中之一：NiO、HfO、HfO₂ 、ZrO、ZrO₂ 、Ta₂ O₅ 、ZnO、WO₃ 、CoO及Nb₂ O₅ 。第二氧化層317以及第四氧化層319的材料係選自下列氧化物其中之一：NiO、TiO₂ 、HfO、ZrO、ZrO₂ 、Ta₂ O₅ 、ZnO、WO₃ 、CoO及Nb₂ O₅ 。因此，各氧化層的材料選取原則包括第三氧化層318的材料之電子親和力大於第二氧化層317與第四氧化層319的材料之電子親和力；第三氧化層318的材料與第二氧化層317、第四氧化層319的材料不同；以及第二氧化層317與第四氧化層319的材料相同等原則，但本發明並不限於此。

圖5繪示圖4A之雙極性穿隧接面選擇器的電流-電壓特性曲線圖。請參考圖5，在本實施例中，為了形成雙極性的穿隧接面，第三氧化層318的材料之電子親和力大於第二氧化層317與第四氧化層319的材料之電子親和力。從另一觀點來看，亦即，第三氧化層318的導電帶下緣(conduction band edge)低於第二氧化層317與第四氧化層319的導電帶下緣，如特性曲線圖內中間的導電帶圖所示。因此，雙極性選擇器中的一穿隧電子流It可根據其兩端的偏壓V由第二氧化層317流至第四氧化層319，或者由第四氧化層319流至第二氧化層317。

具體而言，若雙極性選擇器兩端的偏壓V介於正負臨界電壓之間，即-Vth<V<+Vth，或者0<|V|<|Vth|時，各層之間的導電帶並未彎曲(bend)。雙極性選擇器的穿隧接面僅存在一微小的電流流經第二氧化層317、第三氧化層318、第四氧化層319三者組成的能障。進而，若雙極性選擇器兩端的偏壓V大於正的臨界電壓，即V>+Vth時，各層之間的導電帶會受到此偏壓V的影響而彎曲，電子具有較第三氧化層318導電帶下緣更高的能量而產生穿隧電子流It，此穿隧電子流It由第二氧化層317流至第四氧化層319，如特性曲線圖內右邊的導電帶圖所示。相對地，若雙極性選擇器兩端的偏壓V小於負的臨界電壓，即V<-Vth時，各層之間的導電帶也會受到此偏壓V的影響而彎曲，同樣地電子具有較第三氧化層318導電帶下緣更高的能量而產生穿隧電子流It，穿隧電子流It此時由第四氧化層319流至第二氧化層317，如特性曲線圖內右邊的導電帶圖所示。換句話說，本實施例之雙極性選擇器中的穿隧電子流係根據其兩端的偏壓由雙極性選擇器的第一端流至第二端，或者由其第二端流至第一端。

圖6繪示本發明另一實施例之非揮發性記憶體元件的堆疊結構示意圖，請參考圖4A及圖6，本實施例之非揮發性記憶體元件610類似於圖4A之非揮發性記憶體元件310，惟兩者之間主要的差異例如在於選擇器結構S不包括第二金屬層316。也就是說，選擇器結構S係由第二氧化層617、第三氧化層618以及第四氧化層619所組成。第二氧化層617作為雙極性選擇器的第一端，第四氧化層619作為雙極性選擇器的第二端。此時，電阻結構R以及選擇器結構S可視為共用同一金屬層，即第一金屬層614。

上述圖3至圖5的實施例係以位在位元線BL1與字元線WL1交錯處的非揮發性記憶體元件310作為例示說明，非揮發性記憶體陣列300的其他記憶體元件的結構當可以此類推，在此便不再贅述。底下說明本發明之範例實施例的非揮發性記憶體元件如何避免其陣列內部產生潛洩電流。

圖7繪示本發明一實施例之非揮發性記憶體陣列中部分記憶體單元的讀取狀態示意圖。請參考圖7，本實施例之非揮發性記憶體陣列700，其各記憶體元件的層狀堆疊結構例如圖4A或圖6所示。在圖7中，位在字元線與位元線交錯處的各非揮發性記憶體元件包括一雙極性穿隧接面選擇器，其搭配電阻切換元件，串聯耦接在字元線與位元線之間。各雙極性選擇器的第一端耦接至各自的位元線，而第二端耦接至各自的字元線。

在本實施例中，選取的字元線WL2被施予讀取電壓Vread，而選取所讀取到的位元線BL2之電壓值為0。在實際讀取位元線時，未被選取的非揮發性記憶體元件720、730、740之雙極性穿隧接面選擇器在同一串聯潛洩電流路徑上，由於電阻分壓的關係，每一選擇器上的分壓遠較Vread小，因為雙極性穿隧接面選擇器非線性電阻的特性，在小電壓下有較大的阻值，可以有效地阻斷在讀取位元線時存在的潛洩電流路徑，使潛洩電流無法沿著鄰近非揮發性記憶體元件710的記憶體單元流經字元線WL2與位元線BL2。因此，相較於習知技術，讀取電流值不會受到潛洩電流的影響，進而可避免錯誤的位元狀態被讀取。應注意的是，圖7所繪示的記憶體單元的讀取狀態僅用以例示說明，本發明並不限於此。在非揮發性記憶體陣列的其他讀取狀態中，由於各記憶體元件均包括一雙極性穿隧接面選擇器，其阻斷潛洩電流路徑的原理當可以此類推，在此便不再贅述。

綜上所述，在本發明之實施例中，非揮發性記憶體陣列包括1S1R的記憶體元件結構，其以層狀堆疊的方式串接於記憶體陣列的字元線與位元線的交錯處，以減少其內部的潛洩電流。另外，電阻元件與雙極性選擇器的配置係以垂直堆疊的方式為之，可維持較小的晶胞尺寸。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

300．．．非揮發性記憶體陣列

310、610、710、720、730、740．．．非揮發性記憶體元件

312、612．．．第一氧化層

314、614．．．第一金屬層

316．．．第二金屬層

317、617．．．第二氧化層

318、618．．．第三氧化層

319、619．．．第四氧化層

BL、BL1、BL2、BL3．．．位元線

WL、WL1、WL2、WL3．．．字元線

F．．．特徵尺寸

Vread．．．讀取電壓

P_SC ．．．潛洩電流路徑

It．．．穿隧電子流

N1．．．非揮發性記憶體元件的第一端

N2．．．非揮發性記憶體元件的第二端

R．．．電阻結構

S．．．選擇器結構

圖1繪示非揮發性記憶體陣列的晶胞尺寸的概念示意圖。

圖2A繪示理論上非揮發性記憶體陣列中部分記憶體單元的讀取狀態示意圖。

圖2B繪示實際上圖2A的記憶體單元的讀取狀態示意圖。

圖3繪示本發明一實施例之非揮發性記憶體陣列的三維立體結構示意圖。

圖4A繪示圖3之非揮發性記憶體元件的堆疊結構示意圖。

圖4B繪示圖4A之非揮發性記憶體元件的等效電路圖。

圖5繪示圖4A之雙極性穿隧接面選擇器的電流-電壓特性曲線圖。

圖6繪示本發明另一實施例之非揮發性記憶體元件的堆疊結構示意圖。

圖7繪示本發明一實施例之非揮發性記憶體陣列中部分記憶體單元的讀取狀態示意圖。

310．．．非揮發性記憶體元件

312．．．第一氧化層

314．．．第一金屬層

316．．．第二金屬層

317．．．第二氧化層

318．．．第三氧化層

319．．．第四氧化層

BL1．．．位元線

WL1．．．字元線

R．．．電阻結構

S．．．選擇器結構

Claims (13)

1. 一種非揮發性記憶體元件，包括：一第一電極；一電阻結構，配置於該第一電極上，包括：一第一氧化層，配置於該第一電極上；以及一第一金屬層，配置於該第一氧化層上；一選擇器結構，配置於該電阻結構上，包括：一第二氧化層，配置於該第一金屬層上；一第三氧化層，配置於該第二氧化層上；以及一第四氧化層，配置於該第三氧化層上；以及一第二電極，配置於該選擇器結構上，其中該選擇器結構包括一雙極性選擇器，具有一第一端及一第二端，該雙極性選擇器中的一穿隧電子流根據其兩端的偏壓由該第一端流至該第二端，或者由該第二端流至該第一端。
2. 如申請專利範圍第1項所述之非揮發性記憶體元件，其中該第三氧化層的材料係選自下列氧化物其中之一：NiO、TiO₂ 、HfO、HfO₂ 、ZrO、ZrO₂ 、Ta₂ O₅ 、ZnO、WO₃ 、CoO及Nb₂ O₅ 。
3. 如申請專利範圍第1項所述之非揮發性記憶體元件，其中該第二氧化層與該第四氧化層係選用相同材料。
4. 如申請專利範圍第3項所述之非揮發性記憶體元件，其中該第二氧化層與該第四氧化層的材料係選自下列氧化物其中之一：NiO、TiO₂ 、HfO、HfO₂ 、ZrO、ZrO₂ 、Ta₂ O₅ 、ZnO、WO₃ 、CoO及Nb₂ O₅ 。
5. 如申請專利範圍第1項所述之非揮發性記憶體元件，其中該選擇器結構係由該第二氧化層、該第三氧化層以及該第四氧化層所組成，該第二氧化層作為該雙極性選擇器的該第一端，該第四氧化層作為該雙極性選擇器的該第二端。
6. 如申請專利範圍第1項所述之非揮發性記憶體元件，其中該選擇器結構更包括：一第二金屬層，配置於該第一金屬層與該第二氧化層之間。
7. 如申請專利範圍第1項所述之非揮發性記憶體元件，其中該第一氧化層作為該非揮發性記憶體元件的資料儲存層，其材料係選自下列氧化物其中之一：NiO、TiO₂ 、HfO、HfO₂ 、ZrO、ZrO₂ 、Ta₂ O₅ 、ZnO、WO₃ 、CoO及Nb₂ O₅ 。
8. 一種非揮發性記憶體陣列，包括：一記憶體單元陣列，包括多個非揮發性記憶體元件，各該非揮發性記憶體元件具有一第一端與一第二端，各該非揮發性記憶體元件包括一電阻結構以及一選擇器結構，兩者係以層狀堆疊的方式串聯耦接在各該非揮發性記憶體元件的該第一端與該第二端之間；多個位元線，各該位元線作為一第一電極，耦接至對應的該些非揮發性記憶體元件的該些第一端；以及多個字元線，各該字元線作為一第二電極，耦接至對應的該些非揮發性記憶體元件的該些第二端，其中該些非揮發性記憶體元件配置於該些位元線與該些字元線的交錯處，其中對各該非揮發性記憶體元件而言，該電阻結構包括一第一氧化層以及一第一金屬層，該第一氧化層配置於對應的該第一電極上，該第一金屬層配置於該第一氧化層上；以及該選擇器結構包括一第二氧化層、一第三氧化層以及一第四氧化層，該第二氧化層配置於該第一金屬層上，該第三氧化層配置於該第二氧化層上，該第四氧化層配置於該第三氧化層上，對應的該第二電極配置該第四氧化層上，其中各該選擇器結構包括一雙極性選擇器，具有一第一端及一第二端，該雙極性選擇器中的一穿隧電子流根據其兩端的偏壓由該雙極性選擇器的該第一端流至該第二端，或者由該雙極性選擇器的該第二端流至該第一端。
9. 如申請專利範圍第8項所述之非揮發性記憶體陣列，其中對各該非揮發性記憶體元件而言，該第三氧化層的材料係選自下列氧化物其中之一：NiO、TiO₂ 、HfO、HfO₂ 、ZrO、ZrO₂ 、Ta₂ O₅ 、ZnO、WO₃ 、CoO及Nb₂ O₅ 。
10. 如申請專利範圍第8項所述之非揮發性記憶體陣列，其中對各該非揮發性記憶體元件而言，該第二氧化層與該第四氧化層係選用相同材料。
11. 如申請專利範圍第10項所述之非揮發性記憶體陣列，其中對各該非揮發性記憶體元件而言，該第二氧化層與該第四氧化層的材料係選自下列氧化物其中之一：NiO、TiO₂ 、HfO、HfO₂ 、ZrO、ZrO₂ 、Ta₂ O₅ 、ZnO、WO₃ 、CoO及Nb₂ O₅ 。
12. 如申請專利範圍第8項所述之非揮發性記憶體陣列，其中各該選擇器結構更包括：一第二金屬層，配置於該第一金屬層與該第二氧化層之間。
13. 如申請專利範圍第8項所述之非揮發性記憶體陣列，其中對各該非揮發性記憶體元件而言，該第一氧化層作為該非揮發性記憶體元件的資料儲存層，其材料係選自下列氧化物其中之一：NiO、TiO₂ 、HfO、HfO₂ 、ZrO、ZrO₂ 、Ta₂ O₅ 、ZnO、WO₃ 、CoO及Nb₂ O₅ 。