CN107482033A - 电阻式随机存取存储器 - Google Patents
电阻式随机存取存储器 Download PDFInfo
- Publication number
- CN107482033A CN107482033A CN201610403368.1A CN201610403368A CN107482033A CN 107482033 A CN107482033 A CN 107482033A CN 201610403368 A CN201610403368 A CN 201610403368A CN 107482033 A CN107482033 A CN 107482033A
- Authority
- CN
- China
- Prior art keywords
- conductive layer
- random access
- access memory
- resistive random
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
Abstract
本发明提供一种电阻式随机存取存储器,包括:存储器单元,设置于第一导线与第二导线的交点之间。存储器单元包括:选择器结构、第一限流器结构与电阻结构。第一限流器结构,设置于选择器结构与第一导线之间。电阻结构,设置于选择器结构与第二导线之间或第一限流器结构与第一导线之间。因此,本发明能缩小电阻式随机存取存储器元件的尺寸,提高元件集积度。
Description
技术领域
本发明涉及一种非易失性存储器,尤其涉及一种电阻式随机存取存储器。
背景技术
电阻式随机存取存储器(Resistive random access memory,RRAM)属于非挥发性存储器的一种。因电阻式随机存取存储器具有结构简单、操作电压低、操作时间快速、可多比特记忆、成本低、耐久性佳等优点,故目前被广泛地研究中。电阻式随机存取存储器常用的基本结构是以一个晶体管加上一个电阻(1T1R)所组成。通过改变外加偏压的方式改变电阻的电阻值,使元件处于高电阻态(High resistance state)或低电阻态(Low resistance state),并藉此判读数字信号的0或1。
发明内容
本发明提供一种电阻式随机存取存储器,能缩小电阻式随机存取存储器元件的尺寸,提高元件集积度。
本发明的一种电阻式随机存取存储器,包括:存储器单元,设置于第一导线与第二导线的交点之间。存储器单元包括以任意顺序串联下述三元件:选择器结构、第一限流器结构与电阻结构。
在本发明的一实施例中,上述的电阻式随机存取存储器,其中选择器结构依序包括第一导电层、选择材料层与第二导电层。
在本发明的一实施例中,上述的电阻式随机存取存储器,其中第一限流器结构依序包括第三导电层、第一金属层、第一限流材料层与第四导电层。
在本发明的一实施例中,上述的电阻式随机存取存储器,其中电阻结构依序包括第五导电层、可变电阻层与第六导电层。
在本发明的一实施例中,上述的电阻式随机存取存储器,其中第五导电层或第六导电层的一个的氧亲和力高于另一个的氧亲和力。
在本发明的一实施例中,上述的电阻式随机存取存储器,其中存储器单元还包括第二限流器结构,与三元件串联。
在本发明的一实施例中,上述的电阻式随机存取存储器,其中第二限流器结构还包括第七导电层、第二限流材料层与第八导电层。
在本发明的一实施例中,上述的电阻式随机存取存储器,其中第一导电层与第二导电层的材料包括氮化钛、氮化钽、钛、钽或氧化铟锡。
在本发明的一实施例中,上述的电阻式随机存取存储器,其中选择材料层的材料包括硅或二氧化钛或非晶系硫属化合物。
在本发明的一实施例中,上述的电阻式随机存取存储器,其中第三导电层与第四导电层的材料包括氮化钛、氮化钽、钛、钽或氧化铟锡。
在本发明的一实施例中,上述的电阻式随机存取存储器,其中第一限流材料层的材料包括硅或二氧化钛。
在本发明的一实施例中,上述的电阻式随机存取存储器,其中第五导电层与第六导电层的材料包括氮化钛、氮化钽、钛、钽或氧化铟锡。第五导电层或第六导电层的一个的氧亲和力高于另一个的氧亲和力。
在本发明的一实施例中,上述的电阻式随机存取存储器,其中可变电阻层的材料包括过渡金属氧化物。
在本发明的一实施例中,上述的电阻式随机存取存储器,其中可变电阻层的材料包括铝、钛、碲、铜、银或镍。
在本发明的一实施例中,上述的电阻式随机存取存储器,其中第七导电层与第八导电层的材料包括氮化钛、氮化钽、钛、钽或氧化铟锡。
在本发明的一实施例中,上述的电阻式随机存取存储器,其中第二限流材料层的材料包括硅或二氧化钛。
基于上述,本发明的电阻式随机存取存储器结构通过在电阻结构上连结选择器结构与第一限流器结构(即1R1D1S或1D1S1R的结构),替代传统的电阻式随机存取存储器结构(一个晶体管连结一个电阻结构,即1T1R的结构),能缩小电阻式随机存取存储器元件的尺寸,提高元件集积度。
本发明的电阻式随机存取存储器具有选择器结构。在一实施例中,选择器结构通过导电层与选择材料层之间形成肖特基能障(Schottky barrier),可作为控制存储器单元电路的开关。对此肖特基能障以维持足够非线性,一个关键需求特性是此肖特基能障可通过高电场窄化。在另一实施例中,选择材料是在低于其结晶温度下操作的硫属化合物,但在高于一临界电压(thresholdvaltage)时经历转折。
本发明的电阻式随机存取存储器具有第一限流器结构,其通过导电层或金属层,与限流材料层之间形成未通过电场窄化的肖特基能障,可作为控制存储器单元电路的电流量的电流限制器(Current limiter),也即可控制流经电阻结构的电流低于一饱和电流(saturation current)值,可避免电阻结构在SET操作过程改变电阻可能造成不可逆的损伤。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合附图作详细说明如下。
附图说明
图1A是本发明的电阻式随机存取存储器的俯视示意图;
图1B是本发明的电阻式随机存取存储器的侧视示意图;
图2A是本发明的第一实施例的电阻式随机存取存储器的存储器单元的各结构的连结示意图;
图2B是本发明的第一实施例的电阻式随机存取存储器的存储器单元的各结构的剖面示意图;
图3A是本发明的第二实施例的电阻式随机存取存储器的存储器单元的各结构的连结示意图;
图3B是本发明的第二实施例的电阻式随机存取存储器的存储器单元的各结构的剖面示意图;
图4A是本发明的第三实施例的电阻式随机存取存储器的存储器单元的各结构的连结示意图;
图4B是本发明的第三实施例的电阻式随机存取存储器的存储器单元的各结构的剖面示意图;
图5A是本发明的第四实施例的电阻式随机存取存储器的存储器单元的各结构的连结示意图;
图5B是本发明的第四实施例的电阻式随机存取存储器的存储器单元的各结构的剖面示意图。
附图标记说明:
100:电阻式随机存取存储器;
110:存储器单元;
120:选择材料层;
122、128:限流材料层;
124、130:金属层;
126:可变电阻层;
140、142、144、146、148、150、152、154、156、158:导电层;
WL、WL1、WL2、WL3、WL4、WL5、WL6:字符线;
BL、BL1、BL2、BL3:比特线;
R:电阻结构;
D1、D2:限流器结构;
S:选择器结构。
具体实施方式
请参照图1A与图1B,电阻式随机存取存储器100具有多条比特线BL与多条字符线WL,多条比特线BL彼此互相平行设置,多条字符线WL彼此互相平行设置,且与比特线BL垂直。每个比特线BL与字符线WL的交点之间,设置有存储器单元110。换句话说,存储器单元110例如设置于两条彼此交叉的导线WL/BL的交点之间,其中一条导线作为字符线,另一条导线则作为比特线。
请参照图2A与图2B,存储器单元110包括选择器结构S、限流器结构D1与电阻结构R,其中限流器结构D1设置于选择器结构S与导线WL/BL之间,电阻结构R设置于限流器结构D1与导线WL/BL之间。
选择器结构S依序包括导电层142、选择材料层120与导电层140。选择器结构S例如是双极性选择器。选择器结构S通过导电层142、导电层140与选择材料层120之间可形成肖特基能障。对此肖特基能障以维持足够非线性,一个关键需求特性是此肖特基能障可通过高电场窄化。为了让上述条件发生的需求是选择材料层120必须足够薄。另外,硫属化合物在低于一临界电压Vth时是高度绝缘,但在高于临界电压Vth时变成高度导电。导电层142与导电层140的材料例如是导电材料,例如是氮化钛(TiN)、氮化钽(TaN)、钛(Ti)、钽(Ta)或氧化铟锡(ITO,Indium Tin Oxide)。选择材料层120的材料例如是半导体材料,例如是硅(Si)或二氧化钛(TiO2)或非晶系硫属化合物,例如碳掺杂GeTe。
限流器结构D1依序包括导电层144、金属层124、限流材料层122与导电层142。限流器结构D1通过导电层144或金属层124、限流材料层122与导电层142之间形成足够厚且未通过电场窄化的肖特基能障,可作为控制存储器单元电路的电流量的电流限制器,也即可控制流经电阻结构的电流低于一饱和电流值,可避免电阻结构在SET操作过程改变电阻可能造成不可逆的损伤。导电层144与导电层142的材料例如是导电材料,例如是氮化钛、氮化钽、钛、钽或氧化铟锡。金属层124的材料例如是金属,例如是钛。限流材料层122的材料例如是半导体材料,例如是硅或二氧化钛。
电阻结构R依序包括导电层146、可变电阻层126与导电层144。导电层144与导电层146的材料例如是导电材料,例如是氮化钛、氮化钽、钛、钽或氧化铟锡。导电层144的氧亲和力高于导电层146的氧亲和力。可变电阻层126可为单层结构或多层结构,当可变电阻层126为单层结构时,其材料例如是过渡金属氧化物,例如是氧化镍(NiO)、氧化铪(HfO)、二氧化铪(HfO2)、氧化锆(ZrO)、二氧化锆(ZrO2)、五氧化二钽(Ta2O5)、氧化锌(ZnO)、三氧化钨(WO3)、氧化钴(CoO)以及五氧化二铌(Nb2O5)。当可变电阻层126为多层结构时,可包括金属层(未示出)与可变电阻材料层,金属层可作为氧交换层,金属层的氧亲和力例如是大于导电层144与导电层146的氧亲和力。金属层的材料例如是金属材料,例如是钛、钽、铪、锆、铂或铝;可变电阻材料层的材料例如是过渡金属氧化物,例如是氧化镍(NiO)、氧化铪(HfO)、二氧化铪(HfO2)、氧化锆(ZrO)、二氧化锆(ZrO2)、五氧化二钽(Ta2O5)、氧化锌(ZnO)、三氧化钨(WO3)、氧化钴(CoO)以及五氧化二铌(Nb2O5)。
在此实施例的存储器单元110中,导电层142同时作为选择器结构S的上电极以及限流器结构D1的下电极,而导电层144同时作为限流器结构D1的上电极以及电阻结构R的下电极。导电层142与导电层144可分别为单层材料或为多层材料,当其为多层材料时,各层可分别作为上述各结构的上电极或下电极,其中各层材料可相同也可不同。
在此实施例的存储器单元110中,导电层146作为存储器单元110的上电极,导电层140作为存储器单元110的下电极。作为上电极的导电层146也可与比特线或字符线为同一层,作为下电极的导电层140也可与比特线或字符线为同一层。例如当导电层140与比特线为同一层时导电层146与字符线为同一层,或当导电层140与字符线为同一层时导电层146与比特线为同一层。
请参照图3A与图3B,存储器单元110包括选择器结构S、限流器结构D1与电阻结构R,其中限流器结构D1,设置于选择器结构S与导线WL/BL之间,电阻结构R设置于选择器结构S与导线BL/WL之间。
选择器结构S依序包括导电层154、选择材料层120与导电层152。选择器结构S例如是双极性选择器。选择器结构S通过导电层154、导电层152与选择材料层120之间可形成肖特基能障,可作为控制存储器单元电路的开关,或选择材料层是具有临界电压Vth的非晶系硫属化合物,在偏压V未达Vth(即0<|V|<|Vth|)时维持电路打开,而在偏压V超过Vth(即|V|>|Vth|)时使电路关闭。导电层154与导电层152的材料例如是导电材料,例如是氮化钛(TiN)、氮化钽(TaN)、钛(Ti)、钽(Ta)或氧化铟锡(ITO,Indium Tin Oxide)。选择材料层120的材料例如是半导体材料,例如是硅(Si)或二氧化钛(TiO2)。
限流器结构D1依序包括导电层156、金属层124、限流材料层122与导电层154。限流器结构D1通过限流材料层122与导电层154之间形成肖特基能障,可作为控制存储器单元电路的电流量的电流限制器,也即可控制流经电阻结构的电流低于一饱和电流值,可避免电阻结构在SET操作过程改变电阻可能造成不可逆的损伤。导电层156与导电层154的材料例如是导电材料,例如是氮化钛、氮化钽、钛、钽或氧化铟锡。金属层124的材料例如是金属,例如是钛。限流材料层122的材料例如是半导体材料,例如是硅或二氧化钛。
电阻结构R依序包括导电层152、可变电阻层126与导电层150。导电层152与导电层150的材料例如是导电材料,例如是氮化钛、氮化钽、钛、钽或氧化铟锡。可变电阻层126可为单层结构或多层结构,当可变电阻层126为单层结构时,其材料例如是过渡金属氧化物,例如是氧化镍(NiO)、氧化铪(HfO)、二氧化铪(HfO2)、氧化锆(ZrO)、二氧化锆(ZrO2)、五氧化二钽(Ta2O5)、氧化锌(ZnO)、三氧化钨(WO3)、氧化钴(CoO)以及五氧化二铌(Nb2O5)。当可变电阻层126为多层结构时,可包括金属层(未示出)与可变电阻材料层,金属层可作为氧交换层,金属层的氧亲和力例如是大于导电层152与导电层150的氧亲和力。金属层的材料例如是金属材料,例如是钛、钽、铪、锆、铂或铝;可变电阻材料层的材料例如是过渡金属氧化物,例如是氧化镍(NiO)、氧化铪(HfO)、二氧化铪(HfO2)、氧化锆(ZrO)、二氧化锆(ZrO2)、五氧化二钽(Ta2O5)、氧化锌(ZnO)、三氧化钨(WO3)、氧化钴(CoO)以及五氧化二铌(Nb2O5)。
在此实施例的存储器单元110中,导电层154同时作为选择器结构S的上电极以及限流器结构D1的下电极,而导电层152同时作为电阻结构R的上电极以及选择器结构S的下电极。导电层154与导电层152可分别为单层材料或为多层材料,当其为多层材料时,各层可分别作为上述各结构的上电极或下电极,其中各层材料可相同也可不同。
在此实施例的存储器单元110中,导电层156作为存储器单元110的上电极,导电层150作为存储器单元110的下电极。作为上电极的导电层156也可与比特线或字符线为同一层,作为下电极的导电层150也可与比特线或字符线为同一层。例如当导电层156与比特线为同一层时导电层150与字符线为同一层,或当导电层156与字符线为同一层时导电层150与比特线为同一层。
请参照图4A与图4B,存储器单元110包括选择器结构S、限流器结构D1、限流器结构D2与电阻结构R,其中限流器结构D1,设置于选择器结构S与导线WL/BL之间,电阻结构R设置于限流器结构D1与导线WL/BL之间,限流器结构D2设置于电阻结构R与导线WL/BL之间。选择器结构S、限流器结构D1与电阻结构R各结构内的层和各层材料与第一实施例相同,在此不再赘述。
限流器结构D2依序包括导电层148、金属层130、限流材料层128与导电层146。导电层148与导电层146的材料例如是导电材料,例如是氮化钛、氮化钽、钛、钽或氧化铟锡。金属层130的材料例如是金属,例如是钛。限流材料层128的材料例如是半导体材料,例如是硅或二氧化钛。
在此实施例的存储器单元110中,导电层146同时作为电阻结构R的上电极以及限流器结构D2的下电极,导电层144同时作为限流器结构D1的上电极以及电阻结构R的下电极,而导电层142同时作为选择器结构S的上电极以及限流器结构D1的下电极。导电层146、导电层144与导电层142可分别为单层材料或为多层材料,当其为多层材料时,各层可分别作为上述各结构的上电极或下电极,其中各层材料可相同也可不同。
在此实施例的存储器单元110中,导电层148作为存储器单元110的上电极,导电层140作为存储器单元110的下电极。作为上电极的导电层148也可与比特线或字符线为同一层,作为下电极的导电层140也可与比特线或字符线为同一层。例如当导电层148与比特线为同一层时导电层140与字符线为同一层,或当导电层148与字符线为同一层时导电层140与比特线为同一层。
请参照图5A与图5B,存储器单元110包括选择器结构S、限流器结构D1、限流器结构D2与电阻结构R,其中限流器结构D1,设置于选择器结构S与导线WL/BL之间,电阻结构R设置于选择器结构S与导线BL/WL之间,限流器结构D2设置于电阻结构R与导线BL/WL之间。选择器结构S、限流器结构D1与电阻结构R各结构内的层和各层材料与第二实施例相同,在此不再赘述。
限流器结构D2依序包括导电层150、金属层130、限流材料层128与导电层158。导电层150与导电层158的材料例如是导电材料,例如是氮化钛、氮化钽、钛、钽或氧化铟锡。金属层130的材料例如是金属,例如是钛。限流材料层128的材料例如是半导体材料,例如是硅或二氧化钛。限流器结构D2的目的是限制电流,此电流的方向与限流器结构D1作用的方向相反,因为肖特基能障主要是在一优选方向作用的。
在此实施例的存储器单元110中,导电层154同时作为选择器结构S的上电极以及限流器结构D1的下电极,导电层152同时作为电阻结构R的上电极以及选择器结构S的下电极,而导电层150同时作为限流器结构D2的上电极以及电阻结构R的下电极。导电层154、导电层152与导电层150可分别为单层材料或为多层材料,当其为多层材料时,各层可分别作为上述各结构的上电极或下电极,其中各层材料可相同也可不同。
在此实施例的存储器单元110中,导电层156作为存储器单元110的上电极,导电层158作为存储器单元110的下电极。作为上电极的导电层156也可与比特线或字符线为同一层,作为下电极的导电层158也可与比特线或字符线为同一层。例如当导电层156与比特线为同一层时导电层158与字符线为同一层,或当导电层156与字符线为同一层时导电层158与比特线为同一层。
综上所述,本发明的电阻式随机存取存储器具有选择器结构、第一限流器结构与电阻结构,通过在电阻结构上连结选择器结构与限流结构(即1R1D1S或1D1S1R的结构),替代传统的电阻式随机存取存储器结构(一个晶体管连结一个电阻结构,即1T1R的结构),可提高元件集积度。
本发明的电阻式随机存取存储器具有选择器结构,选择器结构通过导电层与选择材料层之间可形成肖特基能障,可作为控制存储器单元电路的开关,或选择材料层是具有临界电压Vth的非晶系硫属化合物,在偏压V未达Vth(即0<|V|<|Vth|)时维持电路打开,而在偏压V超过Vth(即|V|>|Vth|)时使电路关闭。
本发明的电阻式随机存取存储器具有第一限流器结构,其通过限流材料层和临近的导电层之间可形成肖特基能障,因此在低于一反向偏压的情况下,此能障足够宽以限制电流,也即可控制流经电阻结构的电流低于一饱和电流值,可避免电阻结构在SET操作过程改变电阻可能造成不可逆的损伤。
本发明的电阻式随机存取存储器还具有第二限流器结构,设置于电阻结构临近第一限流器结构或选择器结构的另一侧,当存储器单元于另一极性(polarity)操作时,可作为控制存储器单元电路的电流量的电流限制器,也即可控制流经电阻结构的电流低于一饱和电流值,可避免电阻结构在SET操作过程改变电阻可能造成不可逆的损伤。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (16)
1.一种电阻式随机存取存储器,其特征在于,包括:
存储器单元,设置于第一导线与第二导线的交点之间,所述存储器单元包括以任意顺序串联下述三元件:
选择器结构;
第一限流器结构;以及
电阻结构。
2.根据权利要求1所述的电阻式随机存取存储器,其特征在于,所述选择器结构依序包括第一导电层、选择材料层与第二导电层。
3.根据权利要求1所述的电阻式随机存取存储器,其特征在于,所述第一限流器结构依序包括第三导电层、第一金属层、第一限流材料层与第四导电层。
4.根据权利要求1所述的电阻式随机存取存储器,其特征在于,所述电阻结构依序包括第五导电层、可变电阻层与第六导电层。
5.根据权利要求4所述的电阻式随机存取存储器,其特征在于,所述第五导电层或所述第六导电层的其中的一个的氧亲和力高于另外一个的氧亲和力。
6.根据权利要求1所述的电阻式随机存取存储器,其特征在于,所述存储器单元还包括第二限流器结构,与所述三元件串联。
7.根据权利要求6所述的电阻式随机存取存储器,其特征在于,所述第二限流器结构还包括第七导电层、第二限流材料层与第八导电层。
8.根据权利要求2所述的电阻式随机存取存储器,其特征在于,所述第一导电层与所述第二导电层的材料包括氮化钛、氮化钽、钛、钽或氧化铟锡。
9.根据权利要求2所述的电阻式随机存取存储器,其特征在于,所述选择材料层的材料包括硅或二氧化钛或非晶系硫属化合物。
10.根据权利要求3所述的电阻式随机存取存储器,其特征在于,所述第三导电层与所述第四导电层的材料包括氮化钛、氮化钽、钛、钽或氧化铟锡。
11.根据权利要求3所述的电阻式随机存取存储器,其特征在于,所述第一限流材料层的材料包括硅或二氧化钛。
12.根据权利要求4所述的电阻式随机存取存储器,其特征在于,所述第五导电层与所述第六导电层的材料包括氮化钛、氮化钽、钛、钽或氧化铟锡。
13.根据权利要求4所述的电阻式随机存取存储器,其特征在于,所述可变电阻层的材料包括过渡金属氧化物。
14.根据权利要求4所述的电阻式随机存取存储器,其特征在于,所述可变电阻层的材料包括铝、钛、碲、铜、银或镍。
15.根据权利要求7所述的电阻式随机存取存储器,其特征在于,所述第七导电层与所述第八导电层的材料包括氮化钛、氮化钽、钛、钽或氧化铟锡。
16.根据权利要求7所述的电阻式随机存取存储器,其特征在于,所述第二限流材料层的材料包括硅或二氧化钛。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610403368.1A CN107482033B (zh) | 2016-06-08 | 2016-06-08 | 电阻式随机存取存储器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610403368.1A CN107482033B (zh) | 2016-06-08 | 2016-06-08 | 电阻式随机存取存储器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107482033A true CN107482033A (zh) | 2017-12-15 |
CN107482033B CN107482033B (zh) | 2021-02-26 |
Family
ID=60594468
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610403368.1A Active CN107482033B (zh) | 2016-06-08 | 2016-06-08 | 电阻式随机存取存储器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107482033B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130026438A1 (en) * | 2011-07-29 | 2013-01-31 | Intermolecular, Inc. | Current-limiting layer and a current-reducing layer in a memory device |
US20130119341A1 (en) * | 2011-01-27 | 2013-05-16 | Institute of Microelectronics, Chinese Academy of Sciences | Resistive random access memory cell and memory |
-
2016
- 2016-06-08 CN CN201610403368.1A patent/CN107482033B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130119341A1 (en) * | 2011-01-27 | 2013-05-16 | Institute of Microelectronics, Chinese Academy of Sciences | Resistive random access memory cell and memory |
US20130026438A1 (en) * | 2011-07-29 | 2013-01-31 | Intermolecular, Inc. | Current-limiting layer and a current-reducing layer in a memory device |
Also Published As
Publication number | Publication date |
---|---|
CN107482033B (zh) | 2021-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10770141B2 (en) | Semiconductor memory devices including a memory array and related method incorporating different biasing schemes | |
US8817525B2 (en) | Semiconductor memory device | |
US9208869B2 (en) | Resistive RAM, method for fabricating the same, and method for driving the same | |
US8525142B2 (en) | Non-volatile variable resistance memory device and method of fabricating the same | |
US8203865B2 (en) | Non-volatile memory cell with non-ohmic selection layer | |
KR101219774B1 (ko) | 전이금속 산화막을 갖는 반도체소자의 제조방법 및 관련된소자 | |
US8957399B2 (en) | Nonvolatile memory element and nonvolatile memory device | |
JP6577954B2 (ja) | 切り替えコンポーネントおよびメモリユニット | |
CN110010179A (zh) | 电阻式随机存取存储器件及其操作方法 | |
US20130043451A1 (en) | Nonvolatile Memory Elements And Memory Devices Including The Same | |
JPWO2006137111A1 (ja) | 不揮発性半導体記憶装置及びその書き込み方法 | |
US8451647B2 (en) | Resistance control method for nonvolatile variable resistive element | |
US8471325B2 (en) | Nonvolatile memory device and method for manufacturing the same | |
JP2015521382A (ja) | スイッチングデバイスの構造および方法 | |
US8981327B1 (en) | Carbon-doped silicon based selector element | |
US9443906B2 (en) | TiOx based selector element | |
US9012878B1 (en) | MoOx based selector element | |
US10468458B2 (en) | Resistive random access memory having selector and current limiter structures | |
US8975610B1 (en) | Silicon based selector element | |
US11978509B2 (en) | Semiconductor memory devices with differential threshold voltages | |
US20150179934A1 (en) | ZrOx/STO/ZrOx Based Selector Element | |
CN107482033A (zh) | 电阻式随机存取存储器 | |
TWI650887B (zh) | 電阻式隨機存取記憶體 | |
TW202105681A (zh) | 選擇元件、記憶胞、及記憶裝置 | |
TWI622159B (zh) | 隨機存取記憶體結構 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |