TWI437568B - 改善運作在寬溫度範圍之快閃記憶儲存裝置特性的方法 - Google Patents

改善運作在寬溫度範圍之快閃記憶儲存裝置特性的方法 Download PDF

Info

Publication number
TWI437568B
TWI437568B TW101130929A TW101130929A TWI437568B TW I437568 B TWI437568 B TW I437568B TW 101130929 A TW101130929 A TW 101130929A TW 101130929 A TW101130929 A TW 101130929A TW I437568 B TWI437568 B TW I437568B
Authority
TW
Taiwan
Prior art keywords
flash memory
temperature
test voltage
read
data
Prior art date
Application number
TW101130929A
Other languages
English (en)
Other versions
TW201351416A (zh
Inventor
Chih Nan Yen
Original Assignee
Storart Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Storart Technology Co Ltd filed Critical Storart Technology Co Ltd
Publication of TW201351416A publication Critical patent/TW201351416A/zh
Application granted granted Critical
Publication of TWI437568B publication Critical patent/TWI437568B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

改善運作在寬溫度範圍之快閃記憶儲存裝置特性的方法
本發明與改善快閃記憶體的特性有關，特別是關於一種用於在讀取重試操作中降低測試次數的方法，而使用在讀取重試操作中的測試次數越少快閃記憶體儲存裝置的特性更好。
目前，快閃記憶體在儲存系統中是非常普遍的。不同種類的記憶體技術係使用不同的快閃型態(flash types)。NAND快閃記憶體係為用在儲存其中一種最普遍的記憶體裝置。由於其係具有速度快、密度高、功率消耗低以及成本低等優點，因此NAND快閃記憶體係廣泛地使用在移動系統上，包括手機(mobile phone)、MP3播放器、數位相機、可攜式電腦等等。對移動系統而言，溫度耐受度(temperature tolerance)係為一重要因素(factor)。溫度敏感度(temperature sensitivity)係為NAND快閃記憶體的一特性，特別是對更先進的製程而言。當一錯誤位元個數(error bit number)超過錯誤更正編碼(Error Correction Coding，ECC)之更正極限容量時，讀取重試方式(Read Retry Method)係應用於修正此問題。目前的讀取重試方式係能夠克服此問題，但通常不會有效。從最大到最小一個接一個不同感測電壓值(sense voltage)的測試，目前讀取重試方式在發現適合的感測電壓值之前係可花費一些時間。此讀取重試序列係可導致顯著突發性能降低。穩定讀/寫(steady read/write)特性對移動應用產品(mobile application)而言是重要的。
請參考圖1，係表示習知快閃記憶體寫入命令程序(write command process)的流程圖。
習知快閃記憶體寫入命令程序(write command process)的步驟如下：步驟S11：接收一「寫入」命令(CMD)；以及步驟S12：將資料寫入一快閃記憶體。
請參考圖2，係表示習知快閃記憶體讀取命令程序(read command process)的流程圖。
習知快閃記憶體讀取命令程序(read command process)的步驟包括：步驟S21：接收一「讀取」命令(CMD)；步驟S22：從一NAND快閃記憶體圖取資料；步驟S23：判斷循環碼(Cyclic Codes)是否符合；若是的話，停止本程序；若否的話，繼續執行下一步驟；步驟S24：確認錯誤更正編碼(ECC)引擎(engine)是否可以更正；若是的話，錯誤更正編碼引擎開始進行更正(步驟S241)；若否的話，繼續執行下一步驟；步驟S25：提供一電壓VT1當作一第一測試電壓用於讀取重試到一記憶體胞陣列(memory cell array)；步驟S26：從NAND快取記憶體讀取資料；步驟S27：判斷循環碼是否符合；若是的話，則執行步驟 S241；若否的話，則執行下一步驟；步驟S28：確認錯誤更正編碼引擎是否可以更正；若是的話，執行步驟S241；若否的話，繼續執行下一步驟；以及步驟29：確認是否所有可獲得的測試電壓VTn已經試過；若是的話，提出一不可更正的錯誤(uncorrectable error)(步驟S291)；若否的話，提供另一測試電壓VTn(步驟S292)並回到步驟S22。
當一錯誤位元個數(error bit number)超過錯誤更正編碼(ECC)引擎之容量時，係依序地測試多個感測電壓。這些測試電壓係從最低電壓位準(voltage level)的電壓VT1開始，而到最高電壓位準的電壓VTn。一旦快閃記憶體資料的錯誤位元個數係在錯誤更正編碼(ECC)引擎的涵蓋之內，則錯誤更正編碼(ECC)引擎係會恢復這些錯誤位元(error bits)。
然而，如圖3所示，在如室溫的一第一溫度下之一第一脈衝曲線CU1以及在如高於室溫之程式化溫度的一第二溫度下之一第二脈衝曲線CU2是不同的，其中，水平軸代表時間，垂直軸代表資料量。在第一溫度下，程序(process)是從電壓VT1到電壓VTn，例如電壓VT1到電壓VT7。但是在第二溫度下，第二脈衝曲線CU2係位移到第一脈衝曲線CU1的右邊，且程序亦係從電壓VT1到電壓VTn，例如與第一脈衝曲線CU1比較下，電壓VT1到電壓VT2是不合格的(failed)而電壓VT3到電壓VT7 是合格的(passed)。
無論溫度為何，程序係總是從電壓VT1開始，使得測試浪費太多時間。
請參考美國公開專利US20100322007(後文稱’007專利)，其係揭露一種讀取資料的快閃記憶體及其方法。此方法包括執行一測試讀取操作，此操作係指向到測試資料，此測試資料係以一反覆地提供一序列的測試讀取重試操作而儲存在快閃記憶體的一記憶體胞陣列中，其中，每一連續測試讀取重試操作係使用個別地比一前一測試讀取重試操作更高的測試讀取電壓位準，直到在序列之測試讀取重試操作的其中一測試讀取重試操作，成功地讀取到使用與此一測試讀取重試操作關聯之一最小測試讀取重試電壓的測試資料；設定用於快閃記憶體裝置的一初始讀取電壓，其係等於最小讀取重試電壓，且之後執行一標準讀取操作，其係指向到使用者資料，此使用者資料係以重複地提供一序列地讀取重試操作而儲存在記憶體胞陣列中。
然而，’007專利所揭露的方法係更正由不同溫度的快閃記憶體的錯誤，但卻不太有效。
基於上述問題，發明人提出了一種改善運作在寬溫度範圍之快閃記憶儲存裝置特性的方法，以克服現有技術的缺陷。
本發明目的在於提供一種改善運作在寬溫度範圍之快閃記憶儲存裝置特性的方法，其係可藉由依據一溫度感測器的目前溫度以縮短測試時間，進而改善效率。
為達上述目的，本發明係提供一種改善運作在寬溫度範圍之快閃記憶儲存裝置特性的方法，其步驟係包括：步驟SA01：接收一讀取命令；步驟SA02：從一NAND快取記憶體讀取資料；步驟SA03：判斷循環碼是否符合；若是的話，結束此流程；若否的話，繼續執行下一步驟；步驟SA04：確認一錯誤更正編碼引擎使否可以進行更正；若是的話，該錯誤更正編碼引擎係開始進行更正；若否的話，則繼續進行下一步驟；步驟SA04’：從一溫度感測器獲得一目前溫度及一程式化溫度；步驟SA05：確認一讀取重試紀錄表；確認一實體位址是否具有曾經提供一讀取重試方式且具有恰當的起始測試電壓紀錄；若是的話，跳到步驟SA07；若否的話，繼續進行下一步驟；步驟SA06：計算依據該目前溫度及該程式化溫度的一讀取重試起始測試電壓；步驟SA07：提供該讀取重試起始測試電壓給一記憶體胞陣列；步驟SA08：從該NAND快閃記憶體讀取資料；步驟SA09：判斷循環碼是否符合；若是的話，將該目前測試電壓儲存到該讀取重試紀錄表；若否的話，繼續進行下一步驟； 步驟SA10：確認該錯誤更正編碼引擎是否可以進行更正；若是的話，執行該步驟SA04；若否的話，繼續進行下一步驟；以及步驟SA11：確認所有可獲得的該等讀取重試起始測試電壓是否已經試過；若是的話，提出一不可更正錯誤的報告；若否的話，提供另一測試電壓並回到該步驟SA08。
其中，該溫度感測器係設置在該NAND快閃記憶體內部或外部。
雖然本發明使用了幾個較佳實施例進行解釋，但是下列圖式及具體實施方式僅僅是本發明的較佳實施例；應說明的是，下面所揭示的具體實施方式僅僅是本發明的例子，並不表示本發明限於下列圖式及具體實施方式。
請參考圖4，係表示本發明一快閃記憶體執行寫入命令的流程圖。
本發明一實施例的一快閃記憶體執行寫入命令的流程，其步驟包括：步驟S31：接收寫入命令；步驟S32：從一溫度感測器獲得一目前溫度；步驟S33：紀錄目前溫度當作程式化溫度(TEMP_prog)；以及步驟S34：將資料寫入到一快閃記憶體。
上述的溫度感測器(圖未示)係可設置在快閃記憶體的內部或外部，但並不以此為限。
請參考圖5，係表示本發明一快閃記憶體執行讀取命令的詳細流程圖。
本發明一快閃記憶體執行讀取命令的詳細流程，其步驟係包括：步驟S401：接收一讀取命令；步驟S402：從一NAND快閃記憶體讀取資料；步驟S403：判斷循環碼是否符合；若是的話，結束本流程；若否的話，繼續進行下一步驟；步驟S404：確認一錯誤更正編碼引擎是否可以進行更正；若是的話，則錯誤更正編碼引擎開始進行更正(步驟S414)；若否的話，則繼續進行下一步驟；步驟S404，：從設置在快閃記憶體內部或外部之溫度感測器獲得一目前溫度及一程式化溫度(TEMP_prog)，其中，所述的目前溫度係當快閃記憶體未使用或者是在程式化之前由溫度感測器所感測，而程式化溫度係當快閃記憶體正在程式化時由溫度感測器所感測；步驟S405：確認一讀取重試紀錄表；即確認一實體位址(physical address)是否具有曾經提供讀取重試方式且具有恰當的起始測試電壓紀錄；若是的話，則跳到步驟S407；若否的話，則繼續進行下一步驟； 步驟S406：依據所述的目前溫度及所述的程式化溫度以計算讀取重試起始測試電壓；步驟S407：將讀取重試起始測試電壓VT提供給一記憶體胞陣列；步驟S408：從NAND快閃記憶體讀取資料；步驟S409：判斷循環碼是否符合；若是的話，將目前測試電壓VT儲存到讀取重試紀錄表(步驟S413)；若否的話，則繼續進行下一步驟；步驟S410：確認錯誤更正編碼引擎是否可以進行更正；若是的話，則跳至步驟S414；若否的話，則繼續進行下一步驟；以及步驟S411：確認所有可獲得的測試電壓VT是否已經試過；若是的話，提出一不可更正錯誤的報告(步驟S415)；若否的話，提供另一測試電壓VT並回到步驟S408(步驟S412)。
在步驟S401中，一快閃控制器係從一主機(HOST)接收所述的讀取命令。在步驟S402中，快閃控制器係將邏輯位置(logical address)轉譯成實體位址(physical address)，並從NAND快閃記憶體讀取資料。在步驟S403中，快閃控制器係用從NAND快閃記憶體讀取的資料以計算所述的循環碼，並與儲存在NAND快閃記憶體中的循環碼相比較。在步驟S404中，錯誤更正編碼引擎係確認錯誤位元個數是否在最大錯誤位元容許範圍內。在步驟S406中，快閃控制器係確認所需資料的程式化溫度，並與目前溫度相 比較。使用某些算術(arithmetic)，快閃控制器係使用一恰當值(proper value)給起始測試電壓VT。在步驟S408中，快閃控制器係在從NAND快閃記憶體讀取資料。在步驟S409中，快閃控制器係用從NAND快閃記憶體讀取的資料以計算循環碼，並與儲存在NAND快閃記憶體的循環碼相比較。在步驟S410中，錯誤更正編碼引擎係確認錯誤位元個數是否在最大錯誤位元容許範圍內。在步驟S411中，測試電壓VT的數量係可預先定義。在步驟S412中，係依據目前溫度及程式化溫度(TEMP_prog)而提供一下一個測試電壓VT。所述的下一個測試電壓VT的電壓值係可由目前溫度與程式化溫度的某些算術(arithmetic)來決定。在步驟S414中，錯誤更正編碼引擎係執行中並獲得正確資料。在步驟S415中，係回傳資料不可更正資訊(data uncorrectable information)。
溫度資訊係從一溫度感測器所獲得，且其係在完成寫入命令前即已經紀錄。此溫度資訊係代表著資料的程式化溫度。當此資料係由主機(HOST)所提出的需求時，則其讀取流程係如圖5所示。假若此時的溫度係與程式化時的溫度差異甚大的話，則其分佈會位移一距離。其係在程式化與讀取之間的溫度差異，如T-factor。有了T-factor的資訊，係可提供補償電壓已選擇起始測試電壓。其係意謂某些非必須的測試電壓位準係可預先跳過。假若具有感測電壓之讀取資料的錯誤位元個數係超過錯誤更正編碼引擎容量的話，則提供下一個測試電壓。由於有附加T-factor，即可判斷下一個測試電壓的方向。亦即，下一個測試電壓係可為較高的電壓位準或者是較低的電壓位準中之一。一旦一感測電壓獲 得具有可更正錯誤位元個數的資料，則紀錄此測試電壓。假若下次是由主機讀取相同一頁面的話，則此資訊係會用於界定起始測試電壓當作參考。
請參考圖6，係表示在圖5中讀取重試的例示圖。
在如室溫之一第一溫度係的一第一脈衝曲線CU1’以及在高於室溫之一第二溫度下的一第二脈衝曲線CU2’是不同的，其中，水平軸係為時間，而垂直軸係為資料量。在第一溫度下，流程是從測試電壓VT1到VTn，例如VT1到VT7。再來，在第二溫度下，第二脈衝曲線CU2’係向第一脈衝曲線CU1’的右方位移T-factor距離，但是流程僅從測試電壓VT3開始測試而至測試電壓VTn，例如與第一脈衝曲線CU1’以及圖3相比較，係可直接跳過測試電壓VT1~VT4，而且測試電壓VT5~VT7是合格的。
舉例來說，一使用者在北極地區拍照。其係意謂在攝氏零下20度C將資料程式化到一快閃記憶體中。在旅行之後，此使用者回到熱帶地區並將照片出示給朋友看時，亦即，資料係在攝氏40度C時從相同的快閃記憶體中讀取。超過60度的溫度差異係可造成如圖3所示的電壓位移。對習知的讀取重試方式而言，其係在每一迴圈需要從測試電壓VT1到測試電壓VT5進行測試，已獲得正確的資料。而對於本發明的讀取方法而言，其係可直接從測試電壓VT5開始測試而無需額外的測試，至少改善了30%的測試效率。
因此，依據本發明的讀取方法係可依據一溫度感測器所感測的目前溫度一縮短測試時間，進而改善測試效率。
雖然本發明以相關的較佳實施例進行解釋，但是這並不構成對本發明的限制。應說明的是，本領域的技術人員根據本發明的思想能夠構造出很多其他類似實施例，這些均在本發明的保護範圍之中。
 [本發明]
CU1‧‧‧第一脈衝曲線
CU1’‧‧‧第一脈衝曲線
CU2‧‧‧第二脈衝曲線
CU2’‧‧‧第二脈衝曲線
TEMP_prog‧‧‧程式化溫度
VT‧‧‧測試電壓
VT1~VT7‧‧‧測試電壓
VTn‧‧‧測試電壓
圖1 係表示習知快閃記憶體寫入命令程序(write command process)的流程圖。
圖2 係表示習知快閃記憶體讀取命令程序(read command process)的流程圖。
圖3 係表示圖2中讀取重試的示意圖。
圖4 係表示本發明一快閃記憶體執行寫入命令的流程圖。
圖5 係表示本發明一快閃記憶體執行讀取命令的詳細流程圖。
圖6 係表示在圖5中讀取重試的例示圖。

Claims (10)

  1. 一種改善運作在寬溫度範圍之快閃記憶儲存裝置特性的方法，其步驟包括：步驟SA01：接收一讀取命令；步驟SA02：從一NAND快取記憶體讀取資料；步驟SA03：判斷循環碼是否符合；若是的話，結束此流程；若否的話，繼續執行下一步驟；步驟SA04：確認一錯誤更正編碼引擎使否可以進行更正；若是的話，該錯誤更正編碼引擎係開始進行更正；若否的話，則繼續進行下一步驟；步驟SA04’：從一溫度感測器獲得一目前溫度及一程式化溫度；步驟SA05：確認一讀取重試紀錄表；確認一實體位址是否具有曾經提供一讀取重試方式且具有恰當的起始測試電壓紀錄；若是的話，跳到步驟SA07；若否的話，繼續進行下一步驟；步驟SA06：計算依據該目前溫度及該程式化溫度的一讀取重試起始測試電壓；步驟SA07：提供該讀取重試起始測試電壓給一記憶體胞陣列；步驟SA08：從該NAND快閃記憶體讀取資料；步驟SA09：判斷循環碼是否符合；若是的話，將一目前測試電壓儲存到該讀取重試紀錄表；若否的話，繼續 進行下一步驟；步驟SA10：確認該錯誤更正編碼引擎是否可以進行更正；若是的話，執行該步驟SA04；若否的話，繼續進行下一步驟；以及步驟SA11：確認所有可獲得的該等讀取重試起始測試電壓是否已經試過；若是的話，提出一不可更正錯誤的報告；若否的話，提供另一測試電壓並回到該步驟SA08。
  2. 依據申請專利範圍第1項所述的方法，其中，該溫度感測器係設置在該NAND快閃記憶體內部或外部。
  3. 依據申請專利範圍第1項所述的方法，其中，在該步驟SA01中，一快閃控制器係從一主機(HOST)接收該讀取命令。
  4. 依據申請專利範圍第3項所述的方法，其中，在該步驟SA02中，該快閃控制器係將邏輯位置(logical address)轉譯成實體位址(physical address)，並從該NAND快閃記憶體讀取資料。
  5. 依據申請專利範圍第4項所述的方法，其中，在該步驟SA03中，該快閃控制器係用從該NAND快閃記憶體讀取的資料以計算該循環碼，並與儲存在該NAND快閃記憶體中的循環碼相比較。
  6. 依據申請專利範圍第5項所述的方法，其中，在該步驟SA04中，該錯誤更正編碼引擎係確認其錯誤位元個數是否在一最大錯誤位元容許範圍內。
  7. 依據申請專利範圍第6項所述的方法，其中，在該步驟SA06 中，該快閃控制器係確認所需資料的該程式化溫度，並與目前溫度相比較，其中，該快閃控制器係使用利用一算術所獲得的一恰當值給一起始測試電壓。
  8. 依據申請專利範圍第7項所述的方法，其中，在該步驟SA08中，該快閃控制器係在從該NAND快閃記憶體讀取資料，在該步驟SA09中，該快閃控制器係用從該NAND快閃記憶體讀取的資料以計算各該循環碼，並與儲存在該NAND快閃記憶體的循環碼相比較。
  9. 依據申請專利範圍第8項所述的方法，其中，在該步驟SA10中，該錯誤更正編碼引擎係確認其錯誤位元個數是否在該最大錯誤位元容許範圍內，在該步驟SA11中，該等測試電壓的數量係為預先定義。
  10. 依據申請專利範圍第9項所述的方法，其中，在提供另一測試電壓並回到步驟SA08的該步驟中，係依據該目前溫度及該程式化溫度而提供一下一個測試電壓，該下一個測試電壓的電壓值係經過該目前溫度與該程式化溫度的一算術來決定，在該錯誤更正編碼引擎開始進行更正的該步驟中，該錯誤更正編碼引擎係執行中並獲得正確資料，在提出該不可更正錯誤的報告之該步驟中，係將該資料不可更正的錯誤之資訊回傳。
TW101130929A 2012-05-09 2012-08-27 改善運作在寬溫度範圍之快閃記憶儲存裝置特性的方法 TWI437568B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/467,992 US8514646B1 (en) 2012-05-09 2012-05-09 Method for improving performance when flash memory storage device works in wide temperature range

Publications (2)

Publication Number Publication Date
TW201351416A TW201351416A (zh) 2013-12-16
TWI437568B true TWI437568B (zh) 2014-05-11

Family

ID=48952175

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101130929A TWI437568B (zh) 2012-05-09 2012-08-27 改善運作在寬溫度範圍之快閃記憶儲存裝置特性的方法

Country Status (2)

Country Link
US (1) US8514646B1 (zh)
TW (1) TWI437568B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5792019B2 (ja) * 2011-10-03 2015-10-07 株式会社日立製作所 半導体装置
US20130185612A1 (en) * 2012-01-18 2013-07-18 Samsung Electronics Co., Ltd. Flash memory system and read method of flash memory system
KR102076231B1 (ko) * 2013-07-09 2020-02-12 에스케이하이닉스 주식회사 데이터 저장 장치, 그것의 동작 방법 및 그것을 포함하는 데이터 처리 시스템
KR102114234B1 (ko) * 2013-10-22 2020-05-25 에스케이하이닉스 주식회사 데이터 저장 시스템 및 그것의 동작 방법
KR102215741B1 (ko) 2014-06-23 2021-02-17 삼성전자주식회사 불휘발성 메모리 및 메모리 컨트롤러를 포함하는 스토리지 장치 및 스토리지 장치의 동작 방법
KR20160073868A (ko) 2014-12-17 2016-06-27 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US9484098B1 (en) * 2015-08-05 2016-11-01 Sandisk Technologies Llc Smart reread in nonvolatile memory
KR102420588B1 (ko) 2015-12-04 2022-07-13 삼성전자주식회사 비휘발성 메모리 장치, 메모리 시스템, 비휘발성 메모리 장치의 동작 방법 및 메모리 시스템의 동작 방법
US10102920B2 (en) 2016-08-15 2018-10-16 Sandisk Technologies Llc Memory system with a weighted read retry table
CN108363544B (zh) * 2017-01-26 2021-05-07 建兴储存科技(广州)有限公司 固态储存装置及其读取重试方法
US10146460B1 (en) * 2017-06-01 2018-12-04 Apple Inc. Programming schemes for avoidance or recovery from cross-temperature read failures
CN107491536B (zh) * 2017-08-22 2020-07-07 广东小天才科技有限公司 一种试题校验方法、试题校验装置及电子设备
TWI693604B (zh) * 2018-03-06 2020-05-11 深圳衡宇芯片科技有限公司 用於決定非揮發性記憶體中位元值的方法與系統
JP2019164858A (ja) * 2018-03-19 2019-09-26 東芝メモリ株式会社 メモリシステム
KR102553780B1 (ko) * 2018-05-10 2023-07-10 에스케이하이닉스 주식회사 메모리 장치, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법
US10446237B1 (en) 2018-06-29 2019-10-15 Micron Technology, Inc. Temperature sensitive NAND programming
CN109269682B (zh) * 2018-09-27 2021-10-01 北京遥测技术研究所 一种热流传感器的标定装置和标定方法
CN110659146A (zh) * 2019-08-05 2020-01-07 广州妙存科技有限公司 一种基于温度的闪存重读方法
KR20210062364A (ko) * 2019-11-21 2021-05-31 에스케이하이닉스 주식회사 메모리 장치 및 그것의 동작 방법
CN111552617A (zh) * 2020-05-06 2020-08-18 深圳忆联信息系统有限公司 NAND Flash的温度获取方法、装置、计算机设备及存储介质
CN112527202A (zh) * 2020-12-14 2021-03-19 深圳市硅格半导体有限公司 闪存存储器的管理方法、系统、终端设备及存储介质
TWI780810B (zh) * 2021-07-08 2022-10-11 力晶積成電子製造股份有限公司 非揮發性記憶體裝置及其讀取驗證電壓的決定方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7954037B2 (en) * 2005-10-25 2011-05-31 Sandisk Il Ltd Method for recovering from errors in flash memory
KR101626528B1 (ko) * 2009-06-19 2016-06-01 삼성전자주식회사 플래시 메모리 장치 및 이의 데이터 독출 방법

Also Published As

Publication number Publication date
TW201351416A (zh) 2013-12-16
US8514646B1 (en) 2013-08-20

Similar Documents

Publication Publication Date Title
TWI437568B (zh) 改善運作在寬溫度範圍之快閃記憶儲存裝置特性的方法
US20240005988A1 (en) Nonvolatile memory and writing method
KR102508868B1 (ko) 플래시 메모리에 대한 리프레시 관리
US8873323B2 (en) Method of executing wear leveling in a flash memory device according to ambient temperature information and related flash memory device
US8305811B2 (en) Flash memory device and method of reading data
CN110502185B (zh) 重读页面数据方法
JP5652586B2 (ja) メモリシステムの動作方法並びにそれを含むメモリシステム及びメモリカード
US9019770B2 (en) Data reading method, and control circuit, memory module and memory storage apparatus and memory module using the same
KR20180040288A (ko) 비휘발성 메모리 장치의 리클레임 제어 방법, 상기 비휘발성 메모리 장치를 포함하는 저장 장치의 동작 방법 및 저장 장치
US20090327804A1 (en) Wear leveling in flash storage devices
WO2015047688A1 (en) Updating read voltages
KR20150073109A (ko) 데이터 저장 디바이스 및 그 데이터 유지 방법
US9323660B2 (en) Memory access control apparatus and memory access control method
WO2014092966A1 (en) System and method to update read voltages in a non-volatile memory in response to tracking data
US8295084B2 (en) Nonvolatile memory device and related programming method
TW201117218A (en) Methods for measuring usable lifespan and replacing an in-system programming code of a memory device, and data storage system using the same
US10049007B2 (en) Non-volatile memory device and read method thereof
TWI606451B (zh) 非揮發性記憶裝置及其控制方法
US8605505B2 (en) Semiconductor integrated circuit and data read method
CN108777156A (zh) 一种闪存数据处理方法及装置
CN114582402A (zh) 非易失性存储器及其编程方法、计算机系统
JP2020042890A (ja) メモリシステムおよびメモリシステムの制御方法
CN109426443B (zh) 存储器控制装置和方法
JP6423282B2 (ja) メモリ制御装置及びメモリ制御方法
CN106328202B (zh) 闪存装置及数据擦除方法