TWI435092B - 電路檢測方法及系統 - Google Patents
電路檢測方法及系統 Download PDFInfo
- Publication number
- TWI435092B TWI435092B TW101105304A TW101105304A TWI435092B TW I435092 B TWI435092 B TW I435092B TW 101105304 A TW101105304 A TW 101105304A TW 101105304 A TW101105304 A TW 101105304A TW I435092 B TWI435092 B TW I435092B
- Authority
- TW
- Taiwan
- Prior art keywords
- images
- enlarged
- current value
- area
- circuit
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 24
- 238000012360 testing method Methods 0.000 claims description 46
- 238000001514 detection method Methods 0.000 claims description 43
- 230000002159 abnormal effect Effects 0.000 claims description 25
- 239000011295 pitch Substances 0.000 claims description 16
- 230000003247 decreasing effect Effects 0.000 claims description 2
- 230000003321 amplification Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 15
- 238000003199 nucleic acid amplification method Methods 0.000 description 15
- 230000008901 benefit Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000013522 software testing Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Description
本發明係關於一種電路檢測方法及系統,特別是一種以透過動態放大分析一模擬電路之方式,以判斷依循該模擬電路製成之電路板是否會有部分區域通過電流不足之現象產生之電路檢測方法及系統。
當於電路板線路之設計中遇有迴路型訊號時,如圖1所示,通常布局的第一圖像91分別代表模擬電路90中之各導通點(即白色虛線之圓圈,Thermal PAD)會被第二圖像92分別代表模擬電路90中之各非導通點包圍(即黑色圓圈,Isolation PAD);而當黑色箭頭指示之間隙寬度過於狹窄或是小於1密爾(mil)時,將導致可通過被包圍區域內之電流過小、不足或甚至無法導通之現象,造成系統無法正常運作或不穩定甚至無法開機,而此問題之產生,由於不是單點接線之接地層及電源層發生異常,因此以目前現有的軟體測試工具是無法及時檢測出異常,也因此當遇到生產經驗較少或能力較差之廠商時,無法於製程中發覺時,則製成之產品之訊號品質即會有高有低或不穩定。
而為避免前述情形發生,現行的解決方式,均是在以軟體設計的最後階段,先產出一種版本的資料,再以其他工具或人工之方式進行確認,惟此時多已接近設計完成之時,能修改的時間有限,故於確認時可能會有所遺漏。因此,實有必要發明一種新的測試方法及系統,以改善先前技術之缺失。
本發明之主要目的係在提供一種以透過測試模擬電路之方式,判斷依循該模擬電路製成之電路板是否會產生異常之電路檢測方法。
本發明之另一主要目的係在提供一種可用以完成上述方法之電路檢測系統。
為達成上述之目的,本發明之電路檢測方法係以透過測試模擬電路之方式判斷依照該模擬電路製成之電路板是否異常,本發明之電路檢測方法包括有以下步驟:依據模擬電路顯示測試畫面,而測試畫面包括有複數第一圖像及複數第二圖像,其中各第一圖像分別代表模擬電路中之各導通點,而各第二圖像分別代表模擬電路中之各非導通點;放大複數第二圖像至預定寬度;檢視是否有封閉區域被隔離形成,其中封閉區域係由放大後之複數第二圖像中之其中一部分圍繞而隔離形成,其中若無封閉區域形成,則判斷電路板為正常,而若有封閉區域形成,則判斷電路板上對應封閉區域內之區域為疑似異常區域。
依據本發明之一實施例,本發明之電路檢測方法更可透過以下步驟計算出形成封閉區域之各第二圖像放大前兩兩相互間隔之複數通道之各間距值,藉以根據該間距總和值判定一預估電流值:
於每次放大複數第二圖像後,檢視複數第二圖像兩兩相互間隔之複數通道之數量是否減少;若無減少,則判斷複數第二圖像是否已放大至預定寬度,其中若已放大至預定寬度時,檢視是否有封閉區域被隔離形成;若尚未放大至預設寬度時,則再一次放大複數第二圖像;若複數通道之數量有減少,則確認複數通道中之其中一通道消失時之一定點座標位置,並根據該定點座標位置判斷位於該定點座標位置上之兩第二圖像之中心座標位置;計算位於定點座標位置上之兩第二圖像放大前之相互間隔之通道之間距值;記錄定點座標位置上之兩第二圖像之中心座標位置及間距值。藉由上述之步驟,當於放大到預定寬度而有封閉區域形成時,依據每次放大後而有記錄之該些中心座標位置及各間距值中,將形成封閉區域之各第二圖像兩兩相互間隔之各通道之各間距值相加,以取得間距總和值。
依據本發明之一實施例,本發明之電路檢測方法更可透過以下步驟判斷出電路板上對應封閉區域內之區域是否為異常:
依據被包圍在封閉區域內之至少一第一圖像所代表之至少一導通點所需之至少一需求電流值,以計算需通過封閉區域內之需求總電流值;根據預估電流值及需求總電流值,判斷電路板上對應封閉區域內之區域是否異常;其中,若預估電流值大於或等於需求總電流值時,則判斷該區域為正常,若預估電流值小於需求總電流值時,則判斷該區域為異常。
本發明之電路檢測系統包括有顯示模組、放大模組、檢視模組、判斷模組、運算模組及記憶體,其中運算模組包括有定位模組以及計算模組。藉由以上各模組,使得本發明之電路檢測系統可用以完成本發明之電路檢測方法。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂,下文特舉出本發明之具體實施例,並配合所附圖式,作詳細說明如下。
請先參考圖2係關於本發明之電路檢測系統之系統架構圖。
本發明之電路檢測系統1係用以測試一模擬電路,藉以判斷依照該模擬電路製成之電路板是否異常。如圖2所示,於本發明之一實施例中,本發明之電路檢測系統1包括有顯示模組10、放大模組20、檢視模組30、判斷模組40、運算模組50及記憶體60,其中運算模組50包括定位模組51以及計算模組52。於本發明之一具體實施例中,上述各模組除可配置為硬體裝置、軟體程式、韌體或其組合外,亦可藉電路迴路或其他適當型式配置。其中,當任一模組為利用軟體實施時,其係可載於一電腦可讀取儲存媒體。各模組除可以單獨之型式配置外,亦可以結合之型式配置。此外,本實施方式僅例示本發明之較佳實施例,為避免贅述,並未詳加記載所有可能的變化組合。然而,本領域之通常知識者應可理解,上述各模組或元件未必皆為必要。且為實施本發明,亦可能包含其他較細節之習知模組或元件。各模組或元件皆可能視需求加以省略或修改,且任兩模組間未必不存在其他模組或元件。
以下請繼續參考圖2,並請一併參考圖3至圖9。其中圖3係本發明之電路檢測方法之步驟流程圖;圖4係本發明之電路檢測系統於檢測時之測試畫面而測試畫面中之第二圖像原始狀態時之示意圖;圖5係本發明之電路檢測系統於檢測時之測試畫面而測試畫面中之第二圖像被放大2mil時之示意圖;圖6係本發明之電路檢測系統於檢測時之測試畫面而測試畫面中之第二圖像被放大4mil時之示意圖;圖7係本發明之電路檢測系統於檢測時之測試畫面而測試畫面中之第二圖像被放大6mil時之示意圖;圖8係本發明之電路檢測系統於檢測時之測試畫面而測試畫面中之第二圖像被放大8mil時之示意圖;圖9係本發明之電路檢測系統於檢測時之測試畫面而測試畫面中之第二圖像被放大10mil時之示意圖。
如圖3所示,其係關於本發明之一具體實施例之步驟流程圖,而以下將配合圖4至圖9以依序說明本發明之電路檢測方法之步驟流程。惟需注意的是,以下本發明之電路檢測方法雖以圖2所示之電路檢測系統1進行說明,惟本發明之方法並不以應用於前述之電路檢測系統1為限。
首先進行步驟S1:依據模擬電路顯示測試畫面90。
如圖2及圖4所示,於本發明之一實施例中,本發明之電路檢測方法係以透過電路檢測系統1測試一模擬電路之方式,判斷依照該模擬電路製成之電路板是否有異常。而本發明之電路檢測系統1中之顯示模組10係會於測試時依據該模擬電路而顯示有一測試畫面90,該測試畫面90包括有複數第一圖像91及複數第二圖像92,其中各第一圖像91分別代表模擬電路中之各導通點,而各第二圖像92分別代表模擬電路90中之各非導通點。由於藉由檢測系統以依據模擬電路顯示本發明之測試畫面90之方法及其原理係已為先前技術所揭露,且為本發明技術領域中具有通常知識者所知悉並為廣泛應用中,故對此即不再多作贅述。
接著進行步驟S2:放大複數第二圖像92
一旦進入測試畫面90後,放大模組20係用以對複數第二圖像92進行放大之動作。以圖5所示為例,其即為顯示複數第二圖像92被放大2mil時之示意圖。舉例而言,假設各複數第二圖像92於放大前之半徑為30mil,則放大2mil後,其半徑將變為32mil。
接著進行步驟S3:檢視複數第二圖像92兩兩相互間隔之複數通道80之數量是否減少。
於執行放大複數第二圖像92之步驟後,透過檢視模組40檢視在各第二圖像92放大後,其相互間隔之複數通道80之數量是否會因為放大後而有所減少。舉例而言,以圖4至圖5為例,各第二圖像92並未於放大2mil後而有所密合接觸,即表示其兩兩相互間隔之複數通道80之數量並未因此而減少,而當複數第二圖像92兩兩相互間隔之複數通道80之數量沒有減少時,則執行步驟S4。
接著進行步驟S4:判斷複數第二圖像92是否已放大至預定寬度。
當檢視模組40於步驟S3中未檢視出複數通道80之數量有減少時,則透過判斷模組40以判斷此時的複數第二圖像92是否已被放大至預定寬度。於本發明之具體實施例中,本發明之電路檢測方法係以放大10mil作為預設之預定寬度,惟本發明所設定放大之預定寬度當不以此為限。也因此,在如圖5所示僅於放大2mil之情況下,判斷模組40將判斷此時未達預定寬度而使放大模組20再一次執行放大複數第二圖像92之步驟(即步驟S2)。如圖6所示,該圖即表示放大模組20再一次將複數第二圖像92放大2mil(即前後共放大4mil)後之示意圖,而由於此時亦如同前述並未有第二圖像92密合接觸以致通道80之數量減少,且也尚未放大至預定寬度(預定寬度為放大10mil前已述及),因此放大模組40則會再一次將複數第二圖像92放大2mil(如圖7所示)。需注意的是,本發明每次放大之寬度雖以2mil之等差為例,惟本發明並不以此為限,其也可以1、3、5、7、9或由1至10依序放大之。
進行步驟S5:確認複數通道80中之其中一通道80消失時之定點座標位置,並根據定點座標位置判斷位於定點座標位置上之兩第二圖像92之中心座標位置。
如圖2及圖7所示,當複數第二圖像92被放大6mil時,此時於執行步驟S3時,由於已有兩第二圖像92因放大而相互密合接觸而使通道80之數量減少,因此定位模組51於此時將用以進行確認該通道80消失時之定點座標位置。舉例而言,假設兩個第二圖像92密合接觸點係位於座標(5,8)之位置,則此時定位模組51即可以此確認原本存在於該兩第二圖像92之間之通道80消失時之定點座標位置,即座標(5,8)之位置。需注意的是,雖圖7所示僅有一個通道80因放大而消失,惟每次放大消失之通道80數量並不以一個為限,也可能於放大以後同時有數個通道80消失,且放大後兩第二圖像92之密合接觸點亦不以一個為限,一旦放大以後之兩圖像為相交而非相切時,則將會有兩個密合接觸點產生,而此時當會產生兩定點座標位置。
進行步驟S6:計算位於定點座標位置上之兩第二圖92像放大前兩兩相互間隔之通道80之間距值。
當定位模組51確認了原本存在於兩第二圖像92之間之通道80消失時之定點座標位置後,接著計算模組52便可根據該定點座標位置以找尋出距離該定點座標位置最近之兩個第二圖像92之中心座標位置,並根據兩者之中心座標位置去計算原本存在於兩者之間之相互間隔之距離(即消失之通道80之間距值),藉以取得該兩第二圖像92放大前兩兩相互間隔之通道80之間距值。舉例而言,假設兩第二圖像92密合接觸點係位於座標(5,8)之位置,計算模組52便會找尋出距離座標(5,8)最近的兩個第二圖像92之中心座標位置,假設分別為(0,8)及(10,8),接著計算兩中心座標位置之距離並減去兩第二圖像92原始狀態時之半徑(假設為1座標單位),此時即可計算出該兩第二圖像92兩兩相互間隔之通道80之間距值為8座標單位。
進行步驟S7:記錄位於定點座標位置上之兩第二圖像92之中心座標位置及間距值。
當運算模組50確認出通道消失時之定點座標位置及位於該定點座標位置上之兩第二圖像92之中心座標位置,並且計算出位在該定點座標位置上之兩第二圖像92未放大前兩兩相互間隔之通道80之間距值後,透過記憶體60以記錄位於定點座標位置上之兩第二圖像92之中心座標位置及其相互間隔之通道80之間距值。而於每次放大第二圖像92後,若該些第二圖像92之間有通道80消失時,則於執行完步驟S5至S7後,電路檢測系統1之判斷模組40係會執行判斷第二圖像92是否已被放大至預定寬度;而同樣地,若於圖7所示僅在放大6mil而未達放大到10mil之下,放大模組20會再一次將複數第二圖像92放大2mil(如圖8所示)。當複數第二圖像92放大至8mil時,由於並未有新的通道80消失,因此在未達預定寬度之下,將再一次執行步驟S2而將複數第二圖像92放大到10mil(如圖9所示);此時由於又有複數個新的通道80因第二圖像92被放大而消失,因此,電路檢測系統1將再執行一遍步驟S5至S7,以取得該些第二圖像92之中心座標位置及其放大前兩兩相互間隔之各通道80之各間距值,並且在已放大到預定寬度之下,將執行步驟S8。
接著進行步驟S8:檢視是否有封閉區域被隔離形成。
當複數第二圖像92係被放大至預定寬度時,電路檢測系統1之檢視模組30係會開始檢視是否有封閉區域被放大後之複數第二圖像92隔離形成。倘若在放大到預定寬度後並無封閉區域被隔離形成,即已表示各第二圖像92所代表之各非導通點之相互間隔之通道80之間距是足夠的,因此即可以此判定依照此一模擬電路所製成之電路板應為正常。反之,如圖9所示,若在放大至預定寬度後,放大後之複數第二圖像92係圍繞而隔離出一封閉區域時,則判斷模組40將判斷電路板上對應該封閉區域內之區域為疑似異常區域,並進一步要求執行步驟S9。
接著進行步驟S9:根據每次紀錄之各間距值,將形成封閉區域之各第二圖像92兩兩相互間隔之各通道80之各間距值相加,以取得間距總和值。
一旦於放大至預定寬度後而有封閉區域被放大後之第二圖像92隔離形成時,運算模組50係會由每次放大後而有執行步驟S5至S7時所記錄之該些中心座標位置及各間距值中,將形成封閉區域之各第二圖像92放大前兩兩相互間隔之各通道80之各間距值相加,以取得間距總和值,藉以根據該間距總和值判定能通過該封閉區域之預估電流值。舉例而言,假設放大至預定寬度後共有40個通道消失,則每次放大後透過步驟S5至S7而記錄下來之間距值即會有40個,之後再由40個間距值中,將形成封閉區域之各第二圖像92放大前兩兩相互間隔之各通道80之各間距值相加,藉以取得形成封閉區域之各第二圖像之間之所有通道80之間距值加總起來之間距總和值,並藉此推估能通過該封閉區域內之預估電流值。
進行步驟S10:依據被包圍在封閉區域內之至少一第一圖像所代表之至少一導通點所需之至少一需求電流值,以計算需通過封閉區域內之需求總電流值。
本發明之電路檢測方法更可透過運算模組50藉由根據形成封閉區域之各第二圖像92之中心座標位置而判斷出被包圍在該封閉區域內之至少一第一圖像91之數量及各第一圖像91之中心座標位置,接著再依據事先儲存在記憶體60中所有的第一圖像51之中心座標位置及其各自所需之需求電流值之資料,以判斷被包圍在封閉區域內之至少一第一圖像91所代表之導通點所需之需求電流值,藉以計算需通過封閉區域內之需求總電流值。舉例而言,假設模擬電路中共有25個導通點,而依照各導通點顯示出之第一圖像91之數量亦會有25個,且各第一圖像91均會有其自己的中心座標位置及各自所需之需求電流值,而此些資料均會被事先儲存於記憶體60中。一旦於測試中,將第二圖像92放大到預定寬度而有封閉區域形成時,運算模組50即會根據形成封閉區域之各第二圖像92之中心座標位置而判斷出被包圍在該封閉區域內之第一圖像91之數量及其中心座標位置。以圖9所示為例,運算模組50即會判斷出有3個第一圖像91被包圍在該封閉區域內,並且找出該些第一圖像91之中心座標位置,假設分別為座標(3,10)、(4,12)及(6,10),接著運算模組50便可根據事先已儲存的各第一圖像51之中心座標位置及各自所需之需求電流值之資料,以找出位在座標(3,10)、(4,12)及(6,10)之第一圖像91所需之各需求電流值,假設分別為2.2mA、3mA及3.5mA,之後再將各需求電流值相加,即可計算出需通過封閉區域內之需求總電流值為8.7mA。
進行步驟S11:根據預估電估值A及需求總電流值B,判斷電路板上對應封閉區域內之區域是否異常。
於執行完步驟S9及S10後,判斷模組40係會進一步根據於步驟S9所取得之預估電流值A以及於步驟S10所取得之需求總電流值B,判斷通過封閉區域內之預估電流值A是否能滿足該封閉區域內所需之需求總電流量B,藉以判斷電路板上對應封閉區域內之區域是否異常,其中當預估電流值A大於或等於需求總電流量B時,即表示預估的電流量能滿足需求的總電流量,因此判斷該區域為正常;反之,當預估電流值A小於需求總電流值B時,即表示通能過該區域之預估電流量將會有不足之現象產生,因此判斷電路板上對應該封閉區域內之區域為異常。
本發明之電路檢測方法及系統係可以透過動態放大第二圖像92之方式以找尋出模擬電路中之異常區域。而一旦放大到預定寬度而有封閉區域被隔離形成時,即表示能通過進入該封閉區域內之各通道80之間距值係小於或等於預定寬度(本實施例中即為10mil),接著再計算出能通過進入該封閉區域內之各通道80之間距值而將之加總以取得間距總和值,藉以根據該間距總和值判定能通過封閉區域內之預估電流值;之後在與包圍在封閉區域內之所有第一圖像91共同所需之需求總電流值比較,看預估電流值能否滿足需求總電流值,藉以判斷封閉區域內是否異常。惟需注意的是,雖本發明之電路檢測方法從發現封閉區域、計算能通過進入封閉區域內之各通道之各間距值及比較預估電流值及需求總電流值均可透過本發明之電路檢測系統完成,惟本發明並不以此為限。舉例言之,本發明也可只在透過電路檢測系統找尋出疑似異常區域之座標位置,爾後之計算及比較工作則可以透過人工之方式完成之。
綜上所陳,本發明無論就目的、手段及功效,在在均顯示其迥異於習知技術之特徵,為一大突破,懇請 貴審查委員明察,早日賜准專利,俾嘉惠社會,實感德便。惟須注意,上述實施例僅為例示性說明本發明之原理及其功效,而非用於限制本發明之範圍。任何熟於此項技藝之人士均可在不違背本發明之技術原理及精神下,對實施例作修改與變化。本發明之權利保護範圍應如後述之申請專利範圍所述。
1...電路檢測系統
10...顯示模組
20...放大模組
30...檢視模組
40...判斷模組
50...運算模組
51...定位模組
52...計算模組
60...記憶體
80...通道
90...測試畫面
91...第一圖像
92...第二圖像
圖1係本發明之電路檢測系統之先前技術於檢測時之測試畫面之示意圖。
圖2係本發明之電路檢測系統之系統架構圖。
圖3係本發明之電路檢測方法之步驟流程圖。
圖4係本發明之電路檢測系統於檢測時之測試畫面而測試畫面中之第二圖像原始狀態時之示意圖。
圖5係本發明之電路檢測系統於檢測時之測試畫面而測試畫面中之第二圖像被放大2mil時之示意圖。
圖6係本發明之電路檢測系統於檢測時之測試畫面而測試畫面中之第二圖像被放大4mil時之示意圖。
圖7係本發明之電路檢測系統於檢測時之測試畫面而測試畫面中之第二圖像被放大6mil時之示意圖。
圖8係本發明之電路檢測系統於檢測時之測試畫面而測試畫面中之第二圖像被放大8mil時之示意圖。
圖9係本發明之電路檢測系統於檢測時之測試畫面而測試畫面中之第二圖像被放大10mil時之示意圖。
步驟S1:依據模擬電路顯示測試畫面
步驟S2:放大複數第二圖像
步驟S3:檢視複數第二圖像兩兩相互間隔之複數通道之數量是否減少
步驟S4:判斷複數第二圖像是否已放大至預定寬度
步驟S5:確認複數通道中之其中一通道消失時之定點座標位置,並根據定點座標位置判斷位於定點座標位置上之兩第二圖像之中心座標位置
步驟S6:計算位於定點座標位置上之兩第二圖像放大前兩兩相互間隔之通道之間距值
步驟S7:記錄位於定點座標位置上之兩第二圖像之中心座標位置及間距值
步驟S8:檢視是否有封閉區域被隔離形成
步驟S9:根據每次紀錄之各間距值,將形成封閉區域之各第二圖像兩兩相互間隔之各通道之各間距值相加,以取得間距總和值
步驟S10:依據被包圍在封閉區域內之至少一第一圖像所代表之至少一導通點所需之至少一需求電流值,以計算需通過封閉區域內之需求總電流值
步驟S11:根據預估電估值A及需求總電流值B,判斷電路板上對應封閉區域內之區域是否異常
Claims (8)
- 一種電路檢測方法,係以透過測試一模擬電路之方式判斷依照該模擬電路製成之一電路板是否異常,該電路檢測方法包括以下步驟:依據該模擬電路顯示一測試畫面,該測試畫面包括複數第一圖像及複數第二圖像,其中各該第一圖像分別代表該模擬電路中之各導通點,而各該第二圖像分別代表該模擬電路中之各非導通點;放大該複數第二圖像至一預定寬度;檢視是否有一封閉區域被隔離形成,其中該封閉區域係由放大後之該複數第二圖像中之其中一部分圍繞而隔離形成;以及若否,則判斷該電路板為正常;若是,則判斷該電路板上對應該封閉區域內之一區域為一疑似異常區域。
- 如申請專利範圍第1項所述之電路檢測方法,更包括以下步驟:計算形成該封閉區域之各該第二圖像放大前兩兩相互間隔之複數通道之各間距值,並將各間距值相加以取得一間距總和值,藉以根據該間距總和值判定一預估電流值。
- 如申請專利範圍第2項所述之電路檢測方法,其中放大該複數第二圖像至該預定寬度係以分別放大數次之方式逐漸放大達成,而計算各間距值之步驟包括以下步驟:於每次放大該複數第二圖像後,檢視該複數第二圖像兩兩相互間隔之該複數通道之數量是否減少;若否,則判斷該複數第二圖像是否已放大至該預定寬度,其中若已放大至該預定寬度時,檢視是否有該封閉區域被隔離形成;若尚未放大至該預設寬度時,則再一次放大該複數第二圖像;若是,則確認該複數通道中之其中一通道消失時之一定點座標位置,並根據該定點座標位置判斷位於該定點座標位置上之兩第二圖像之中心座標位置;計算位於該定點座標位置上之兩第二圖像放大前之相互間隔之該通道之一間距值;記錄位於該定點座標位置上之兩第二圖像之中心座標位置及該間距值;以及判斷該複數第二圖像是否已放大至該預定寬度,其中若已放大至該預定寬度時,檢視是否有該封閉區域被隔離形成;若尚未放大至該預定寬度時,則再一次放大該複數第二圖像。
- 如申請專利範圍第2項所述之電路檢測方法,更包括以下步驟:依據被包圍在該封閉區域內之至少一第一圖像所代表之至少一導通點所需之至少一需求電流值,以計算需通過該封閉區域內之一需求總電流值;以及根據該預估電流值及該需求總電流值,判斷該電路板上對應該封閉區域內之該區域是否異常;其中,若該預估電流值大於或等於該需求總電流值時,則判斷該區域為正常,若該預估電流值小於該需求總電流值時,則判斷該區域為異常。
- 一種電路檢測系統,用以測試一模擬電路,以判斷依照該模擬電路製成之一電路板是否異常,該電路檢測系統包括:一顯示模組,用以依據該模擬電路顯示一測試畫面,該測試畫面包括複數第一圖像及複數第二圖像,其中各該第一圖像分別代表該模擬電路中之各導通點,而各該第二圖像分別代表該模擬電路中之各非導通點;一放大模組,用以放大該複數第二圖像至一預定寬度;一檢視模組,用以檢視是否有一封閉區域被隔離形成,其中該封閉區域係由放大後之該複數第二圖像中之其中一部分圍繞而隔離形成;一判斷模組,用以根據該封閉區域之有無,以判斷該電路板是否疑似異常,其中若無該封閉區域形成,則判斷該電路板為正常,而若有該封閉區域形成,則判斷該電路板上對應該封閉區域內之一區域為一疑似異常區域。
- 如申請專利範圍第5項所述之電路檢測系統,更包括一運算模組,其用以計算形成該封閉區域之各該第二圖像放大前兩兩相互間隔之複數通道之各間距值,並將各間距值相加以取得一間距總和值,藉以根據該間距總和值判定一預估電流值。
- 如申請專利範圍第6項所述之電路檢測系統,其中該放大模組係以分別放大數次之方式而將該複數第二圖像放大至該預定寬度,而該檢視模組更用以於每次放大該複數第二圖像後,檢視該複數第二圖像兩兩相互間隔之該複數通道之數量是否減少;該運算模組包括一定位模組及一計算模組,其中若該複數通道之數量有減少時,該定位模組係用以確認該複數通道中之其中一通道消失時之一定點座標位置,並根據該定點座標位置判斷位於該定點座標位置上之兩第二圖像之中心座標位置,而該計算模組係用以計算位於該定點座標位置上之兩第二圖像放大前之相互間隔之該通道之一間距值;該電路檢測系統更包括一記憶體,其用以記錄位於該定點座標位置上之兩第二圖像之中心座標位置及該間距值;其中若該複數通道之數量未減少時或該記憶體記錄該定點座標位置上之兩第二圖像之中心位置及該間距值後,判斷模組更用以判斷該複數第二圖像是否已放大至該預定寬度,其中若已放大至該預定寬度時,檢視是否有該封閉區域被隔離形成;若尚未放大至該預定寬度時,則再一次放大該複數第二圖像
- 如申請專利範圍第6項所述之電路檢測系統,其中該運算模組更用以依據被包圍在該封閉區域內之至少一第一圖像所代表之至少一導通點所需之至少一需求電流值,以計算需通過該封閉區域內之一需求總電流值,而該判斷模組更用以根據該預估電流值及該需求總電流值,判斷該電路板上對應該封閉區域內之該區域是否異常;其中,若該預估電流值大於或等於該需求總電流值時,則判斷該區域為正常,若該預估電流值小於該需求總電流值時,則判斷該區域為異常。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101105304A TWI435092B (zh) | 2012-02-17 | 2012-02-17 | 電路檢測方法及系統 |
CN201210045526.2A CN103257312B (zh) | 2012-02-17 | 2012-02-27 | 电路检测方法及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101105304A TWI435092B (zh) | 2012-02-17 | 2012-02-17 | 電路檢測方法及系統 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201335604A TW201335604A (zh) | 2013-09-01 |
TWI435092B true TWI435092B (zh) | 2014-04-21 |
Family
ID=48961340
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW101105304A TWI435092B (zh) | 2012-02-17 | 2012-02-17 | 電路檢測方法及系統 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN103257312B (zh) |
TW (1) | TWI435092B (zh) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4661984A (en) * | 1977-06-03 | 1987-04-28 | Bentley William A | Line inspection system |
US4589140A (en) * | 1983-03-21 | 1986-05-13 | Beltronics, Inc. | Method of and apparatus for real-time high-speed inspection of objects for identifying or recognizing known and unknown portions thereof, including defects and the like |
JP3368644B2 (ja) * | 1993-02-03 | 2003-01-20 | 松下電器産業株式会社 | 配線パターン検査装置及びその方法 |
CN1489091A (zh) * | 2002-10-09 | 2004-04-14 | 英业达股份有限公司 | 区别显示走线可否通过区域的方法 |
US8031929B2 (en) * | 2007-09-21 | 2011-10-04 | Teradyne, Inc. | X-ray inspection of solder reflow in high-density printed circuit board applications |
-
2012
- 2012-02-17 TW TW101105304A patent/TWI435092B/zh not_active IP Right Cessation
- 2012-02-27 CN CN201210045526.2A patent/CN103257312B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN103257312B (zh) | 2015-03-04 |
CN103257312A (zh) | 2013-08-21 |
TW201335604A (zh) | 2013-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI512648B (zh) | 顯示方法、顯示裝置及記錄媒體 | |
JP5459973B2 (ja) | 試料検査装置 | |
TW201432641A (zh) | 漏光檢測系統及方法 | |
TW201942567A (zh) | 異常檢查裝置以及異常檢查方法 | |
TWI498576B (zh) | 顯示面板及其測試方法 | |
TWI435092B (zh) | 電路檢測方法及系統 | |
TW201033836A (en) | Method to automatically add power line in channel between macros | |
TW201324219A (zh) | 訊號線檢查系統及方法 | |
TW201436675A (zh) | 訊號線檢查系統及方法 | |
KR102168688B1 (ko) | 구동 칩 및 이를 포함하는 표시 장치 | |
CN107356343A (zh) | 基于红外热成像技术的半导体制冷片检测方法 | |
CN108805821B (zh) | 检查基板时的测定区域补偿方法 | |
KR101959619B1 (ko) | 반도체 결함 시각화 방법 및 시스템 | |
US7634745B2 (en) | Method for computing the critical area of compound fault mechanisms | |
KR101444259B1 (ko) | 기판 검사 시의 보상 매트릭스 생성방법 | |
JPWO2018198916A1 (ja) | 画像処理装置、画像処理方法及び記憶媒体 | |
TW201439558A (zh) | 電子裝置、靜電放電測試系統和方法 | |
JP2008026271A (ja) | ショート検出方法及びショート検出装置 | |
JPH1019986A (ja) | Cmos集積回路の故障診断装置及び故障診断方法 | |
JP6658173B2 (ja) | 劣化検出装置および劣化検出方法 | |
JP6304951B2 (ja) | 半導体装置の試験プログラム、試験装置及び試験方法 | |
JPWO2007066411A1 (ja) | 半導体装置などの回路の設計装置、その設計方法、及びプログラム | |
JP2013217750A (ja) | 故障箇所診断装置、故障箇所診断方法及びプログラム | |
JPWO2020136831A1 (ja) | 測定装置 | |
JP5899781B2 (ja) | 設計支援装置、設計支援方法および設計支援プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |