TWI434114B - 液晶顯示裝置 - Google Patents

Description

液晶顯示裝置

本發明係提供一種液晶顯示裝置，尤指一種具複數對向電極之液晶顯示裝置。

液晶顯示裝置(Liquid Crystal Display；LCD)是目前廣泛使用的一種平面顯示系統，其具有外型輕薄、省電以及低輻射等優點。液晶顯示裝置的工作原理係為藉由調變液晶層兩端的電壓差來控制液晶分子的排列狀態，據以操作液晶層的透光性，再配合背光模組所提供的光源以顯示影像。一般而言，液晶顯示裝置包含一基板與一對向基板，其中基板係用來設置畫素陣列與掃描驅動電路，對向基板係用來設置對向電極與彩色濾光單元。更精確地說，畫素陣列係設置於基板之顯示區，掃描驅動電路係設置於基板之週邊區，對向電極係設置於對向基板之顯示區與週邊區，彩色濾光單元則夾置於對向電極與對向基板之間。對向電極所接收之共用電壓係針對畫素陣列之運作需求而設定，亦即畫素陣列之運作需配合對向電極之共用電壓以顯示影像。但由於對向電極之分布涵蓋顯示區與週邊區，所以掃描驅動電路之運作係受對向電極之共用電壓影響，然而對向電極之共用電壓並非針對掃描驅動電路之運作而設計，因此可能降低掃描驅動電路之運作效能。

依據本發明之實施例，其揭露一種液晶顯示裝置，其包含基板、畫素電晶體、電連接於畫素電晶體之畫素電極、電連接於畫素電晶體之上拉電晶體、對向基板、對應於畫素電極之第一電極、以及對應於上拉電晶體的閘極之第二電極。畫素電晶體與畫素電極係設置於基板之顯示區，上拉電晶體係設置於基板之週邊區。第一電極係設置於對向基板之顯示區，第二電極係設置於對向基板之週邊區，且與第一電極絕緣。第一電極係用來接收畫素電晶體運作所需之第一共用電壓，據以顯示影像。第二電極係用來接收第二共用電壓，據以提昇上拉電晶體之導通電流與降低上拉電晶體之漏電流。

下文依本發明之液晶顯示裝置，特舉實施例配合所附圖式作詳細說明，但所提供之實施例並非用以限制本發明所涵蓋的範圍。

第1圖為本發明液晶顯示裝置之第一實施例的剖面示意圖。如第1圖所示，液晶顯示裝置200包含基板210、對向基板280、複數畫素電晶體PTr、複數畫素電極250、上拉電晶體220、第一電極290、第二電極295、以及彩色濾光單元285。上拉電晶體220係配置於基板210之週邊區，複數畫素電晶體PTr與複數畫素電極250係配置於基板210之顯示區，其中上拉電晶體220經由閘極線240電連接於複數畫素電晶體PTr。第一電極290係配置於對向基板280之顯示區，用來接收第一共用電壓Vcom1。第二電極295係配置於對向基板280之週邊區，用來接收第二共用電壓Vcom2，第二電極295與第一電極290絕緣。彩色濾光單元285係部分夾置於第一電極290與對向基板280之間，以及部分夾置於第二電極295與對向基板280之間。在另一實施例中，彩色濾光單元285僅配置於對向基板280之顯示區，亦即僅夾置於第一電極290與對向基板280之間。第一電極290係為透明導電單元，第二電極295係為透明導電單元或遮光導電單元。畫素電極250與第一電極290配合其間之液晶層形成液晶電容Clc。每一畫素PX係由對應畫素電晶體PTr、對應液晶電容Clc與彩色濾光單元285之對應彩色濾光區所組成，而第一共用電壓Vcom1係根據畫素PX之運作需求而設定。

上拉電晶體220之結構包含閘極223、閘極絕緣層224、半導體通道225、高摻雜區域226、汲極221、源極222、以及保護層227，其中源極222電連接於閘極線240。上拉電晶體220之閘極223與第二電極295形成第一耦合電容Cc1，半導體通道225之導通狀態，除了會受到閘極223之閘極電壓影響，亦會受到第二電極295之第二共用電壓Vcom2影響。換句話說，第二電極295之第二共用電壓Vcom2可經由第一耦合電容Cc1的耦合作用以控制上拉電晶體220之操作特性，亦即第二共用電壓Vcom2係根據上拉電晶體220之運作需求而設定。

第2圖為本發明液晶顯示裝置之第一實施例的電路架構示意圖。如第2圖所示，掃描驅動電路201、第一電壓提供單元270與第二電壓提供單元275係設置於週邊區，畫素陣列299係設置於顯示區，其包含複數畫素PX。每一畫素PX包含對應畫素電晶體PTr與對應液晶電容Clc。畫素電晶體PTr包含第一端、第二端與閘極， 其中第一端電連接於資料線291，閘極電連接於閘極線240，第二端電連接於液晶電容Clc。畫素電晶體PTr係根據閘極驅動電壓Vg控制資料線291之資料訊號的寫入運作，進而據以顯示影像。

掃描驅動電路201包含複數級移位暫存器205，其中第N級移位暫存器205包含上拉電晶體220、下拉電晶體230與輸入電晶體235，閘極驅動電壓Vg即從上拉電晶體220之源極222輸出至閘極線240，進而饋入至複數對應畫素PX之畫素電晶體PTr。第一電壓提供單元270係用來提供固定或可調之第一共用電壓Vcom1至第一電極290。第二電壓提供單元275係用來提供固定或可調之第二共用電壓Vcom2至第二電極295。當上拉電晶體220導通時，第二共用電壓Vcom2可用來提昇上拉電晶體220之導通電流。或者，當上拉電晶體220截止時，第二共用電壓Vcom2可用來降低上拉電晶體220之漏電流。若第二共用電壓Vcom2為固定電壓，則僅用以提昇上拉電晶體220之導通電流或降低上拉電晶體220之漏電流。若第二共用電壓Vcom2為可調電壓，則可用以提昇上拉電晶體220之導通電流與降低上拉電晶體220之漏電流。此外，第二電壓提供單元275另可根據環境溫度及/或開機時間以進一步調整第二共用電壓Vcom2之大小。

第3圖為第2圖所示之第二電壓提供單元的第一實施例之電路示意圖。如第3圖所示，第二電壓提供單元275_1包含第一比較器311、第二比較器312、第三比較器313、第一電晶體321、第二電晶體322、第三電晶體323、第一電阻331、第二電阻332、第三電阻333、以及輸出電阻350。第一比較器311包含正輸入端、負輸入端、輸出端、第一電源端與第二電源端，其中正輸入端用來接收第一參考電壓Vr1，負輸入端電連接於上拉電晶體220之源極222以接收閘極驅動電壓Vg，輸出端用來輸出第一電壓V1，第一電源端用來接收高電壓VH，第二電源端用來接收低電壓VL。第二比較器312包含正輸入端、負輸入端、輸出端、第一電源端與第二電源端，其中正輸入端用來接收小於第一參考電壓Vr1之第二參考電壓Vr2，負輸入端電連接於上拉電晶體220之源極222以接收閘極驅動電壓Vg，輸出端用來輸出第二電壓V2，第一電源端用來接收高電壓VH，第二電源端用來接收低電壓VL。第三比較器313包含正輸入端、負輸入端、輸出端、第一電源端與第二電源端，其中正輸入端用來接收小於第二參考電壓Vr2之第三參考電壓Vr3，負輸入端電連接於上拉電晶體220之源極222以接收閘極驅動電壓Vg，輸出端用來輸出第三電壓V3，第一電源端用來接收高電壓VH，第二電源端用來接收低電壓VL。

第一電晶體321包含第一端、第二端與閘極，其中第一端電連接於第一電阻331，閘極電連接於第一比較器311之輸出端以接收第一電壓V1，第二端用來接收第一輸入電壓Vin1。第二電晶體322包含第一端、第二端與閘極，其中第一端電連接於第二電阻332，閘極電連接於第二比較器312之輸出端以接收第二電壓V2，第二端用來接收第一輸入電壓Vin1。第三電晶體323包含第一端、第二端與閘極，其中第一端電連接於第三電阻333，閘極電連接於第三比較器313之輸出端以接收第三電壓V3，第二端用來接收第一輸入電壓Vin1。第一電晶體321、第二電晶體322與第三電晶體323係為N型薄膜電晶體或N型場效電晶體。

第一電阻331包含第一端與第二端，其中第一端用來接收第二輸入電壓Vin2，第二端電連接於第一電晶體321之第一端。第二電阻332包含第一端與第二端，其中第一端電連接於第一電阻之第一端，第二端電連接於第二電晶體322之第一端。第三電阻333包含第一端與第二端，其中第一端電連接於第一電阻之第一端，第二端電連接於第三電晶體323之第一端。輸出電阻350包含第一端與第二端，其中第一端用來輸出第二共用電壓Vcom2，第二端電連接於第一電阻331之第一端。

第二電壓提供單元275_1係用來根據閘極驅動電壓Vg以提供第二共用電壓Vcom2。若閘極驅動電壓Vg小於第三參考電壓Vr3，則第一電壓V1、第二電壓V2與第三電壓V3均為高電壓VH，所以第一電晶體321、第二電晶體322與第三電晶體323均導通，此時第二共用電壓Vcom2可以下列公式(1)表示。

在公式(1)中，R1為第一電阻331之電阻值，R2為第二電阻332之電阻值，R3為第三電阻333之電阻值，Ro為輸出電阻350之電阻值。

若閘極驅動電壓Vg介於第三參考電壓Vr3與第二參考電壓Vr2之間，則第三電壓V3為低電壓VL，且第一電壓V1與第二電壓V2為高電壓VH，所以第三電晶體323截止，而第一電晶體321與第二電晶體322導通，此時第二共用電壓Vcom2可以下列公式(2)表示。

若閘極驅動電壓Vg介於第二參考電壓Vr2與第一參考電壓Vr1之間，則第三電壓V3與第二電壓V2為低電壓VL，且第一電壓V1為高電壓VH，所以第三電晶體323與第二電晶體322截止，而第一電晶體321導通，此時第二共用電壓Vcom2可以下列公式(3)表示。

若閘極驅動電壓Vg大於第一參考電壓Vr1，則第一電壓V1、第二電壓V2與第三電壓V3均為低電壓VL，所以第一電晶體321、第二電晶體322與第三電晶體323均截止，此時第二共用電壓Vcom2等於第二輸入電壓Vin2。

在第二電壓提供單元275_1的運作中，當第一輸入電壓Vin1大於第二輸入電壓Vin2時，第二共用電壓Vcom2係隨閘極驅動電壓Vg之增加而步階式增加。當第一輸入電壓Vin1小於第二輸入電壓Vin2時，第二共用電壓Vcom2係隨閘極驅動電壓Vg之增加而步階式減小。在一實施例中，第二電壓提供單元275_1可以僅包含第一比較器311、第一電晶體321、第一電阻331、以及輸出電阻350，而第二電壓提供單元275_1係根據閘極驅動電壓Vg的高低以輸出第二輸入電壓Vin2或公式(3)所示之第二共用電壓Vcom2。在另一實施例中，第二電壓提供單元275_1可以包含更多級的比較器與電晶體，而第二電壓提供單元275_1根據閘極驅動電壓Vg的大小所輸出的第二共用電壓Vcom2可具有更多階的電壓變化。

若上拉電晶體220為N型薄膜電晶體或N型場效電晶體，為改善上拉電晶體220的操作特性，在第二電壓提供單元275_1的運作中，第一輸入電壓Vin1係大於第二輸入電壓Vin2，如此則當上拉電晶體220導通以提供具高準位之閘極驅動電壓Vg時，第二電壓提供單元275_1輸出較高之第二共用電壓Vcom2以提昇上拉電晶體220之導通電流，而當上拉電晶體220截止以提供具低準位之閘極驅動電壓Vg時，第二電壓提供單元275_1輸出較低之第二共用電壓Vcom2以降低上拉電晶體220之漏電流。或者，若上拉電晶體220為P型薄膜電晶體或P型場效電晶體，為改善上拉電晶體220的操作特性，在第二電壓提供單元275_1的運作中，第一輸入電壓Vin1係小於第二輸入電壓Vin2，如此則當上拉電晶體220導通以提供具高準位之閘極驅動電壓Vg時，第二電壓提供單元275_1輸出較低之第二共用電壓Vcom2以提昇上拉電晶體220之導通電流，而當上拉電晶體220截止以提供具低準位之閘極驅動電壓Vg時，第二電壓提供單元275_1輸出較高之第二共用電壓Vcom2以降低上拉電晶體220之漏電流。此外，第一輸入電壓Vin1與第二輸入電壓Vin2的電壓值可根據環境溫度及/或開機時間而調整。

第4圖為第2圖所示之第二電壓提供單元的第二實施例之電路示意圖。如第4圖所示，第二電壓提供單元275_2係類似於第3圖所示之第二電壓提供單元275_1，主要差異在於將第一比較器311、第二比較器312與第三比較器313分別置換為第一比較器411、第二比較器412與第三比較器413。第一比較器411包含正輸入端、負輸入端、輸出端、第一電源端與第二電源端，其中正輸入端電連接於上拉電晶體220之源極222以接收閘極驅動電壓Vg，負輸入端用來接收第一參考電壓Vr1，輸出端用來輸出第一電壓V1至第一電晶體321之閘極，第一電源端用來接收高電壓VH，第二電源端用來接收低電壓VL。第二比較器412包含正輸入端、負輸入端、輸出端、第一電源端與第二電源端，其中正輸入端電連接於上拉電晶體220之源極222以接收閘極驅動電壓Vg，負輸入端用來接收小於第一參考電壓Vr1之第二參考電壓Vr2，輸出端用來輸出第二電壓V2至第二電晶體322之閘極，第一電源端用來接收高電壓VH，第二電源端用來接收低電壓VL。第三比較器413包含正輸入端、負輸入端、輸出端、第一電源端與第二電源端，其中正輸入端電連接於上拉電晶體220之源極222以接收閘極驅動電壓Vg，負輸入端用來接收小於第二參考電壓Vr2之第三參考電壓Vr3，輸出端用來輸出第三電壓V3至第三電晶體323之閘極，第一電源端用來接收高電壓VH，第二電源端用來接收低電壓VL。

同理，第二電壓提供單元275_2係用來根據閘極驅動電壓Vg以提供第二共用電壓Vcom2。若閘極驅動電壓Vg小於第三參考電壓Vr3，則第一電壓V1、第二電壓V2與第三電壓V3均為低電壓VL，所以第一電晶體321、第二電晶體322與第三電晶體323均截止，此時第二共用電壓Vcom2等於第二輸入電壓Vin2。

若閘極驅動電壓Vg介於第三參考電壓Vr3與第二參考電壓Vr2之間，則第三電壓V3為高電壓VH，且第一電壓V1與第二電壓V2為低電壓VL，所以第三電晶體323導通，而第一電晶體321與第二電晶體322截止，此時第二共用電壓Vcom2可以下列公式(4)表示。

若閘極驅動電壓Vg介於第二參考電壓Vr2與第一參考電壓Vr1之間，則第三電壓V3與第二電壓V2為高電壓VH，且第一電壓V1為低電壓VL，所以第三電晶體323與第二電晶體322導通，而第一電晶體321截止，此時第二共用電壓Vcom2可以下列公式(5)表示。

若閘極驅動電壓Vg大於第一參考電壓Vr1，則第一電壓V1、第二電壓V2與第三電壓V3均為高電壓VH，所以第一電晶體321、第二電晶體322與第三電晶體323均導通，此時第二共用電壓Vcom2可以公式(1)表示。

在第二電壓提供單元275_2的運作中，當第一輸入電壓Vin1大於第二輸入電壓Vin2時，第二共用電壓Vcom2係隨閘極驅動電壓Vg之增加而步階式減小。當第一輸入電壓Vin1小於第二輸入電壓Vin2時，第二共用電壓Vcom2係隨閘極驅動電壓Vg之增加而步階式增加。若上拉電晶體220為N型薄膜電晶體或N型場效電晶體，為改善上拉電晶體220的操作特性，在第二電壓提供單元2752的運作中，第一輸入電壓Vin1係小於第二輸入電壓Vin2，如此則當上拉電晶體220導通以提供具高準位之閘極驅動電壓Vg時，第二電壓提供單元275_2輸出較高之第二共用電壓Vcom2以提昇上拉電晶體220之導通電流，而當上拉電晶體220截止以提供具低準位之閘極驅動電壓Vg時，第二電壓提供單元275_2輸出較低之第二共用電壓Vcom2以降低上拉電晶體220之漏電流。或者，若上拉電晶體220為P型薄膜電晶體或P型場效電晶體，為改善上拉電晶體220的操作特性，在第二電壓提供單元275_2的運作中，第一輸入電壓Vin1係大於第二輸入電壓Vin2，如此則當上拉電晶體220導通以提供具高準位之閘極驅動電壓Vg時，第二電壓提供單元275_2輸出較低之第二共用電壓Vcom2以提昇上拉電晶體220之導通電流，而當上拉電晶體220截止以提供具低準位之閘極驅動電壓Vg時，第二電壓提供單元275_2輸出較高之第二共用電壓Vcom2以降低上拉電晶體220之漏電流。

第5圖為第2圖所示之第二電壓提供單元的第三實施例之電路示意圖。如第5圖所示，第二電壓提供單元275_3係類似於第4圖所示之第二電壓提供單元275_2，主要差異在於將第一電晶體321、第二電晶體322與第三電晶體323分別置換為第一電晶體521、第二電晶體522與第三電晶體523。第一電晶體521、第二電晶體522與第三電晶體523係為P型薄膜電晶體或P型場效電晶體。

同理，第二電壓提供單元275_3係用來根據閘極驅動電壓Vg以提供第二共用電壓Vcom2。若閘極驅動電壓Vg小於第三參考電壓Vr3，則第一電壓V1、第二電壓V2與第三電壓V3均為低電壓VL，所以第一電晶體521、第二電晶體522與第三電晶體523均導通，此時第二共用電壓Vcom2可以公式(1)表示。

若閘極驅動電壓Vg介於第三參考電壓Vr3與第二參考電壓Vr2之間，則第三電壓V3為高電壓VH，且第一電壓V1與第二電壓V2為低電壓VL，所以第三電晶體523截止，而第一電晶體521與第二電晶體522導通，此時第二共用電壓Vcom2可以公式(2)表示。

若閘極驅動電壓Vg介於第二參考電壓Vr2與第一參考電壓Vr1之間，則第三電壓V3與第二電壓V2為高電壓VH，且第一電壓V1為低電壓VL，所以第三電晶體523與第二電晶體522截止，而第一電晶體521導通，此時第二共用電壓Vcom2可以公式(3)表示。

若閘極驅動電壓Vg大於第一參考電壓Vr1，則第一電壓V1、第二電壓V2與第三電壓V3均為高電壓VH，所以第一電晶體521、第二電晶體522與第三電晶體523均截止，此時第二共用電壓Vcom2等於第二輸入電壓Vin2。

在第二電壓提供單元275_3的運作中，當第一輸入電壓Vin1大於第二輸入電壓Vin2時，第二共用電壓Vcom2係隨閘極驅動電壓Vg之增加而步階式增加。當第一輸入電壓Vin1小於第二輸入電壓Vin2時，第二共用電壓Vcom2係隨閘極驅動電壓Vg之增加而步階式減小。若上拉電晶體220為N型薄膜電晶體或N型場效電晶體，為改善上拉電晶體220的操作特性，在第二電壓提供單元275_3的運作中，第一輸入電壓Vin1係大於第二輸入電壓Vin2，如此則當上拉電晶體220導通以提供具高準位之閘極驅動電壓Vg時，第二電壓提供單元275_3輸出較高之第二共用電壓Vcom2以提昇上拉電晶體220之導通電流，而當上拉電晶體220截止以提供具低準位之閘極驅動電壓Vg時，第二電壓提供單元275_3輸出較低之第二共用電壓Vcom2以降低上拉電晶體220之漏電流。或者，若上拉電晶體220為P型薄膜電晶體或P型場效電晶體，為改善上拉電晶體220的操作特性，在第二電壓提供單元275_3的運作中，第一輸入電壓Vin1係小於第二輸入電壓Vin2，如此則當上拉電晶體220導通以提供具高準位之閘極驅動電壓Vg時，第二電壓提供單元275_3輸出較低之第二共用電壓Vcom2以提昇上拉電晶體220之導通電流，而當上拉電晶體220截止以提供具低準位之閘極驅動電壓Vg時，第二電壓提供單元275_3輸出較高之第二共用電壓Vcom2以降低上拉電晶體220之漏電流。

第6圖為第2圖所示之第二電壓提供單元的第四實施例之電路示意圖。如第6圖所示，第二電壓提供單元275_4係類似於第3圖所示之第二電壓提供單元275_1，主要差異在於將第一電晶體321、第二電晶體322與第三電晶體323分別置換為第一電晶體621、第二電晶體622與第三電晶體623。第一電晶體621、第二電晶體622與第三電晶體623係為P型薄膜電晶體或P型場效電晶體。

同理，第二電壓提供單元275_4係用來根據閘極驅動電壓Vg以提供第二共用電壓Vcom2。若閘極驅動電壓Vg小於第三參考電壓Vr3，則第一電壓V1、第二電壓V2與第三電壓V3均為高電壓VH，所以第一電晶體621、第二電晶體622與第三電晶體623均截止，此時第二共用電壓Vcom2等於第二輸入電壓Vin2。

若閘極驅動電壓Vg介於第三參考電壓Vr3與第二參考電壓Vr2之間，則第三電壓V3為低電壓VL，且第一電壓V1與第二電壓V2為高電壓VH，所以第三電晶體623導通，而第一電晶體621與第二電晶體622截止，此時第二共用電壓Vcom2可以公式(4)表示。

若閘極驅動電壓Vg介於第二參考電壓Vr2與第一參考電壓Vr1之間，則第三電壓V3與第二電壓V2為低電壓VL，且第一電壓V1為高電壓VH，所以第三電晶體623與第二電晶體622導通，而第一電晶體621截止，此時第二共用電壓Vcom2可以公式(5)表示。

若閘極驅動電壓Vg大於第一參考電壓Vr1，則第一電壓V1、第二電壓V2與第三電壓V3均為低電壓VL，所以第一電晶體621、第二電晶體622與第三電晶體623均導通，此時第二共用電壓Vcom2可以公式(1)表示。

在第二電壓提供單元275_4的運作中，當第一輸入電壓Vin1大於第二輸入電壓Vin2時，第二共用電壓Vcom2係隨閘極驅動電壓Vg之增加而步階式減小。當第一輸入電壓Vin1小於第二輸入電壓Vin2時，第二共用電壓Vcom2係隨閘極驅動電壓Vg之增加而步階式增加。若上拉電晶體220為N型薄膜電晶體或N型場效電晶體，為改善上拉電晶體220的操作特性，在第二電壓提供單元275_4的運作中，第一輸入電壓Vin1係小於第二輸入電壓Vin2，如此則當上拉電晶體220導通以提供具高準位之閘極驅動電壓Vg時，第二電壓提供單元275_4輸出較高之第二共用電壓Vcom2以提昇上拉電晶體220之導通電流，而當上拉電晶體220截止以提供具低準位之閘極驅動電壓Vg時，第二電壓提供單元275_4輸出較低之第二共用電壓Vcom2以降低上拉電晶體220之漏電流。或者，若上拉電晶體220為P型薄膜電晶體或P型場效電晶體，為改善上拉電晶體220的操作特性，在第二電壓提供單元275_4的運作中，第一輸入電壓Vin1係大於第二輸入電壓Vin2，如此則當上拉電晶體220導通以提供具高準位之閘極驅動電壓Vg時，第二電壓提供單元275_4輸出較低之第二共用電壓Vcom2以提昇上拉電晶體220之導通電流，而當上拉電晶體220截止以提供具低準位之閘極驅動電壓Vg時，第二電壓提供單元275_4輸出較高之第二共用電壓Vcom2以降低上拉電晶體220之漏電流。

第7圖為本發明液晶顯示裝置之第二實施例的電路架構示意圖。如第7圖所示，液晶顯示裝置700係類似於第1圖與第2圖所示之液晶顯示裝置200，主要差異在於另配置第三電極296與第四電極297於對向基板280，以及另設置第三電壓提供單元276與第四電壓提供單元277。第三電壓提供單元276係用來提供固定或可調之第三共用電壓Vcom3至第三電極296，第四電壓提供單元277係用來提供固定或可調之第四共用電壓Vcom4至第四電極297。第一電極290、第二電極295、第三電極296與第四電極297係互相絕緣。

在液晶顯示裝置700的電路架構中，掃描驅動電路701、第一電壓提供單元270、第二電壓提供單元275、第三電壓提供單元276與第四電壓提供單元277係設置於週邊區，畫素陣列299係設置於顯示區。掃描驅動電路701包含複數級移位暫存器705，其中第N級移位暫存器705包含上拉電晶體220、下拉電晶體230與輸入電晶體235。閘極驅動電壓Vg係從上拉電晶體220之源極222輸出至閘極線240，進而饋入至複數對應畫素PX之畫素電晶體PTr。下拉電晶體230之汲極電連接於上拉電晶體220與閘極線240。下拉電晶體230之閘極與第四電極297形成第三耦合電容Cc3，所以第四共用電壓Vcom4可經由第三耦合電容Cc3的耦合作用以控制下拉電晶體230的操作特性。輸入電晶體235之源極電連接於上拉電晶體220，輸入電晶體235之汲極電連接於前級移位暫存器(未顯示)以接收閘極驅動電壓Vg'。輸入電晶體235之閘極與第三電極296形成第二耦合電容Cc2，所以第三共用電壓Vcom3可經由第二耦合電容Cc2的耦合作用以控制輸入電晶體235的操作特性。

當下拉電晶體230導通時，第四共用電壓Vcom4可用來提昇下拉電晶體230之導通電流。或者，當下拉電晶體230截止時，第四共用電壓Vcom4可用來降低下拉電晶體230之漏電流。若第四共用電壓Vcom4為固定電壓，則僅用以提昇下拉電晶體230之導通電流或降低下拉電晶體230之漏電流。若第四共用電壓Vcom4為可調電壓，則可用以提昇下拉電晶體230之導通電流與降低下拉電晶體230之漏電流。當輸入電晶體235導通時，第三共用電壓Vcom3可用來提昇輸入電晶體235之導通電流。或者，當輸入電晶體235截止時，第三共用電壓Vcom3可用來降低輸入電晶體235之漏電流。若第三共用電壓Vcom3為固定電壓，則僅用以提昇輸入電晶體235之導通電流或降低輸入電晶體235之漏電流。若第三共用電壓Vcom3為可調電壓，則可用以提昇輸入電晶體235之導通電流與降低輸入電晶體235之漏電流。

第四電壓提供單元277可電連接於下拉電晶體230之汲極，用來根據閘極驅動電壓Vg以提供第四共用電壓Vcom4。若將第3圖之第二電壓提供單元275_1的第二共用電壓Vcom2置換為第四共用電壓Vcom4，則可用來作為第四電壓提供單元277之第一電路實施例。若下拉電晶體230為N型薄膜電晶體或N型場效電晶體，為改善下拉電晶體230的操作特性，在第四電壓提供單元277之第一電路實施例的電路運作中，第一輸入電壓Vin1係小於第二輸入電壓Vin2，如此則當下拉電晶體230導通以提供具低準位之閘極驅動電壓Vg時，第四電壓提供單元277輸出較高之第四共用電壓Vcom4以提昇下拉電晶體230之導通電流，而當下拉電晶體230截止以提供具高準位之閘極驅動電壓Vg時，第四電壓提供單元277輸出較低之第四共用電壓Vcom4以降低下拉電晶體230之漏電流。或者，若下拉電晶體230為P型薄膜電晶體或P型場效電晶體，為改善下拉電晶體230的操作特性，在第四電壓提供單元277之第一電路實施例的電路運作中，第一輸入電壓Vin1係大於第二輸入電壓Vin2，如此則當下拉電晶體230導通以提供具低準位之閘極驅動電壓Vg時，第四電壓提供單元277輸出較低之第四共用電壓Vcom4以提昇下拉電晶體230之導通電流，而當下拉電晶體230截止以提供具高準位之閘極驅動電壓Vg時，第四電壓提供單元277輸出較高之第四共用電壓Vcom4以降低下拉電晶體230之漏電流。

若將第4圖之第二電壓提供單元275_2的第二共用電壓Vcom2置換為第四共用電壓Vcom4，則可用來作為第四電壓提供單元277之第二電路實施例。若下拉電晶體230為N型薄膜電晶體或N型場效電晶體，為改善下拉電晶體230的操作特性，在第四電壓提供單元277之第二電路實施例的電路運作中，第一輸入電壓Vin1係大於第二輸入電壓Vin2，據以提昇下拉電晶體230之導通電流與降低下拉電晶體230之漏電流。或者，若下拉電晶體230為P型薄膜電晶體或P型場效電晶體，為改善下拉電晶體230的操作特性，在第四電壓提供單元277之第二電路實施例的電路運作中，第一輸入電壓Vin1係小於第二輸入電壓Vin2，據以提昇下拉電晶體230之導通電流與降低下拉電晶體230之漏電流。

若將第5圖之第二電壓提供單元275_3的第二共用電壓Vcom2置換為第四共用電壓Vcom4，則可用來作為第四電壓提供單元277之第三電路實施例。若下拉電晶體230為N型薄膜電晶體或N型場效電晶體，為改善下拉電晶體230的操作特性，在第四電壓提供單元277之第三電路實施例的電路運作中，第一輸入電壓Vin1係小於第二輸入電壓Vin2，據以提昇下拉電晶體230之導通電流與降低下拉電晶體230之漏電流。或者，若下拉電晶體230為P型薄膜電晶體或P型場效電晶體，為改善下拉電晶體230的操作特性，在第四電壓提供單元277之第三電路實施例的電路運作中，第一輸入電壓Vin1係大於第二輸入電壓Vin2，據以提昇下拉電晶體230之導通電流與降低下拉電晶體230之漏電流。

若將第6圖之第二電壓提供單元275_4的第二共用電壓Vcom2置換為第四共用電壓Vcom4，則可用來作為第四電壓提供單元277之第四電路實施例。若下拉電晶體230為N型薄膜電晶體或N型場效電晶體，為改善下拉電晶體230的操作特性，在第四電壓提供單元277之第四電路實施例的電路運作中，第一輸入電壓Vin1係大於第二輸入電壓Vin2，據以提昇下拉電晶體230之導通電流與降低下拉電晶體230之漏電流。或者，若下拉電晶體230為P型薄膜電晶體或P型場效電晶體，為改善下拉電晶體230的操作特性，在第四電壓提供單元277之第四電路實施例的電路運作中，第一輸入電壓Vin1係小於第二輸入電壓Vin2，據以提昇下拉電晶體230之導通電流與降低下拉電晶體230之漏電流。

第三電壓提供單元276可電連接於輸入電晶體235之汲極，用來根據閘極驅動電壓Vg'以提供第三共用電壓Vcom3。若將第3圖之第二電壓提供單元275_1的第二共用電壓Vcom2置換為第三共用電壓Vcom3，並將閘極驅動電壓Vg置換為閘極驅動電壓Vg'，則可用來作為第三電壓提供單元276之第一電路實施例。若輸入電晶體235為N型薄膜電晶體或N型場效電晶體，為改善輸入電晶體235的操作特性，在第三電壓提供單元276之第一電路實施例的電路運作中，第一輸入電壓Vin1係大於第二輸入電壓Vin2，如此則當輸入電晶體235導通以輸入閘極驅動電壓Vg'時，第三電壓提供單元276輸出較高之第三共用電壓Vcom3以提昇輸入電晶體235之導通電流，而當輸入電晶體235截止時，第三電壓提供單元276輸出較低之第三共用電壓Vcom3以降低輸入電晶體235之漏電流。或者，若輸入電晶體235為P型薄膜電晶體或P型場效電晶體，為改善輸入電晶體235的操作特性，在第三電壓提供單元276之第一電路實施例的電路運作中，第一輸入電壓Vin1亦大於第二輸入電壓Vin2，如此則當輸入電晶體235導通以輸入閘極驅動電壓Vg'時，第三電壓提供單元276輸出較低之第三共用電壓Vcom3以提昇輸入電晶體235之導通電流，而當輸入電晶體235截止時，第三電壓提供單元276輸出較高之第三共用電壓Vcom3以降低輸入電晶體235之漏電流。

若將第4圖之第二電壓提供單元275_2的第二共用電壓Vcom2置換為第三共用電壓Vcom3，並將閘極驅動電壓Vg置換為閘極驅動電壓Vg'，則可用來作為第三電壓提供單元276之第二電路實施例。若輸入電晶體235為N型薄膜電晶體或N型場效電晶體，為改善輸入電晶體235的操作特性，在第三電壓提供單元276之第二電路實施例的電路運作中，第一輸入電壓Vin1係小於第二輸入電壓Vin2，據以提昇輸入電晶體235之導通電流與降低輸入電晶體235之漏電流。或者，若輸入電晶體235為P型薄膜電晶體或P型場效電晶體，為改善輸入電晶體235的操作特性，在第三電壓提供單元276之第二電路實施例的電路運作中，第一輸入電壓Vin1亦小於第二輸入電壓Vin2，據以提昇輸入電晶體235之導通電流與降低輸入電晶體235之漏電流。

若將第5圖之第二電壓提供單元275_3的第二共用電壓Vcom2置換為第三共用電壓Vcom3，並將閘極驅動電壓Vg置換為閘極驅動電壓Vg'，則可用來作為第三電壓提供單元276之第三電路實施例。若輸入電晶體235為N型薄膜電晶體或N型場效電晶體，為改善輸入電晶體235的操作特性，在第三電壓提供單元276之第三電路實施例的電路運作中，第一輸入電壓Vin1係大於第二輸入電壓Vin2，據以提昇輸入電晶體235之導通電流與降低輸入電晶體235之漏電流。或者，若輸入電晶體235為P型薄膜電晶體或P型場效電晶體，為改善輸入電晶體235的操作特性，在第三電壓提供單元276之第三電路實施例的電路運作中，第一輸入電壓Vin1亦大於第二輸入電壓Vin2，據以提昇輸入電晶體235之導通電流與降低輸入電晶體235之漏電流。

若將第6圖之第二電壓提供單元275_4的第二共用電壓Vcom2置換為第三共用電壓Vcom3，並將閘極驅動電壓Vg置換為閘極驅動電壓Vg'，則可用來作為第三電壓提供單元276之第四電路實施例。若輸入電晶體235為N型薄膜電晶體或N型場效電晶體，為改善輸入電晶體235的操作特性，在第三電壓提供單元276之第四電路實施例的電路運作中，第一輸入電壓Vin1係小於第二輸入電壓Vin2，據以提昇輸入電晶體235之導通電流與降低輸入電晶體235之漏電流。或者，若輸入電晶體235為P型薄膜電晶體或P型場效電晶體，為改善輸入電晶體235的操作特性，在第三電壓提供單元276之第四電路實施例的電路運作中，第一輸入電壓Vin1亦小於第二輸入電壓Vin2，據以提昇輸入電晶體235之導通電流與降低輸入電晶體235之漏電流。

綜上所述，本發明液晶顯示裝置係在其對向基板上配置互相絕緣之複數電極，用來分別提供畫素陣列所需之第一共用電壓與掃描驅動電路所需之第二共用電壓，並藉由控制第二共用電壓的電壓值以提昇掃描驅動電路的運作效能。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何具有本發明所屬技術領域之通常知識者，在不脫離本發明之精神和範圍內，當可作各種更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

200、700．．．液晶顯示裝置

201、701．．．掃描驅動電路

205、705．．．移位暫存器

210．．．基板

220．．．上拉電晶體

221．．．汲極

222．．．源極

223．．．閘極

224．．．閘極絕緣層

225．．．半導體通道

226．．．高摻雜區域

227．．．保護層

230．．．下拉電晶體

235．．．輸入電晶體

240．．．閘極線

250．．．畫素電極

270．．．第一電壓提供單元

275、275_1、275_2、275_3、275_4．．．第二電壓提供單元

276．．．第三電壓提供單元

277．．．第四電壓提供單元

280．．．對向基板

285．．．彩色濾光單元

290．．．第一電極

291．．．資料線

295．．．第二電極

296．．．第三電極

297．．．第四電極

299．．．畫素陣列

311、411．．．第一比較器

312、412．．．第二比較器

313、413．．．第三比較器

321、521、621．．．第一電晶體

322、522、622．．．第二電晶體

323、523、623．．．第三電晶體

331．．．第一電阻

332．．．第二電阻

333．．．第三電阻

350．．．輸出電阻

Cc1．．．第一耦合電容

Cc2．．．第二耦合電容

Cc3．．．第三耦合電容

Clc．．．液晶電容

PTr．．．畫素電晶體

PX．．．畫素

V1．．．第一電壓

V2．．．第二電壓

V3．．．第三電壓

Vcom1．．．第一共用電壓

Vcom2‧‧‧第二共用電壓

Vcom3‧‧‧第三共用電壓

Vcom4‧‧‧第四共用電壓

Vg、Vg'‧‧‧閘極驅動電壓

VH‧‧‧高電壓

Vin1‧‧‧第一輸入電壓

Vin2‧‧‧第二輸入電壓

VL‧‧‧低電壓

第1圖為本發明液晶顯示裝置之第一實施例的剖面示意圖。

第2圖為本發明液晶顯示裝置之第一實施例的電路架構示意圖。

第3圖為第2圖所示之第二電壓提供單元的第一實施例之電路示意圖。

第4圖為第2圖所示之第二電壓提供單元的第二實施例之電路示意圖。

第5圖為第2圖所示之第二電壓提供單元的第三實施例之電路示意圖。

第6圖為第2圖所示之第二電壓提供單元的第四實施例之電路示意圖。

第7圖為本發明液晶顯示裝置之第二實施例的電路架構示意圖。

200．．．液晶顯示裝置

210．．．基板

220．．．上拉電晶體

221．．．汲極

222．．．源極

223．．．閘極

224．．．閘極絕緣層

225．．．半導體通道

226．．．高摻雜區域

227．．．保護層

240．．．閘極線

250．．．畫素電極

280．．．對向基板

285．．．彩色濾光單元

290．．．第一電極

295．．．第二電極

Cc1．．．第一耦合電容

Clc．．．液晶電容

PTr．．．畫素電晶體

PX．．．畫素

Claims (20)

1. 一種液晶顯示裝置，其包含：一基板，包含一顯示區與一週邊區；一畫素電晶體，設置於該基板之顯示區；一畫素電極，設置於該基板之顯示區，該畫素電極係電連接於該畫素電晶體；一上拉電晶體，設置於該基板之週邊區，該上拉電晶體係電連接於該畫素電晶體；一對向基板，包含一顯示區與一週邊區；一第一電極，設置於該對向基板之顯示區，用來接收一第一共用電壓，該第一電極係對應於該畫素電極；以及一第二電極，設置於該對向基板之週邊區，用來接收一第二共用電壓，該第二電極係對應於該上拉電晶體之一閘極，且與該第一電極絕緣。
2. 如請求項1所述之液晶顯示裝置，其中：該第一電極係為一透明導電單元；以及該第二電極係為一透明導電單元或一遮光導電單元。
3. 如請求項1所述之液晶顯示裝置，另包含：一第一電壓提供單元，電連接於該第一電極，用來提供該第一共用電壓；以及 一第二電壓提供單元，電連接於該第二電極，用來提供該第二共用電壓。
4. 如請求項3所述之液晶顯示裝置，其中：該第一電壓提供單元所提供之該第一共用電壓係為固定或可調；以及該第二電壓提供單元所提供之該第二共用電壓係為固定或可調。
5. 如請求項3所述之液晶顯示裝置，其中該第二電壓提供單元包含：一第一比較器，包含一第一輸入端、一第二輸入端與一輸出端，其中該第一輸入端用來接收一第一參考電壓，該第二輸入端電連接於該上拉電晶體之一源極以接收一閘極驅動電壓，該輸出端用來輸出一第一電壓；一第一電晶體，包含一第一端、一第二端與一閘極，其中該閘極電連接於該第一比較器之輸出端以接收該第一電壓，該第二端用來接收一第一輸入電壓；一第一電阻，包含一第一端與一第二端，其中該第一端用來接收一第二輸入電壓，該第二端電連接於該第一電晶體之第一端；以及一輸出電阻，包含一第一端與一第二端，其中該第二端電連接於該第一電阻之第一端，該第一端用來輸出該第二共用電 壓；其中該第二輸入電壓係大於或小於該第一輸入電壓。
6. 如請求項5所述之液晶顯示裝置，其中該第二電壓提供單元另包含：一第二比較器，包含一第一輸入端、一第二輸入端與一輸出端，其中該第一輸入端用來接收一第二參考電壓，該第二輸入端電連接於該上拉電晶體之源極以接收該閘極驅動電壓，該輸出端用來輸出一第二電壓；一第二電晶體，包含一第一端、一第二端與一閘極，其中該閘極電連接於該第二比較器之輸出端以接收該第二電壓，該第二端用來接收該第一輸入電壓；以及一第二電阻，包含一第一端與一第二端，其中該第一端電連接於該第一電阻之第一端，該第二端電連接於該第二電晶體之第一端；其中該第二參考電壓係大於或小於該第一參考電壓。
7. 如請求項6所述之液晶顯示裝置，其中：該第一電晶體與該第二電晶體係為N型薄膜電晶體或P型薄膜電晶體。
8. 如請求項6所述之液晶顯示裝置，其中：該第一比較器之第一輸入端與該第二比較器之第一輸入端係為 正輸入端或負輸入端。
9. 如請求項1所述之液晶顯示裝置，其中該上拉電晶體之閘極與該第二電極形成一耦合電容，該第二共用電壓係經由該耦合電容的耦合作用以控制該上拉電晶體之操作特性。
10. 如請求項9所述之液晶顯示裝置，其中：當該上拉電晶體導通時，該第二共用電壓係用來提昇該上拉電晶體之導通電流；以及當該上拉電晶體截止時，該第二共用電壓係用來降低該上拉電晶體之漏電流。
11. 如請求項1所述之液晶顯示裝置，另包含：一下拉電晶體，設置於該基板之週邊區，該下拉電晶體係電連接於該上拉電晶體與該畫素電晶體；一第四電極，設置於該對向基板之週邊區，用來接收一第四共用電壓，該第四電極係對應於該下拉電晶體之一閘極，且與該第一電極以及該第二電極絕緣；以及一電壓提供單元，電連接於該第四電極，用來提供該第四共用電壓。
12. 如請求項11所述之液晶顯示裝置，其中該電壓提供單元所提供之該第四共用電壓係為固定或可調。
13. 如請求項11所述之液晶顯示裝置，其中該電壓提供單元另電連接於該下拉電晶體之一汲極以接收一閘極驅動電壓，該電壓提供單元係根據該閘極驅動電壓以提供該第四共用電壓。
14. 如請求項11所述之液晶顯示裝置，其中該下拉電晶體之閘極與該第四電極形成一耦合電容，該第四共用電壓係經由該耦合電容的耦合作用以控制該下拉電晶體之操作特性。
15. 如請求項14所述之液晶顯示裝置，其中：當該下拉電晶體導通時，該第四共用電壓係用來提昇該下拉電晶體之導通電流；以及當該下拉電晶體截止時，該第四共用電壓係用來降低該下拉電晶體之漏電流。
16. 如請求項1所述之液晶顯示裝置，另包含：一輸入電晶體，設置於該基板之週邊區，該輸入電晶體係電連接於該上拉電晶體；一第三電極，設置於該對向基板之週邊區，用來接收一第三共用電壓，該第三電極係對應於該輸入電晶體之一閘極，且與該第一電極以及該第二電極絕緣；以及一電壓提供單元，電連接於該第三電極，用來提供該第三共用電壓。
17. 如請求項16所述之液晶顯示裝置，其中該電壓提供單元所提供之該第三共用電壓係為固定或可調。
18. 如請求項16所述之液晶顯示裝置，其中該電壓提供單元另電連接於該輸入電晶體之一汲極以接收一閘極驅動電壓，該電壓提供單元係根據該閘極驅動電壓以提供該第三共用電壓。
19. 如請求項16所述之液晶顯示裝置，其中該輸入電晶體之閘極與該第三電極形成一耦合電容，該第三共用電壓係經由該耦合電容的耦合作用以控制該輸入電晶體之操作特性。
20. 如請求項19所述之液晶顯示裝置，其中：當該輸入電晶體導通時，該第三共用電壓係用來提昇該輸入電晶體之導通電流；以及當該輸入電晶體截止時，該第三共用電壓係用來降低該輸入電晶體之漏電流。