TWI429058B - Electrostatic discharge protection device with silicon control rectifier - Google Patents

Description

具矽控整流架構之靜電放電防護裝置

本發明係有關於一種靜電放電防護裝置，其係尤指一種具矽控整流架構之靜電放電防護裝置。

按，近年來電子產業之發展突飛猛進，尤其是半導體產業，使一晶片之尺寸越來越小，功能也越來越強大，所以如何完全有效地利用晶片內元件，使晶片在有限空間內可完全發揮其功能，一直是半導體業者追求之目標。

一般而言，極高的電壓會使積體電路的四周產生靜電荷。人體接觸封裝的接腳，可能會引起積體電路之輸入或輸出緩衝儲存器產生高電位。當靜電能量釋放時，會產生大電流流經積體電路中的裝置。對半導體裝置而言，由於靜電放電(Electro Static Discharge，ESD)所產生的電壓可以破壞裝置甚至是整個積體電路，所以靜電放電防護是非常嚴重的問題。

對於一半導體裝置上產生之靜電而言，當一半導體積體電路與一攜帶電荷之人或電氣設備接觸時，該人或該電氣設備所帶之靜電經由該半導體積體電路之外部插腳通過輸入/輸出襯墊(pad)並在該半導體裝置內放出，從而產生高能量的過大靜電電流，其可導致該半導體裝置之內部電路嚴重損壞。特定言之，靜電放電防護有三種基本模型，分別為人體模式(HBM)、機器模式(MM)與充電元件模式(CDM)。其中，由人體充電之靜電模式被稱為人體模式(HBM)且由設備充電之靜電模式被稱為機器模式(MM)。

其間，由於半導體裝置在與該設備接觸時，一高位準之靜電流自該半導體裝置之內側流向該設備，故該半導體裝置內產生之靜電可損壞該半導體裝置之內部電路。此靜電模式被稱為充電元件模式(CDM)。再者，人體模式(HBM)又可進一步分為系統級測試和元件級測試。元件級人體模式主要用於確保在靜電放電防護受控的製造環境中安全地製造晶片。而系統級人體 模式則是對系統設計師更為有用，因為他們指出了元件需要提供的系統級保護指標。在元件級的靜電放電防護之強韌性和系統級的靜電放電防護之強韌性之間沒有嚴格的關聯。

基於上述，大多數半導體裝置皆具有一在單獨輸入/輸出襯墊(pad)與內部電路之間的靜電放電防護裝置以保護主內部電路不被靜電損壞。

請參閱第一圖，係為習知技術之高壓元件結構的示意圖。如圖所示，高壓元件結構包含一P型基底10’、一高壓P型井12’、一第一N型摻雜區14’、一擴散區16’、一第二N型摻雜區18’、一第一導體層20’、一第三N型摻雜區22’、一第二導體層24’、一金屬矽化物層26’、一第一P型摻雜區28’與一第二P型摻雜區30’。高壓P型井形成12’於P型基底10’之上方，第一N型摻雜區14’位於高壓P型井12’中，擴散區16’形成於第一N型摻雜區14’的下方，並位於第一N型摻雜區14’的周圍，第二N型摻雜區18’形成於高壓P型井12’中，並位於擴散區16’之一側，第一導體層20’形成於高壓P型井12’之上方，並位於第二N型摻雜區18’與擴散區16’之間，第三N型摻雜區22’形成於高壓P型井12’中，並位於擴散區16’之另一側，第二導體層24’形成於高壓P型井12’之上方，並位於第三N型摻雜區22’與擴散區16’之間，金屬矽化物層26’，形成於高壓P型井12’之上方，並位於第一N型摻雜區14’之上方，第一P型摻雜區28’形成於高壓P型井12’中，並位於第二N型摻雜區18’之一側，且與擴散區16’位於不同側，第二P型摻雜區30’形成於高壓P型井12’中，並位於第三N型摻雜區22’之一側，且與擴散區16’位於不同側。

承上所述，當高壓元件接收到靜電放電電流時，若無法製作出適當的靜電放電防護時，則容易高壓元件容易受靜電影響而遭到破壞。

因此，如何針對上述問題而提出一種新穎具矽控整流架構之靜電放電防護裝置，其可增加靜電放電防護能力，以避免裝置損壞，使可解決上述之問題。

本發明之目的之一，在於提供一種具矽控整流架構之靜電放電防護裝置，其藉由矽控整流架構而低阻抗路徑，進而提高靜電放電防護的能力。

本發明之目的之一，在於提供一種具矽控整流架構之靜電放電防護裝置，其藉由增加一低壓N型井或一低壓P型井而使靜電電流更往P型基板方向流動，進而提高靜電放電防護的能力。

本發明之具矽控整流架構之靜電放電防護裝置，其包含一高壓P型井、一擴散區、一第一P型摻雜區、一第一N型摻雜區、一第二N型摻雜區、一第三N型摻雜區、一第一導體層、一第四N型摻雜區與一第二導體層。擴散區形成於高壓P型井中，並位於高壓P型井之上方，第一P型摻雜區形成於擴散區中，第一N型摻雜區形成於擴散區中，並位於第一P型摻雜區之一側，第二N型摻雜區形成於擴散區中，並位於第一P型摻雜區之另一側，第三N型摻雜區形成於高壓P型井中，並位於擴散區之一側，且相對第二N型摻雜區之一側，第一導體層形成於高壓P型井之上方，並位於第三N型摻雜區與擴散區之間，第四N型摻雜區形成高壓P型井中，並位於擴散區之另一側，且相對第一N型摻雜區之一側，以及第二導體層形成於高壓P型井之上方，並位於第四N型摻雜區與擴散區之間。如此，本發明藉由矽控整流架構而低阻抗路徑，進而提高靜電放電防護的能力。

再者，本發明之具矽控整流架構之靜電放電防護裝置更包含一低壓N型井，其形成於高壓P型井中，並位於擴散區之下方，如此，於靜電電流產生時，能驅使靜電電流更往P型基板方向流動，進而提高靜電放電防護的能力。

此外，本發明之具矽控整流架構之靜電放電防護裝置可為另一結構，其包含一P型井、一擴散區、一第一N型摻雜區、一第一P型摻雜區、一第二P型摻雜區、一第二N型摻雜區、一第一導體層、一第三N型摻雜區與一第二導體層。擴散區形成於P型井中，並位於P型井之上方，第一N型摻雜區形成於擴散區中，第一P型摻雜區形成於擴散區中，並位於第一N 型摻雜區之一側，第二P型摻雜區形成於擴散區中，並位於第一N型摻雜區之另一側，第二N型摻雜區形成P型井中，並位於擴散區之一側，且位於第二P型摻雜區之相對側，第一導體層形成於P型井之上方，並位於第二N型摻雜區與擴散區之間，第三N型摻雜區形成P型井中，並位於擴散區之另一側，且位於第一P型摻雜區之相對側，以及第二導體層形成於P型井之上方，並位於第三N型摻雜區與擴散區之間。

此外，於上述之具矽控整流架構之靜電放電防護裝置中，其更包含一低壓P型井，其形成於高壓N型井中，並位於擴散區之下方，如此，於靜電電流產生時，能驅使靜電電流更往P型基板方向流動，進而提高靜電放電防護的能力。

茲為使 貴審查委員對本發明之結構特徵及所達成之功效有更進一步之瞭解與認識，謹佐以較佳之實施例及配合詳細之說明，說明如後：

請參閱第二圖，本發明之一較佳實施例之靜電放電防護裝置之結構圖。如圖所示，本發明之具矽控整流架構之靜電放電裝置包含一高壓P型井10、一擴散區12、一第一P型摻雜區14、一第一N型摻雜區16、一第二N型摻雜區18、一第三N型摻雜區20、一第一導體層22、一第四N型摻雜區24與一第二導體層26。擴散區12形成於高壓P型井10中，並位於高壓P型井10之上方，且擴散區12為一N離子的擴散區，第一P型摻雜區14形成於擴散區12中，第一N型摻雜區16形成於擴散區12中，並位於第一P型摻雜區14之一側，第二N型摻雜區18形成於擴散區12中，並位於第一P型摻雜區14之另一側，第三N型摻雜區20形成於高壓P型井10中，並位於擴散區12之一側，且相對第二N型摻雜區18之一側，第一導體層22形成於高壓P型井10之上方，並位於第三N型摻雜區20與擴散區12之間，第四N型摻雜區24，形成高壓P型井10中，並位於擴散區12之另一側，且相對第一N型摻雜區16之一側，第二導體層26形成於高壓P型井 10之上方，並位於第四N型摻雜區22與擴散區12之間。其中，第一導體層22與第二導體層26為一閘極層。

基於上述，本發明可應用於高壓元件，並本發明係由高壓P型井10、第一N型摻雜區16、第一P型摻雜區14與第二N型摻雜區18而形成矽控整流(Silicon Controlled Rectifier，SCR)架構，以提供較低的握住電壓，而可提供低阻抗路徑使靜電電流導出，進而提高靜電放電防護的能力。此外，本發明之具矽控整流架構之靜電放電防護裝置更包含一P型基板28與一低壓N型井30。P型基板28形成於高壓P型井10之下方；低壓N型井30形成於高壓P型井10中，並位於擴散區12之下方，如此，當靜電電流產生時，靜電電流會因為低壓N型井30而更流向P型基板28，進而提高靜電放電防護的能力。

本發明之具矽控整流架構之靜電放電裝置更包含一第二P型摻雜區32、一第一隔離區34、一第三P型摻雜區36與一第二隔離區38。第二P型摻雜區32形成於第三N型摻雜區20之一側，第一隔離區34形成於第二P型摻雜區32之一側，並位於第三N型摻雜區20之相對側。第三P型摻雜區36形成於第四N型摻雜區24之一側，第二隔離區38形成於第三P型摻雜區36之一側，並位於第四N型摻雜區24之相對側。其中，第一隔離區34與第二隔離區為一淺通道隔離層(Shallow Trench Isolation，STI)。

再者，本發明之靜電放電裝置更包含一第一氧化層40與一第二氧化層42、一第三導體層44、一第四導體層46與一第五導體層48。第一氧化層40形成於第一導體層22之下方，並位於第三N型摻雜區20與擴散區12之間；第二氧化層42形成於第二導體層26之下方，並位於第四N行摻雜區24與擴散區12之間；第三導體層44、第四導體層46與第五導體層48係分別形成於第一P型摻雜區14、第一N型摻雜區16與第二N型摻雜區18之上方。

請參閱第三圖，係為本發明之另一較佳實施例之靜電放電防護裝置之結構圖。如圖所示，本實施例與第二圖之實施例之結構大致上相同，不同 之處在於本實施例摻雜不同的離子，即將第二圖之實施例中摻雜N離子的位置改摻雜P離子，並將P離子的位置改摻雜N離子，如圖所示，本實施例之靜電放電防護裝置包含一高壓N型井50、一擴散區52、一第一N型摻雜區54、一第一P型摻雜區56、一第二P型摻雜區58、一第三P型摻雜區60、一第一導體層62、一第四P型摻雜區64與一第二導體層66。擴散區52形成於高壓N型井50中，並位於高壓N型井50之上方，且擴散區52為一P離子的擴散區，第一N型摻雜區54形成於擴散區52中，第一P型摻雜區56形成於擴散區52中，並位於第一N型摻雜區54之一側，第二P型摻雜區58形成於擴散區52中，並位於第一N型摻雜區54之另一側，第三P型摻雜區60形成於高壓N型井50中，並位於擴散區52之一側，且相對第二P型摻雜區58之一側，第一導體層62形成於高壓N型井50之上方，並位於第三P型摻雜區60與擴散區52之間，第四P型摻雜區64形成高壓N型井50中，並位於擴散區52之另一側，且相對第一P型摻雜區56之一側，第二導體層66形成於該高壓N型井50之上方，並位於第四P矽控整流(Silicon Controlled Rectifier，SCR)架構型摻雜區64與擴散區52之間。由上述可知，本實施例與第二圖之實施例皆藉由矽控整流架構，而達到靜電放電防護之目的。至於本實施例之結構大致上於第二圖之實施例相同，故在此不再多加贊述。

此外，本實施例之靜電放電防護裝置更包含一低壓P型井67，其形成於高壓N型井50中，並位於擴散區52之下方，如此，當靜電電流產生時，靜電電流會因為低壓P型井67而更流向P型基板，進而提高靜電放電防護的能力。

請參閱第四圖，係為本發明之另一較佳實施例之靜電放電防護裝置之結構圖。如圖所示，本實施與第二圖之實施例不同之處在於本實施所使用之矽控整流架構的型態不同，即在擴散區12中形成一第一N型摻雜區68、一第一P型摻雜區70與一第二P型摻雜區72。第一P型摻雜區70形成於第一N型摻雜區68之一側，並與第三N型摻雜區20位於同一側，第二P 型摻雜區72形成於第一N型摻雜區68另一側，並與第四N型摻雜區24位於同一側，而其他結構皆與第二圖之實施例相同，所以此不再多加贊數，其中，擴散區12為一N離子的擴散區，因此，本實施例亦藉由高壓P型井10、擴散區12、第一N型摻雜區68、第一P型摻雜區70與第二P型摻雜區72形成之矽控整流架構而增加靜電放電防護之能力。

同第二圖之實施例所述，本實施例更可透過低壓N型井30形成於擴散區12之下方，避免於靜電電流產生時，靜電電流會因為低壓N型井30而更流向P型基板28，進而提高靜電放電防護的能力。

請參閱第五圖，係為本發明之另一較佳實施例之靜電放電防護裝置之結構圖。如圖所示，本實施例與第三圖之實施例之結構大致上相同，不同之處在於本實施例於擴散區52中形成一第一P型摻雜區74、一第一N型摻雜區76與一第二N型摻雜區78。第一N型摻雜區76形成於第一P型摻雜區74之一側，並位於第三P型摻雜區60之同一側；第二N型摻雜區78形成於第一P型摻雜區74之另一側，並位於第四P型摻雜區64之同一側，其中，擴散區52為一P離子的擴散區，如此，本實施亦藉由第一P型摻雜區74、第一N型摻雜區76、第二N型摻雜區78、擴散區52與高壓N型井50形成之矽控整流架構而增加靜電放電防護之能力。

此外，本實施例之靜電放電防護裝置與第三圖之實施例相同，其透過低壓P型井67形成於高壓N型井50中，並位於擴散區52之下方，於靜電電流產生時，靜電電流會因為低壓P型井67而更流向P型基板，進而提高靜電放電防護的能力。

綜上所述，本發明之具矽控整流架構之靜電放電防護裝置係藉由一擴散區形成於一高壓P型井中，一第一P型摻雜區形成於擴散區中，一第一N型摻雜區形成第一P型摻雜區之一側，一第二N型摻雜區形成於第一P型摻雜區之另一側，而形成之矽控整流架構，以提高靜電放電防護的能力。

本發明係實為一具有新穎性、進步性及可供產業利用者，應符合我國專利法所規定之專利申請要件無疑，爰依法提出發明專利申請，祈 鈞局 早日賜准專利，至感為禱。

惟以上所述者，僅為本發明之一較佳實施例而已，並非用來限定本發明實施之範圍，舉凡依本發明申請專利範圍所述之形狀、構造、特徵及精神所為之均等變化與修飾，均應包括於本發明之申請專利範圍內。

習知技術：

10’‧‧‧P型基板

12’‧‧‧高壓P型井

14’‧‧‧第一N型摻雜區

16’‧‧‧擴散區

18’‧‧‧第二N型摻雜區

20’‧‧‧第一導體層

22’‧‧‧第三N型摻雜區

24’‧‧‧第二導體層

26’‧‧‧金屬矽化物層

28’‧‧‧第一P型摻雜區

30’‧‧‧第二P型摻雜區

本發明：

10‧‧‧高壓P型井

12‧‧‧擴散區

14‧‧‧第一P型摻雜區

16‧‧‧第一N型摻雜區

18‧‧‧第二N型摻雜區

20‧‧‧第三N型摻雜區

22‧‧‧第一導體層

24‧‧‧第四N型摻雜區

26‧‧‧第二導體層

28‧‧‧P型基板

30‧‧‧低壓N型井

32‧‧‧第二P型摻雜區

34‧‧‧第一隔離區

36‧‧‧第三P型摻雜區

38‧‧‧第二隔離區

40‧‧‧第一氧化層

42‧‧‧第二氧化層

44‧‧‧第三導體層

46‧‧‧第四導體層

48‧‧‧第五導體層

50‧‧‧高壓N型井

52‧‧‧擴散區

54‧‧‧第一N型摻雜區

56‧‧‧第一P型摻雜區

58‧‧‧第二P型摻雜區

60‧‧‧第三P型摻雜區

62‧‧‧第一導體層

64‧‧‧第四P型摻雜區

66‧‧‧第二導體層

67‧‧‧低壓P型井

68‧‧‧第一N型摻雜區

70‧‧‧第一P型摻雜區

72‧‧‧第二P型摻雜區

74‧‧‧第一P型摻雜區

76‧‧‧第一N型摻雜區

78‧‧‧第二N型摻雜區

第一圖為習知技術之高壓元件結構的示意圖；第二圖為本發明之一較佳實施例之靜電放電防護裝置之結構圖；第三圖為本發明之另一較佳實施例之靜電放電防護裝置之結構圖；第四圖為本發明之另一較佳實施例之靜電放電防護裝置之結構圖；以及第五圖為本發明之另一較佳實施例之靜電放電防護裝置之結構圖。

10‧‧‧高壓P型井

12‧‧‧擴散區

14‧‧‧第一P型摻雜區

16‧‧‧第一N型摻雜區

18‧‧‧第二N型摻雜區

20‧‧‧第三N型摻雜區

22‧‧‧第一導體層

24‧‧‧第四N型摻雜區

26‧‧‧第二導體層

28‧‧‧P型基板

30‧‧‧低壓N型井

32‧‧‧第二P型摻雜區

34‧‧‧第一隔離區

36‧‧‧第三P型摻雜區

38‧‧‧第二隔離區

40‧‧‧第一氧化層

42‧‧‧第二氧化層

44‧‧‧第三導體層

46‧‧‧第四導體層

48‧‧‧第五導體層

Claims (50)

1. 一種具矽控整流架構之靜電放電防護裝置，其包含：一高壓P型井；一擴散區，形成於該高壓P型井中，並位於該高壓P型井之上方；一第一P型摻雜區，形成於該擴散區中；一第一N型摻雜區，形成於該擴散區中，並位於該第一P型摻雜區之一側；一第二N型摻雜區，形成於該擴散區中，並位於該第一P型摻雜區之另一側；一第三N型摻雜區，形成於該高壓P型井中，並位於該擴散區之一側，且相對該第二N型摻雜區之一側；一第一導體層，形成於該高壓P型井之上方，並位於該第三N型摻雜區與該擴散區之間；一第四N型摻雜區，形成該高壓P型井中，並位於該擴散區之另一側，且相對該第一N型摻雜區之一側；以及一第二導體層，形成於該高壓P型井之上方，並位於該第四N型摻雜區與該擴散區之間。
2. 如申請專利範圍第1項所述之靜電放電防護裝置，更包含：一低壓N型井，形成於該擴散區之下方。
3. 如申請專利範圍第1項所述之靜電放電防護裝置，更包含：一第二P型摻雜區，形成於該第三N型摻雜區之一側。
4. 如申請專利範圍第3項所述之靜電放電防護裝置，更包含：一隔離區，形成於該第二P型摻雜區之一側，並位於該第三N型摻雜區之相對側。
5. 如申請專利範圍第4項所述之靜電放電防護裝置，其中該隔離區為一淺通道隔離層(Shallow Trench Isolation，STI)。
6. 如申請專利範圍第1項所述之靜電放電防護裝置，更包含： 一第三P型摻雜區，形成於該第四N型摻雜區之一側。
7. 如申請專利範圍第6項所述之靜電放電防護裝置，更包含：一隔離區，形成於該第三P型摻雜區之一側，並位於該第四N型摻雜區之相對側。
8. 如申請專利範圍第7項所述之靜電放電防護裝置，其中該隔離區為一淺通道隔離層。
9. 如申請專利範圍第1項所述之靜電放電防護裝置，更包含：一第三導體層，形成於該第一P型摻雜區之上方；一第四導體層，形成於該第一N型摻雜區之上方；以及一第五導體層，形成於該第二N型摻雜區之上方。
10. 如申請專利範圍第1項所述之靜電放電防護裝置，更包含：一P型基板，位於該高壓P型井之下方。
11. 如申請專利範圍第1項所述之靜電放電防護裝置，更包含：一氧化層，位於該第一導體層與該高壓P型井之間。
12. 如申請專利範圍第1項所述之靜電放電防護裝置，更包含：一氧化層，位於該第二導體層與該高壓P型井之間。
13. 如申請專利範圍第1項所述之靜電放電防護裝置，其中該第一導體層與該第二導體層為一閘極層。
14. 一種具矽控整流架構之靜電放電防護裝置，其包含：一高壓N型井；一擴散區，形成於該高壓N型井中，並位於該高壓N型井之上方；一第一N型摻雜區，形成於該擴散區中；一第一P型摻雜區，形成於該擴散區中，並位於該第一N型摻雜區之一側；一第二P型摻雜區，形成於該擴散區中，並位於該第一N型摻雜區之另一側；一第三P型摻雜區，形成於該高壓N型井中，並位於該擴散區之一側， 且相對該第二P型摻雜區之一側；一第一導體層，形成於該高壓N型井之上方，並位於該第三P型摻雜區與該擴散區之間；一第四P型摻雜區，形成該高壓N型井中，並位於該擴散區之另一側，且相對該第一P型摻雜區之一側；以及一第二導體層，形成於該高壓N型井之上方，並位於該第四P型摻雜區與該擴散區之間。
15. 如申請專利範圍第14項所述之靜電放電防護裝置，更包含：一低壓P型井，形成於該擴散區之下方。
16. 如申請專利範圍第14項所述之靜電放電防護裝置，更包含：一第二N型摻雜區，形成於該第三P型摻雜區之一側。
17. 如申請專利範圍第16項所述之靜電放電防護裝置，更包含：一隔離區，形成於該第二N型摻雜區之一側，並位於該第三P型摻雜區之相對側。
18. 如申請專利範圍第17項所述之靜電放電防護裝置，其中該隔離區為一淺通道隔離層(Shallow Trench Isolation，STI)。
19. 如申請專利範圍第14項所述之靜電放電防護裝置，更包含：一第三N型摻雜區，形成於該第四P型摻雜區之一側。
20. 如申請專利範圍第19項所述之靜電放電防護裝置，更包含：一隔離區，形成於該第三N型摻雜區之一側，並位於該第四P型摻雜區之相對側。
21. 如申請專利範圍第20項所述之靜電放電防護裝置，其中該隔離區為一淺通道隔離層。
22. 如申請專利範圍第14項所述之靜電放電防護裝置，更包含：一第三導體層，形成於該第一N型摻雜區之上方；一第四導體層，形成於該第一P型摻雜區之上方；以及一第五導體層，形成於該第二P型摻雜區之上方。
23. 如申請專利範圍第14項所述之靜電放電防護裝置，更包含：一P型基板，位於該高壓N型井之下方。
24. 如申請專利範圍第14項所述之靜電放電防護裝置，更包含：一氧化層，位於該第一導體層與該高壓N型井之間。
25. 如申請專利範圍第14項所述之靜電放電防護裝置，更包含：一氧化層，位於該第二導體層與該高壓N型井之間。
26. 如申請專利範圍第14項所述之靜電放電防護裝置，其中該第一體層與該第二導體層為一閘極層。
27. 一種具矽控整流架構之靜電放電防護裝置，其包含：一高壓P型井；一擴散區，形成於該高壓P型井中，並位於該高壓P型井之上方；一第一N型摻雜區，形成於該擴散區中；一第一P型摻雜區，形成於該擴散區中，並位於該第一N型摻雜區之一側；一第二P型摻雜區，形成於該擴散區中，並位於該第一N型摻雜區之另一側；一第二N型摻雜區，形成該高壓P型井中，並位於該擴散區之一側，且位於該第二P型摻雜區之相對側；一第一導體層，形成於該高壓P型井之上方，並位於該第二N型摻雜區與該擴散區之間；一第三N型摻雜區，形成該高壓P型井中，並位於該擴散區之另一側，且位於該第一P型摻雜區之相對側；以及一第二導體層，形成於該高壓P型井之上方，並位於該第三N型摻雜區與該擴散區之間；其中，一低壓N型井，形成於該擴散區之下方。
28. 如申請專利範圍第27項所述之靜電放電防護裝置，更包含：一第三P型摻雜區，形成於該第二N型摻雜區之一側。
29. 如申請專利範圍第28項所述之靜電放電防護裝置，更包含：一隔離區，形成於該第三P型摻雜區之一側，並位於該第二N型摻雜區之相對側。
30. 如申請專利範圍第29項所述之靜電放電防護裝置，其中該隔離區為一淺通道隔離層(Shallow Trench Isolation，STI)。
31. 如申請專利範圍第27項所述之靜電放電防護裝置，更包含：一第四P型摻雜區，形成於該第三N型摻雜區之一側。
32. 如申請專利範圍第31項所述之靜電放電防護裝置，更包含：一隔離區，形成於該第四P型摻雜區之一側，並位於該第三N型摻雜區之相對側。
33. 如申請專利範圍第32項所述之靜電放電防護裝置，其中該隔離區為一淺通道隔離層。
34. 如申請專利範圍第27項所述之靜電放電防護裝置，更包含：一第三導體層，形成於該第一N型摻雜區之上方；一第四導體層，形成於該第一P型摻雜區之上方；以及一第五導體層，形成於該第二P型摻雜區之上方。
35. 如申請專利範圍第27項所述之靜電放電防護裝置，更包含：一P型基板，位於該高壓P型井之下方。
36. 如申請專利範圍第27項所述之靜電放電防護裝置，更包含：一氧化層，位於該第一導體層與該高壓P型井之間。
37. 如申請專利範圍第27項所述之靜電放電防護裝置，更包含：一氧化層，位於該第二導體層與該高壓P型井之間。
38. 如申請專利範圍第27項所述之靜電放電防護裝置，其中該第一導體層與該第二導體層為一閘極層。
39. 一種具矽控整流架構之靜電放電防護裝置，其包含：一高壓N型井；一擴散區，形成於該高壓N型井中，並位於該高壓N型井之上方； 一第一P型摻雜區，形成於該擴散區中；一第一N型摻雜區，形成於該擴散區中，並位於該第一P型摻雜區之一側；一第二N型摻雜區，形成於該擴散區中，並位於該第一P型摻雜區之另一側；一第二P型摻雜區，形成該高壓N型井中，並位於該擴散區之一側，且位於該第二N型摻雜區之相對側；一第一導體層，形成於該高壓N型井之上方，並位於該第二P型摻雜區與該擴散區之間；一第三P型摻雜區，形成該高壓N型井中，並位於該擴散區之另一側，且位於該第一N型摻雜區之相對側；以及一第二導體層，形成於該高壓N型井之上方，並位於該第三P型摻雜區與該擴散區之間；其中，一低壓P型井，形成於該擴散區之下方。
40. 如申請專利範圍第39項所述之靜電放電防護裝置，更包含：一第三N型摻雜區，形成於該第二P型摻雜區之一側。
41. 如申請專利範圍第40項所述之靜電放電防護裝置，更包含：一隔離區，形成於該第三N型摻雜區之一側，並位於該第二P型摻雜區之相對側。
42. 如申請專利範圍第41項所述之靜電放電防護裝置，其中該隔離區為一淺通道隔離層(Shallow Trench Isolation，STI)。
43. 如申請專利範圍第39項所述之靜電放電防護裝置，更包含：一第四N型摻雜區，形成於該第三P型摻雜區之一側。
44. 如申請專利範圍第43項所述之靜電放電防護裝置，更包含：一隔離區，形成於該第四N型摻雜區之一側，並位於該第三P型摻雜區之相對側。
45. 如申請專利範圍第44項所述之靜電放電防護裝置，其中該隔離區為一 淺通道隔離層。
46. 如申請專利範圍第39項所述之靜電放電防護裝置，更包含：一第三導體層，形成於該第一P型摻雜區之上方；一第四導體層，形成於該第一N型摻雜區之上方；以及一第五導體層，形成於該第二N型摻雜區之上方。
47. 如申請專利範圍第39項所述之靜電放電防護裝置，更包含：一P型基板，位於該高壓N型井之下方。
48. 如申請專利範圍第39項所述之靜電放電防護裝置，更包含：一氧化層，位於該第一導體層與該高壓N型井之間。
49. 如申請專利範圍第39項所述之靜電放電防護裝置，更包含：一氧化層，位於該第二導體層與該高壓N型井之間。
50. 如申請專利範圍第39項所述之靜電放電防護裝置，其中該第一導體層與該第二導體層為一閘極層。