TWI420820B - 延時裝置 - Google Patents
延時裝置 Download PDFInfo
- Publication number
- TWI420820B TWI420820B TW98104624A TW98104624A TWI420820B TW I420820 B TWI420820 B TW I420820B TW 98104624 A TW98104624 A TW 98104624A TW 98104624 A TW98104624 A TW 98104624A TW I420820 B TWI420820 B TW I420820B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- delay device
- delay
- adjustable capacitor
- generating unit
- Prior art date
Links
Landscapes
- Pulse Circuits (AREA)
- Networks Using Active Elements (AREA)
Description
本發明涉及電子技術領域,特別涉及一種延時裝置。
通常,半導體積體電路需要一個延時電路,以對輸入該積體電路的控制訊號進行延時。例如,藉由在上電時對啟動訊號進行延時,在上電至啟動的延時時間段內,可對積體電路的內部電路進行初始化從而避免積體電路發生故障。另外,藉由對關機訊號進行延時,在該延時時間段內,可將積體電路的內部電路中正在運行的程式保存在記憶體中,從而防止關機時積體電路的資料丟失。
然而,若需要對該延時時間段進行調節,則必須重新設計延時電路,以滿足積體電路對啟動訊號的不同延時需求。然,重新設計延時電路將會增加電路設計成本,另外也需要花費一定的時間與精力,給設計人員帶來了煩惱。
有鑒於此,有必要提供一種延時時間段可調的延時裝置。
一種延時裝置,其用於對外部訊號源提供的輸入訊號進行延時操作。該延時裝置包括可控電源、訊號產生單元及具有可調電容的延時單元。該可調電容的一端連接在可控電源及訊號產生單元之間,其另一端接地。該可控電源在接收到輸入訊號時對可調電容進行充電。當該可調電容電壓達到預定電壓值時,該訊號產生單
元產生輸出訊號。
上述延時裝置設置有可調電容。可藉由調節該可調電容的電容值來實現不同的充電時間及放電時間,並在該可調電容的充電電壓及放電電壓達到預定電壓值時產生輸出訊號。如此可有效地實現對輸入訊號進行延時,並產生輸出訊號。該輸出訊號相對於輸入訊號被延時了不同的時間段,滿足設計人員的電路設計需求。
10‧‧‧訊號源
R1、R2‧‧‧電阻
14A、14B‧‧‧電子開關
C‧‧‧可調電容
18‧‧‧輸入端
20‧‧‧輸出端
24‧‧‧第二埠
Va‧‧‧電壓
Vi‧‧‧輸入訊號
V-‧‧‧負向閾值電壓
Q1、Q2‧‧‧三極體
12、12A、12B‧‧‧可控電源
100、100A、100B‧‧‧延時裝置
Vcc‧‧‧直流電源
15‧‧‧延時單元
16‧‧‧訊號產生單元
22‧‧‧第一埠
D‧‧‧施密特觸發器
Vo‧‧‧輸出訊號
V+‧‧‧正向閾值電壓
T‧‧‧時間
圖1為一較佳實施方式的延時裝置的功能模組圖。
圖2為圖1中延時裝置的第一較佳實施方式的具體電路圖。
圖3為圖2中延時裝置產生的相關電訊號的波形示意圖。
圖4為圖1中延時裝置的第二較佳實施方式的具體電路圖。
如圖1所示係一較佳實施方式的延時裝置100的功能模組圖。延時裝置100用於對訊號源10提供的輸入訊號的上升沿或下降沿進行延時,並產生延時後的輸出訊號提供給外部積體電路(Integrated Circuit,圖未示),以作為控制訊號控制積體電路完成特定功能。例如,藉由對上電啟動訊號進行延時,可在延時時間段對積體電路的內部電路進行初始化。
延時裝置100包括可控電源12、延時單元15及訊號產生單元16。
可控電源12用於在訊號源10提供的輸入訊號的下降沿或上升沿提供工作電壓給延時單元15。
延時單元15用於接收該工作電壓,並產生延時訊號。
訊號產生單元16用於對延時訊號進行整形,並產生輸出訊號。
請一併參閱圖2,其為第一較佳實施方式的延時裝置100A的具體電路圖,該延時裝置100A用於對輸入訊號的上升沿進行延時。
可控電源12A包括一直流電源Vcc、電阻R1及電子開關14A。電子開關14A用於在訊號源10提供的輸入訊號的下降沿導通,在輸入訊號的上升沿截止。在本實施方式中,電子開關14A為PNP型三極體Q1。三極體Q1的基極藉由電阻R1連接訊號源10,射極連接直流電源Vcc。
延時單元15包括可調電容C及電阻R2,該可調電容C及電阻R2並聯在三極體Q1的集極與地之間。
訊號產生單元16包括一施密特觸發器D。施密特觸發器D具有輸入端18、輸出端20、第一埠22及第二埠24。輸入端18與三極體Q1的集極相連,第一埠22連接直流電源Vcc,第二埠24接地。施密特觸發器D具有一正向閾值電壓V+及負向閾值電壓V-。當輸入端18的電壓小於負向閾值電壓V-,輸出端20將輸出高電平電壓。當輸入端18的電壓介於負向閾值電壓V-及正向閾值電壓V+之間時,輸出端20的輸出電壓維持不變。當輸入端18的電壓大於正向閾值電壓V+時,輸出端20將輸出低電平電壓。
請一併參閱圖3,延時裝置100A的工作原理如下:當訊號源10的輸入訊號Vi為低電平時,三極體Q1導通。直流電源Vcc對可調電容C進行充電,從而使輸入端18的電壓Va瞬間上升為高電平電壓。當輸入端18的電壓上升至V+時,觸發器D的輸出端20的電壓Vo變為低電平電壓。
當訊號源10的輸入訊號Vi從低電平變為高電平時,三極體Q1截止。可調電容C藉由電阻R2放電,放電時間為T=R2*C,從而使輸入端18的電壓瞬間Va下降為低電平電壓。當輸入端18的電壓Va下降至V-時,觸發器D的輸出端20的電壓Vo變為高電平電壓。
如此,延時裝置100A可對訊號源10的輸入訊號Vi的上升沿(即從低電平變為高電平)進行延時,輸出訊號Vo的上升沿相對於輸入訊號Vi的上升沿延遲了時間T=R2*C。達到了延遲輸入訊號Vi的上升沿的目的,由於可調電容C的電容值可調節,故延時時間T=R2*C也可調節,滿足外部積體電路對延時時間段的可調節需求。利用該延時時間段,外部積體電路可對其內部電路進行初始化,確保積體電路不會出錯。該輸出訊號Vo還可作為控制訊號來控制積體電路完成其他特定功能。
另外,藉由調整直流電源Vcc的大小,可實現調節觸發器D的輸出端20的輸出電壓Vo的幅值大小,滿足不同的需求。
如圖4所示,其為第二較佳實施方式的延時裝置100B的具體電路圖。該延時裝置100B用於對輸入訊號的下降沿進行延時。延時裝置100B與延時裝置100A的區別在於可控電源12B的電子開關12B在訊號源10提供的輸入訊號的上升沿導通,在輸入訊號的下降沿截止。在本實施方式中,電子開關12B為NPN三極體Q2。
如此,訊號源10提供的輸入訊號的下降沿被延時,且該延時時間段可調節。利用該延時時間段,外部積體電路可及時保存其正在運行的程式,避免積體電路的資料丟失。另外,輸出訊號Vo可作為控制訊號來控制積體電路完成特定功能。
綜上所述,本發明符合發明專利要件,爰依法提出專利申請。惟,以上該僅為本發明的較佳實施方式,舉凡熟悉本案技藝的人士,在爰依本案創作精神所作的等效修飾或變化,皆應包含於以下的申請專利範圍內。
10‧‧‧訊號源
R1、R2‧‧‧電阻
14A‧‧‧電子開關
C‧‧‧可調電容
18‧‧‧輸入端
20‧‧‧輸出端
24‧‧‧第二埠
Va‧‧‧電壓
Vi‧‧‧輸入訊號
12A‧‧‧可控電源
100A‧‧‧延時裝置
Vcc‧‧‧直流電源
15‧‧‧延時單元
16‧‧‧訊號產生單元
22‧‧‧第一埠
D‧‧‧施密特觸發器
Vo‧‧‧輸出訊號
Claims (7)
- 一種延時裝置,其用於對外部訊號源提供的輸入訊號進行延時操作,其改良在於:該延時裝置包括可控電源、訊號產生單元及具有可調電容的延時單元,該可調電容的一端連接在可控電源及訊號產生單元之間,其另一端接地,該可控電源在接收到輸入訊號時對可調電容進行充電,當該可調電容電壓達到預定電壓值時,該訊號產生單元產生輸出訊號;該可控電源包括直流電源及電子開關,該電子開關連接於直流電源及可調電容之間,該輸入訊號用於控制電子開關的開啟及閉合,該電子開關為NPN三極體,該NPN三極體的基極連接訊號源,射極連接直流電源,集極連接可調電容。
- 如申請專利範圍第1項所述之延時裝置,其中該訊號產生單元包括施密特觸發器,該施密特觸發器具有輸入端、輸出端、第一埠及第二埠,該輸入端與可調電容相連接,該輸出端用於產生輸出訊號,該第一埠連接直流電源,該第二埠接地。
- 如申請專利範圍第1項所述之延時裝置,其中該可控電源還包括電阻,該NPN三極體的基極藉由該電阻連接訊號源。
- 如申請專利範圍第1項所述之延時裝置,其中該延時單元還包括電阻,該電阻及可調電容並聯在NPN三極體的集極及地之間。
- 如申請專利範圍第1項所述之延時裝置,其中該預定電壓值包括正向閾值電壓值及負向閾值電壓值。
- 如申請專利範圍第5項所述之延時裝置,其中當該可調電容電壓達到正向閾值電壓值時,該訊號產生單元產生低電平訊號。
- 如申請專利範圍第5項所述之延時裝置,其中當該可調電容電壓達到負向 閾值電壓值時,該訊號產生單元產生高電平訊號。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW98104624A TWI420820B (zh) | 2009-02-13 | 2009-02-13 | 延時裝置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW98104624A TWI420820B (zh) | 2009-02-13 | 2009-02-13 | 延時裝置 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201031119A TW201031119A (en) | 2010-08-16 |
TWI420820B true TWI420820B (zh) | 2013-12-21 |
Family
ID=44854412
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW98104624A TWI420820B (zh) | 2009-02-13 | 2009-02-13 | 延時裝置 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI420820B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5324999A (en) * | 1992-10-27 | 1994-06-28 | Texas Instruments Incorporated | Input buffer with compensated low-pass filter network |
US20040095173A1 (en) * | 2002-11-20 | 2004-05-20 | Hsuan-Hsien Lee | Reset-pulse generator |
EP1564886A1 (en) * | 2004-02-10 | 2005-08-17 | STMicroelectronics S.r.l. | Time-delay circuit |
-
2009
- 2009-02-13 TW TW98104624A patent/TWI420820B/zh not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5324999A (en) * | 1992-10-27 | 1994-06-28 | Texas Instruments Incorporated | Input buffer with compensated low-pass filter network |
US20040095173A1 (en) * | 2002-11-20 | 2004-05-20 | Hsuan-Hsien Lee | Reset-pulse generator |
EP1564886A1 (en) * | 2004-02-10 | 2005-08-17 | STMicroelectronics S.r.l. | Time-delay circuit |
Also Published As
Publication number | Publication date |
---|---|
TW201031119A (en) | 2010-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108063610B (zh) | 上电复位脉冲产生电路 | |
TWI392067B (zh) | 具有至少一具有可選擇的複數個輸出入功能之接合墊的積體電路裝置 | |
US9182799B2 (en) | USB OTG device with power mode switch function | |
US8405986B2 (en) | Motherboard with fan control circuit | |
US8093931B2 (en) | Semiconductor integrated circuit device | |
US7710099B2 (en) | Power control apparatus for motherboard | |
US8872554B2 (en) | Externally configurable power-on-reset systems and methods for integrated circuits | |
TWI547794B (zh) | 開機控制電路 | |
TW201340603A (zh) | 應用於電子裝置之電源開關模組、電壓產生電路與電源控制方法 | |
CN101777892A (zh) | 延时装置 | |
US9374079B2 (en) | Level jump reset IC design circuit | |
US10659051B1 (en) | Bidirectional voltage translator with pulse width control | |
TWI463796B (zh) | 用來延遲輸出裝置之啟動時機的方法及裝置 | |
TWI420820B (zh) | 延時裝置 | |
TWI511399B (zh) | 過溫度偵測電路 | |
US9998112B1 (en) | Microcontroller and reset circuit thereof | |
TW201351115A (zh) | 電源控制電路 | |
US20090267584A1 (en) | Transient detection circuit | |
CN109660236B (zh) | 迟滞电路及其构成上电复位结构 | |
US20090284289A1 (en) | method of implementing power-on-reset in power switches | |
CN106788360B (zh) | 一种复位电路 | |
KR200469552Y1 (ko) | 돌입전류 방지 장치 | |
US20150089266A1 (en) | Switch circuit and computing device having same | |
KR20170061730A (ko) | 전원 제어 시스템 | |
US20200145003A1 (en) | Integrated circuit delay cell |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |