TWI420335B - 用於具有晶片模型與非晶片模型之電子裝置的訊號分析方法 - Google Patents
用於具有晶片模型與非晶片模型之電子裝置的訊號分析方法 Download PDFInfo
- Publication number
- TWI420335B TWI420335B TW99106119A TW99106119A TWI420335B TW I420335 B TWI420335 B TW I420335B TW 99106119 A TW99106119 A TW 99106119A TW 99106119 A TW99106119 A TW 99106119A TW I420335 B TWI420335 B TW I420335B
- Authority
- TW
- Taiwan
- Prior art keywords
- contacts
- contact
- wafer model
- result
- electronic device
- Prior art date
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Tests Of Electronic Circuits (AREA)
Description
本發明提供一種訊號分析方法，尤指一種用於具有一晶片模型(on-chip network)與一非晶片模型(off-chip network)之一電子裝置的訊號分析方法。
請參考第1圖與第2圖，第1圖所繪示的係為傳統的具有一晶片模型(on-chip network)110與一非晶片模型(off-chip network)120之一電子裝置100之示意圖，第2圖所繪示的係為用於電子裝置100的一種傳統訊號分析方法之流程圖。如第1圖與第2圖所示，該傳統訊號分析方法包含下列步驟：
步驟200：在晶片模型110中定義X個第一電源接點P11~P1x與Y個第一接地接點G11~G1y。
步驟210：在非晶片模型120中定義X個第二電源接點P21~P2x與Y個第二接地接點G21~G2y。
步驟220：利用一準電磁模擬(quasi-static electromagnetic simulation)來分析非晶片模型120。
然而，由於這種傳統訊號分析方法在分析高頻訊號時，訊號的相位並不準確，所以這種傳統訊號分析方法無法在兩個不同介面之間提供精確的電氣特性。請參考第3圖與第4圖，第3圖所繪示的係為傳統的具有一晶片模型310與一非晶片模型320之一電子裝置300之示意圖，第4圖所繪示的係為用於電子裝置300的一種傳統訊號分析方法之流程圖。如第3圖與第4圖所示，該傳統訊號分析方法包含下列步驟：
步驟400：在晶片模型310中定義X個第一電源接點P11~P1x與Y個第一接地接點G11~G1y。
步驟410：利用一全波電磁模擬(full wave electromagnetic simulation)來分析非晶片模型320以取得晶片模型320中的X個第一結果接點P21~P2x。
然而，這種傳統訊號分析方法無法在兩個不同介面之間提供完整的電氣連接。
有鑑於此，本發明之目的之一在於提供一種可以用於具有一晶片模型(on-chip network)與一非晶片模型(off-chip network)之一電子裝置的訊號分析方法，以解決上述的問題。
依據本發明之申請專利範圍，其係揭露一種用於具有一晶片模型與一非晶片模型之一電子裝置的訊號分析方法，包含：在該晶片模型中定義X個第一電源接點與Y個第一接地接點，其中X與Y為正整數；在該非晶片模型中定義X個第二電源接點與Y個第二接地接點；將該些第一接地接點其中之一指派為一第一參考接點；將該些第二接地接點其中之一指派為一第二參考接點；利用一全波電磁模擬(full wave electromagnetic simulation)來分析該非晶片模型以取得該晶片模型中的(X+Y-1)個第一結果接點與該非晶片模型中的(X+Y-1)個第二結果接點，其中每一第一結果接點係從該第一參考接點以及該些第一電源接點與該些第一接地接點中除了該第一參考接點之外的一對應接點之間的一電壓差所取得，以及每一第二結果接點係從該第二參考接點以及該些第二電源接點與該些第二接地接點中除了該第二參考接點之外的一對應接點之間的一電壓差所取得；以及將該非晶片模型中的該些第二結果接點與該晶片模型中的該些第一結果接點做一完整電氣連接。
相較於傳統的用於具有一晶片模型與一非晶片模型之一電子裝置的訊號分析方法，本發明揭露的訊號分析方法可以對具有一晶片模型與一非晶片模型之一電子裝置提供完整的電氣連接以及精確的電氣特性。
在本說明書以及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件，而所屬領域中具有通常知識者應可理解，硬體製造商可能會用不同的名詞來稱呼同一個元件，本說明書及後續的申請專利範圍並不以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區分的準則，在通篇說明書及後續的請求項當中所提及的「包含有」係為一開放式的用語，故應解釋成「包含有但不限定於」。
請參考第5圖與第6圖，第5圖所繪示的係為依據本發明一實施例的具有一晶片模型510與一非晶片模型520之一電子裝置500之示意圖，其中晶片模型510可以為一積體電路，以及非晶片模型520可以為一電路板。第6圖所繪示的係為本發明用於電子裝置500的一種訊號分析方法之流程圖。如第5圖與第6圖所示，本發明之訊號分析方法包含下列步驟：
步驟600：在晶片模型510中定義X個第一電源接點P11~P1x與Y個第一接地接點G11~G1y，其中X與Y為正整數。
步驟610：在非晶片模型520中定義X個第二電源接點P21~P2x與Y個第二接地接點G21~G2y。
步驟620：將第一接地接點G11~G1y其中之一指派為一第一參考接點R1；
步驟630：將第二接地接點G21~G2y其中之一指派為一第二參考接點R2；
步驟640：利用一全波電磁模擬(full wave electromagnetic simulation)來分析非晶片模型520以取得晶片模型510中的(X+Y-1)個第一結果接點N11~N1(x+y-1)與非晶片模型520中的(X+Y-1)個第二結果接點N21~N2(x+y-1)，其中每一第一結果接點係從第一參考接點R1以及第一電源接點P11~P1x與第一接地接點G11~G1y中除了第一參考接點R1之外的一對應接點之間的一電壓差所取得，以及每一第二結果接點係從第二參考接點R2以及第二電源接點P21~P2x與第二接地接點G21~G2y中除了第二參考接點R2之外的一對應接點之間的一電壓差所取得。
步驟650：將非晶片模型520中的第二結果接點N21~N2(x+y-1)與晶片模型510中的第一結果接點N11~N1(x+y-1)做一完整電氣連接。
舉例來說，本發明之訊號分析方法可以先在晶片模型510中定義3個第一電源接點P11~P13與3個第一接地接點G11~G13，以及在非晶片模型520中定義3個第二電源接點P21~P23與3個第二接地接點G21~G23。接著，本發明之訊號分析方法將第一接地接點G11指派為一第一參考接點R1，以及將第二接地接點G21指派為一第二參考接點R2。接著，本發明之訊號分析方法利用一全波電磁模擬(full wave electromagnetic simulation)來分析非晶片模型520以取得晶片模型510中的5個第一結果接點N11~N15與非晶片模型520中的5個第二結果接點N21~N25，其中第一結果接點N11係從第一參考接點R1以及第一電源接點P11之間的一電壓差所取得，第一結果接點N12係從第一參考接點R1以及第一電源接點P12之間的一電壓差所取得，第一結果接點N13係從第一參考接點R1以及第一電源接點P13之間的一電壓差所取得，第一結果接點N14係從第一參考接點R1以及第一接地接點G12之間的一電壓差所取得，第一結果接點N15係從第一參考接點R1以及第一接地接點G13之間的一電壓差所取得，第二結果接點N21係從第二參考接點R2以及第二電源接點P21之間的一電壓差所取得，第二結果接點N22係從第二參考接點R2以及第二電源接點P22之間的一電壓差所取得，第二結果接點N23係從第二參考接點R2以及第二電源接點P23之間的一電壓差所取得，第二結果接點N24係從第二參考接點R2以及第二接地接點G22之間的一電壓差所取得，以及第二結果接點N25係從第二參考接點R2以及第二接地接點G23之間的一電壓差所取得。接著，本發明之訊號分析方法將非晶片模型520中的第二結果接點N21~N25與晶片模型510中的第一結果接點N11~N15做一完整電氣連接。
在此請注意，上述的實施例僅作為本發明的舉例說明，而不是本發明的限制條件。相較於傳統的用於具有一晶片模型與一非晶片模型之一電子裝置的訊號分析方法，本發明揭露的訊號分析方法可以對具有一晶片模型與一非晶片模型之一電子裝置提供完整的電氣連接以及精確的電氣特性。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100、300、500．．．電子裝置
110、310、510．．．晶片模型
120、320、520．．．非晶片模型
P11~P1x．．．第一電源接點
G11~G1y．．．第一接地接點
P21~P2x．．．第二電源接點
G21~G2y．．．第二接地接點
R1．．．第一參考接點
R2．．．第二參考接點
N11~N1(x+y-1)．．．第一結果接點
N21~N2(x+y-1)．．．第二結果接點
P21~P2x．．．第一結果接點
第1圖所繪示的係為傳統的具有一晶片模型(on-chip network)與一非晶片模型(off-chip network)之一電子裝置之示意圖。
第2圖所繪示的係為用於電子裝置的一種傳統訊號分析方法之流程圖。
第3圖所繪示的係為傳統的具有一晶片模型與一非晶片模型之一電子裝置之示意圖。
第4圖所繪示的係為用於電子裝置的一種傳統訊號分析方法之流程圖。
第5圖所繪示的係為依據本發明一實施例的具有一晶片模型與一非晶片模型之一電子裝置之示意圖。
第6圖所繪示的係為本發明用於電子裝置的一種訊號分析方法之流程圖。
步驟600~650
Claims (2)
- 一種用於具有一晶片模型(on-chip network)與一非晶片模型(off-chip network)之一電子裝置的訊號分析方法，包含：在該晶片模型中定義X個第一電源接點與Y個第一接地接點，其中X與Y為正整數；在該非晶片模型中定義X個第二電源接點與Y個第二接地接點；將該些第一接地接點其中之一指派為一第一參考接點；將該些第二接地接點其中之一指派為一第二參考接點；利用一全波電磁模擬(full wave electromagnetic simulation)來分析該非晶片模型以取得該晶片模型中的(X+Y-1)個第一結果接點與該非晶片模型中的(X+Y-1)個第二結果接點，其中每一第一結果接點係從該第一參考接點以及該些第一電源接點與該些第一接地接點中除了該第一參考接點之外的一對應接點之間的一電壓差所取得，以及每一第二結果接點係從該第二參考接點以及該些第二電源接點與該些第二接地接點中除了該第二參考接點之外的一對應接點之間的一電壓差所取得；以及將該非晶片模型中的該些第二結果接點與該晶片模型中的該些第一結果接點做一完整電氣連接。
- 如申請專利範圍第1項所述之訊號分析方法，其中該晶片模型係為一積體電路，以及該非晶片模型係為一電路板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW99106119A TWI420335B (zh) | 2010-03-03 | 2010-03-03 | 用於具有晶片模型與非晶片模型之電子裝置的訊號分析方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW99106119A TWI420335B (zh) | 2010-03-03 | 2010-03-03 | 用於具有晶片模型與非晶片模型之電子裝置的訊號分析方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201131406A TW201131406A (en) | 2011-09-16 |
| TWI420335B true TWI420335B (zh) | 2013-12-21 |
Family
ID=50158258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW99106119A TWI420335B (zh) | 2010-03-03 | 2010-03-03 | 用於具有晶片模型與非晶片模型之電子裝置的訊號分析方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI420335B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW514735B (en) * | 2000-07-20 | 2002-12-21 | Taiwan Semiconductor Mfg | Measurement and estimation method of the delay time of circuit in the chip under the consideration of voltage variation |
| TWI236079B (en) * | 2002-02-04 | 2005-07-11 | Infineon Technologies Ag | Method for fault analysis in wafer production |
| US20070164887A1 (en) * | 2006-01-17 | 2007-07-19 | Truong Bao G | Programmable reference voltage generator |
| US20070186018A1 (en) * | 2004-03-17 | 2007-08-09 | Koninklijke Philips Electronics, N.V. | Integrated circuit and method of communication service mapping |
| US20080267211A1 (en) * | 2004-06-09 | 2008-10-30 | Koninklijke Philips Electronics, N.V. | Integrated Circuit and Method for Time Slot Allocation |
-
2010
- 2010-03-03 TW TW99106119A patent/TWI420335B/zh not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW514735B (en) * | 2000-07-20 | 2002-12-21 | Taiwan Semiconductor Mfg | Measurement and estimation method of the delay time of circuit in the chip under the consideration of voltage variation |
| TWI236079B (en) * | 2002-02-04 | 2005-07-11 | Infineon Technologies Ag | Method for fault analysis in wafer production |
| US20070186018A1 (en) * | 2004-03-17 | 2007-08-09 | Koninklijke Philips Electronics, N.V. | Integrated circuit and method of communication service mapping |
| US20080267211A1 (en) * | 2004-06-09 | 2008-10-30 | Koninklijke Philips Electronics, N.V. | Integrated Circuit and Method for Time Slot Allocation |
| US20070164887A1 (en) * | 2006-01-17 | 2007-07-19 | Truong Bao G | Programmable reference voltage generator |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201131406A (en) | 2011-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Andraud et al. | One-shot non-intrusive calibration against process variations for analog/RF circuits | |
| KR102245944B1 (ko) | 데이터 패킷 신호 송수신기의 감도 검사 방법 | |
| CN109581259A (zh) | 器件在片负载牵引测试的校准结构设计及测试方法 | |
| CN107345986A (zh) | 一种去嵌入方式的阻抗测试方法 | |
| EP3114446A1 (en) | Method and apparatus for calculating the junction temperature of an rf power mosfet | |
| WO2016065531A1 (zh) | 利用引入器件判断射频器件去嵌入精度的测试结构及方法 | |
| TWI420335B (zh) | 用於具有晶片模型與非晶片模型之電子裝置的訊號分析方法 | |
| CN109683078B (zh) | 肖特基二极管测试方法及装置 | |
| CN109164406B (zh) | 一种测试夹具的散射参数提取方法 | |
| de Paulis et al. | TEM-like launch geometries and simplified de-embedding for accurate through silicon via characterization | |
| KR20140042326A (ko) | Ｐｃｂ 전기검사 시스템 및 그 방법 | |
| JP2023547606A (ja) | 伝導性信号試験における高周波（ｒｆ）信号プローブ不整合に起因したパワー損失について補償するシステム及び方法 | |
| CN109635471A (zh) | 半导体器件的闪烁噪声模型及其提取方法 | |
| KR100707586B1 (ko) | Ｍｏｓ 트랜지스터 소자의 게이트 산화막 정전용량 특성측정 방법 | |
| US8593132B2 (en) | Parameter calculating apparatus and simulation apparatus | |
| Kuester et al. | Blind measurement of receiver system noise | |
| Gettings et al. | Study of CMOS process variation by multiplexing analog characteristics | |
| TWI610539B (zh) | 用於確認與受測裝置（ｄｕｔ）之射頻（ｒｆ）信號連接完整性的系統及方法 | |
| Baba et al. | A review on techniques and modelling methodologies used for checking electromagnetic interference in integrated circuits | |
| US9007079B2 (en) | System and method for compensating measured IDDQ values | |
| CN107273620B (zh) | 一种基于联合估计的电磁发射建模方法 | |
| TWI284206B (en) | Conductive line inductor measurement and modeling method and system | |
| CN104952850A (zh) | 一种射频测试结构及射频测试方法 | |
| CN112329379A (zh) | 针对天线效应的集成电路可靠性评价方法 | |
| WO2019033682A1 (zh) | 一种分析时钟信号的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |