TWI416878B - 時脈信號偏移調整方法及應用該方法之核心邏輯電路 - Google Patents

時脈信號偏移調整方法及應用該方法之核心邏輯電路 Download PDF

Info

Publication number
TWI416878B
TWI416878B TW096144121A TW96144121A TWI416878B TW I416878 B TWI416878 B TW I416878B TW 096144121 A TW096144121 A TW 096144121A TW 96144121 A TW96144121 A TW 96144121A TW I416878 B TWI416878 B TW I416878B
Authority
TW
Taiwan
Prior art keywords
clock signal
sampling
frequency clock
signal
period
Prior art date
Application number
TW096144121A
Other languages
English (en)
Other versions
TW200824291A (en
Inventor
Paul Su
Original Assignee
Via Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Tech Inc filed Critical Via Tech Inc
Priority to TW096144121A priority Critical patent/TWI416878B/zh
Publication of TW200824291A publication Critical patent/TW200824291A/zh
Application granted granted Critical
Publication of TWI416878B publication Critical patent/TWI416878B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

時脈信號偏移調整方法及應用該方法之核心邏輯電路
本案係為一種時脈信號偏移調整方法及應用該方法之核心邏輯電路，尤指應用於一核心邏輯電路與其所接收的一第一頻率時脈信號與一第二時脈信號之間的一種時脈信號偏移調整方法。
一般個人電腦或筆記型電腦之主機板，其基本構成主要是由中央處理單元(Central Processing Unit以下簡稱：CPU)、控制各種設備的晶片組(Chipset)以及一些週邊電路所組成，其中央處理單元(CPU)便是整個電腦系統的核心所在，最主要的工作便是處理和控制整個電腦各部份之間彼此的運作，以及進行邏輯的運算；而晶片組(Chipset)則是負責連繫中央處理單元(CPU)與其它週邊設備之間的運作，晶片組(Chipset)的組合也有很多不同的方式，目前主機板製造商通常採用兩顆為一組的方式，用來負責主機板本身大部份的功能，這兩顆主要的晶片(Chip)稱為北橋晶片(North Bridge Chip)與南橋晶片(South Bridge Chip)，其中北橋晶片(North Bridge Chip)負責聯繫主機板上所有的高速之匯流排(bus)，其匯流排(bus)的效能多為2GBps到5GBps，而南橋晶片(South Bridge Chip)負責I/O匯流排之間的通信，負責聯繫系統中較慢速的部份，並與基本輸出入系統(BIOS)溝通，其匯流排的效能多為10MBps到1GBps之間。
請參見第一圖，其係為一主機板1上各元件配置方塊圖。由此方塊圖所示，我們可以清處的看出主機板1係以一中央處理單元(CPU)11作為系統之架構，中央處理單元11並信號連接於由一北橋晶片(North Bridge Chip)121與一南橋晶片(South Bridge Chip)122所組成之晶片組(Chipset)12，其中北橋晶片121以一前置匯流排(Front Side Bus，FSB)101與中央處理單元11相互連繫；以一記憶體匯流排102與一主記憶體(Main Memory)13相互連繫以及以一AGP匯流排103與一圖形加速埠(Accelerated Graphics Port，AGP)14溝通，而南橋晶片(South Bridge Chip)122以一PCI匯流排104與一週邊零件連接介面(Peripheral Component Interconnect，PCI)15相互連結，另外與南橋晶片連結的還有一ISA(Industry Standard Architecture)介面16、一通用串列匯流排(Universal Serial Bus，以下簡稱USB)介面17、一IDE(Integrated Drive Electronics)介面18、一滑鼠19與一鍵盤20，而目前市面上較新型的主機板，南橋晶片上更連結有一序列式高等連接技術介面(Serial Advanced Technology Attachment，SATA)21。
經由上述我們可以得知，中央處理單元(CPU)必須和北橋晶片與南橋晶片所構成的晶片組相互的配合才能使整個電腦系統正常的運作，並使得透過各種介面外接於電腦系統上的各種電子裝置能夠受到中央處理單元(CPU)的控制，例如：液晶顯示器、光碟機、硬碟機、軟碟機、鍵盤與滑鼠等的週邊設備，因此，中央處理單元(CPU)在整個電腦系統中扮演著相當重要的角色，而用來衡量中央處理單元(CPU)功能的指標主要有MIPS(Million Instruction Per Second)以及MHz(Mega Herz)，前者指的是中央處理單元(CPU)每秒可執行多少百萬個指令，後者指的是中央處理單元(CPU)每秒鐘可以震盪幾百萬次。當中央處理單元在針對每一個指令開始進行運算時，便是靠著設置在主機板上的一時脈產生器(例如可以是石英震盪器，在第一圖中未示出)的震盪來產生連續的時脈信號，使得中央處理單元能夠順利的處理每秒鐘所要處理運算的上百萬個指令。然而，該時脈產生器所產生的時脈信號會受到電容效應(capacitance loading)、溫度或是電路佈局(Layout)等因素的影響而造成時脈信號偏移(Clock skew)的問題。
通常該晶片組12在接收來自時脈產生器所產生不同頻率的時脈信號後，便開始執行該晶片組12所具有的功能，此時，在該晶片組12接收來自時脈產生器所產生不同頻率的時脈信號時，若產生的時脈信號偏移(Clock skew)的程度過大，也就是說時脈信號受到上述電容效應(capacitance loading)、溫度或是電路佈局(Layout)等因素的影響，造成不同頻率時脈信號之間的相位差太大，如此便會使得電腦系統產生無法正常運作的情況，例如：完全不能開機或者是當作業系統在執行應用程式時無預警的當機等。因此，時脈信號偏移(Clock skew)程度的大小與電腦系統是否能夠正常運作，有著相當密切的關係，而如何解決上述因為時脈信號偏移(Clock skew)所產生電腦系統無法正常運作的問題，係為發展本案之最主要的目的。
本案係為一種時脈信號偏移調整方法，應用於一核心邏輯電路與其所接收的一第一頻率時脈信號與一第二頻率時脈信號之間，該時脈信號偏移調整方法包含下列步驟：於一單位時間內根據該第一頻率時脈信號對該第二頻率時脈信號進行取樣而產生一取樣結果；以及當該取樣結果不符合一預設要求時而使該核心邏輯電路進入一時脈信號調整狀態，以進行調整該第一頻率時脈信號與該第二頻率時脈信號之間所產生之一相位偏移。
本案另一方面係為一種核心邏輯電路，應用於一第一頻率時脈信號與一第二頻率時脈信號之間，該核心邏輯電路包含：一第一晶片，其係可接收該第一頻率時脈信號；一第二晶片，信號連接於該第一晶片，其係可接收該第二頻率時脈信號；以及一時脈信號調整單元，信號連接於該第一晶片與該第二晶片，其係可接收該第一頻率時脈信號與該第二頻率時脈信號，並於一單位時間內根據該第一頻率時脈信號對該第二頻率時脈信號進行取樣而產生一取樣結果，其中當該取樣結果不符合一預設要求時而使該時脈信號調整單元進入一時脈信號調整狀態，以進行調整該第一頻率時脈信號與該第二頻率時脈信號之間所產生之一相位偏移。
請參見第二圖，其係為本案為改善習用技術手段之缺失所發展出一核心邏輯電路功能方塊示意圖，而本案所述之核心邏輯電路20主要是應用在一主機板2上所產生的一第一頻率時脈信號21與一第二頻率時脈信號22之間，其中該第一頻率時脈信號21之頻率大於該第二頻率時脈信號22。從圖中我們可以清楚的看出該核心邏輯電路20主要包含有一北橋晶片201、一南橋晶片202以及一時脈信號調整單元203，而本案最大的特徵就是在該核心邏輯電路20當中增設有該時脈信號調整單元203，從先前技術中我們可以得知在習用的技術手段中，當不同頻率的時脈信號輸入到該核心邏輯電路20後，便直接由該北橋晶片201或該南橋晶片202所接收，進而使該核心邏輯電路20得以運作其功能，倘若時脈信號偏移(Clock skew)程度過大，也就是兩個不同頻率時脈信號間的相位偏移超過了可容許的範圍時，便會使該核心邏輯電路20在毫無預警的情況下停止其功能的運作造成整個電腦系統的異常(例如是當機)，因此，本案特別在該核心邏輯電路20中提供了該時脈信號調整單元203，其係可接收該第一頻率時脈信號21與該第二頻率時脈信號22，並在一單位時間內根據頻率較快的該第一頻率時脈信號21來產生取樣信號並對該第二頻率時脈信號22進行取樣而產生出一取樣結果，而本案的做法便是利用週期與該第一頻率時脈信號21週期相等(或是該第一頻率信號的整數倍)的取樣信號來對該第二頻率時脈信號22進行取樣，其中當該取樣結果不符合一預設要求時而使該時脈信號調整單元203進入一時脈信號調整狀態，以進行調整該第一頻率時脈信號21與該第二頻率時脈信號22之間所產生之一相位差值，而當該取樣結果符合一預設要求時則使該時脈信號調整單元203進入一運作偵測狀態，使得該北橋晶片201與該南橋晶片202之功能得以運作且該時脈信號調整單元203持續偵測該第一頻率時脈信號21(即該取樣信號)對該第二頻率時脈信號22進行取樣所產生之該取樣結果。如此一來，本案技術手段便可針對兩不同頻率時脈信號間所產生時脈信號偏移(Clock skew)的問題進行改善。以下再就本案之技術特徵以方法流程說明的方式作進一步的描述。
請參見第三圖，其係為應用於上述該核心邏輯電路中的一時脈信號偏移調整方法流程示意圖。從圖中我們可以清楚的看出，首先，由該核心邏輯電路接收該第一頻率時脈信號與該第二頻率時脈信號(步驟S1)；該時脈信號調整單元於一單位時間內利用該取樣信號對該第二頻率時脈信號進行取樣而產生出該取樣結果(步驟S2)；該時脈信號調整單元判斷該取樣信號對該第二頻率時脈信號進行取樣所產生之該取樣結果是否符合該預設要求(步驟S3)；倘若該取樣信號對該第二頻率時脈信號進行取樣所產生之取樣結果不符合該預設要求，則該時脈信號調整單元進入該時脈信號調整狀態(步驟S4)；倘若該取樣信號對該第二頻率時脈信號進行取樣所產生之取樣結果符合該預設要求，則該時脈信號調整單元進入該運作偵測狀態(步驟S5)。
經由上述的技術說明我們可以清楚的得知，本案主要的技術特徵在於當有不同頻率的時脈信號(如上述的該第一頻率時脈信號與該第二頻率時脈信號)輸入到該核心邏輯電路時，該核心邏輯電路根據頻率較快的時脈信號來產生出取樣信號並對頻率較慢的時脈信號進行取樣的動作，而該核心邏輯電路便會根據進行取樣之後所得到的取樣結果來判斷不同頻率時脈信號之間的相位偏移程度是否達到了會使整個作業系統無法正常運作的標準，倘若在不同頻率時脈信號之間的相位偏移達到了會使整個作業系統無法正常運作的標準時，則本案所提供的技術手段便會針對此一情況調整縮短不同頻率時脈信號之間的相位偏移，而當不同頻率時脈信號之間的相位偏移在正常的範圍內時，本案所提供的技術手段也會持續的對不同頻率時脈信號之間的相位偏移進行偵測與監控，如此一來，確實解決了在先前技術中所產生的缺失，進而完成發展本案之最主要的目的。
請參見第四圖，其係為本案所述之時脈信號偏移調整方法較具體實施之流程示意圖。從圖中我們可以清楚的看出，首先，該核心邏輯電路接收該第一頻率時脈信號(頻率較快)與該第二頻率時脈信號(頻率較慢)(步驟T1)；該時脈信號調整單元判斷該取樣信號與該第二頻率時脈信號之週期是否符合特定條件(步驟T2)，倘若該取樣信號不符合該特定條件，則該時脈信號調整單元對該取樣信號進行週期長度的調整，使得該取樣信號能夠符合該特定條件(步驟T7)；倘若該取樣信號與該第二頻率時脈信號之週期符合該特定條件，則該時脈信號調整單元利用該取樣信號開始對該第二頻率時脈信號進行取樣而產生該取樣結果(步驟T3)；該時脈信號調整單元判斷該取樣信號對該第二頻率時脈信號進行取樣所產生之該取樣結果是否符合該預設要求(步驟T4)；倘若該取樣信號對該第二頻率時脈信號進行取樣所產生之取樣結果不符合該預設要求，則該時脈信號調整單元進入該時脈信號調整狀態(步驟T5)；倘若該取樣信號對該第二頻率時脈信號進行取樣所產生之取樣結果符合該預設要求，則該時脈信號調整單元進入該運作偵測狀態(步驟T6)。
而為了更清楚的表達本案的技術特徵，配合上述的說明，以下我們再以不同的實施例加以說明該取樣信號對該第二頻率信號進行取樣所得到的各種不同的取樣結果，在第五圖(a)~(f)的說明中，我們可以清楚的看到以三個位元組成的取樣碼所代表的各種不同的取樣結果，而該取樣結果是否符合該預設要求的情況，我們也整理在第六圖所示的圖表之中並加以說明，另外，在第七圖(a)~(f)中，說明了以四個位元組成的取樣碼所代表的各種不同的取樣結果，而該取樣結果是否符合該預設要求的情況，我們也整理在第八圖所示的圖表之中。
請參見第五圖(a)(b)(c)(d)(e)(f)，其係為本案為改善習用技術手段之缺失所發展出一時脈信號偏移調整方法之一第一較佳實施例示意圖，本實施例所述之時脈信號調整方法係應用於上述之該核心邏輯電路中。本案的技術特徵即是在於當不同頻率的時脈信號輸入至該核心邏輯電路中時，該核心邏輯電路便會先根據頻率較快的時脈信號來產生出取樣信號並對頻率較慢的時脈信號進行取樣而產生取樣結果，進而利用該取樣結果來判斷時脈信號之間是否有時脈信號偏移程度過大的情形發生，而在取樣的過程中，根據頻率較快的時脈信號所產生的取樣信號週期長度必須要與被取樣的時脈信號的週期之間符合特定條件，而該特定條件係為調整該取樣信號31之週期大於該第二頻率時脈信號32之週期的二分之一，如此才能夠於單位時間內利用該取樣信號週期之上升緣或下降緣在不同的時間點對該第二頻率時脈信號進行取樣。
如第五圖(a)所示，在本實例中，先將取樣信號31的週期設定為與第一頻率時脈信號的週期相同，因其與該第二頻率時脈信號32之間的週期關係為三倍的該取樣信號31之週期等於兩倍的該第二頻率時脈信號32之週期，該取樣信號31與該第二頻率時脈信號32之週期滿足了該特定條件(即取樣信號31之週期大於該第二頻率時脈信號32之週期的二分之一)，因此該取樣信號31可用，不須再調整為第一頻率時脈信號週期的倍數，在這樣的條件下，於單位時間30內根據該取樣信號31週期之上升緣與下降緣在不同的時間點來對該第二頻率時脈信號32進行取樣，在本例中產生的取樣碼301為[0,1,0]，而取樣碼[0,1,0]所代表的取樣結果表示： 其中，T1所表的是取樣信號31的週期，T2所代表的是第二頻率時脈信號32的週期，△t則是代表第一頻率時脈信號與第二頻率時脈信號之間的相位偏移，而上述不等式中的”－“是代表該第二頻率時脈信號的相位是在落後於該第一頻率時脈信號的情況之下。由於三倍的該取樣信號31之週期等於兩倍的該第二頻率時脈信號32之週期，也就是T1＝(2/3)T2，所以將T1＝(2/3)T2代入上述－(T1－T2/2)△t<0的計算式後，即可推導出－(1/6)T2△t<0，也就是說取樣碼[0,1,0]所代表的取樣結果是該取樣信號31與該第二頻率時脈信號32的相位偏移是落在－(1/6)T2與0的範圍之內，也就是該第一頻率時脈信號與該第二頻率時脈信號32的相位偏移是落在－(1/6)T2與0的範圍之內，而這樣的相位偏移範圍原則上不會對整個核心邏輯電路造成明顯的影響，因此，若是取樣的結果所顯示出的是取樣碼[0,1,0]，則代表時脈信號之間的相位偏移是在安全的範圍之內，無須調整。
如第五圖(b)所示，我們同樣地將取樣信號31的週期設定為與第一頻率時脈信號的週期相同，因其與該第二頻率時脈信號32之間的週期關係為三倍的該取樣信號31之週期等於兩倍的該第二頻率時脈信號32之週期，而在本圖中，該取樣信號31於單位時間30內對該第二頻率時脈信號32進行取樣而產生的取樣碼301為[1,1,0]，而取樣碼[1,1,0]所代表的取樣結果表示： 其中，計算式中的”＋“是代表該第二頻率時脈信號的相位是在超前於該第一頻率時脈信號的情況之下，而T1、T2以及△t所代表的意義同第五圖(a)。同樣地，我們將T1＝(2/3)T2代入上述0△t<＋(T1－ T2/2)的不等式後，即可推導出0△t<＋(1/6)T2，所以取樣碼[1,1,0]所代表的取樣結果是該取樣信號31與該第二頻率時脈信號32的相位偏移是落在0與＋(1/6)T2的範圍之內，也就是該第一頻率時脈信號與該第二頻率時脈信號32的相位偏移是落在0與＋(1/6)T2的範圍之內，而這樣的相位差偏移範圍原則上不會對整個核心邏輯電路造成影響，因此，若是取樣的結果所顯示出的是取樣碼[1,1,0]，則代表時脈信號之間的相位差是在安全的範圍之內，無須調整。
如第五圖(c)所示，將取樣信號31的週期設定為與第一頻率時脈信號的週期相同，因其與該第二頻率時脈信號32之間的週期關係為三倍的該取樣信號31之週期等於兩倍的該第二頻率時脈信號32之週期，在本圖中，該取樣信號31於單位時間30內對該第二頻率時脈信號32進行取樣而產生的取樣碼301為[0,1,1]，而取樣碼[0,1,1]所代表的取樣結果表示： 將T1＝(2/3)T2代入上述－(T2/2－(T2/2－T1/2))△t<－(T1－T2/2)的不等式後，即可推導出－(1/3)T2△t<－(1/6)T2，所以取樣碼[0,1,1]所代表的取樣結果是該取樣信號31與該第二頻率時脈信號32的相位偏移是落在－(1/3)T2與－(1/6)T2的範圍之內，也就是該第一頻率時脈信號與該第二頻率時脈信號32的相位偏移是落在－(1/3)T2與－(1/6)T2的範圍之內，而這樣的相位偏移範圍略大，可視情況忽略或接受，在本例中，此取樣碼[0,1,1]代表時脈信號之間的相位偏移是在可接受的範圍之內。
如第五圖(d)所示，將取樣信號31的週期設定為與第一頻率時脈信號的週期相同，因其與該第二頻率時脈信號32之間的週期關係為三倍的該取樣信號31之週期等於兩倍的該第二頻率時脈信號32之週期，在本圖中，該取樣信號31於單位時間30內對該第二頻率時脈信號32進行取樣而產生的取樣碼301為[1,0,0]，而取樣碼[1,0,0]所代表的取樣結果表示： 將T1＝(2/3)T2代入上述＋(T2/2－(T2/2－T1/2))△t<＋(T1－T2/2)的不等式後，即可推導出＋(1/6)T2△t<＋(1/3)T2，所以取樣碼[1,0,0]所代表的取樣結果是該取樣信號31與該第二頻率時脈信號32的相位偏移是落在＋(1/6)T2與＋(1/3)T2的範圍之內，也就是該第一頻率時脈信號與該第二頻率時脈信號32的相位偏移是落在＋(1/6)T2與＋(1/3)T2的範圍之內，而這樣的相位偏移範圍並不會對整個核心邏輯電路造成影響，因此，若是取樣的結果所顯示出的是取樣碼[1,0,0]，則代表時脈信號之間的相位偏移是在可接受的範圍之內。
如第五圖(e)所示，將取樣信號31的週期設定為與第一頻率時脈信號的週期相同，因其與該第二頻率時脈信號32之間的週期關係為三倍的該取樣信號31之週期等於兩倍的該第二頻率時脈信號32之週期，在本圖中，該取樣信號31於單位時間30內對該第二頻率時脈信號32進行取樣而產生的取樣碼301為[0,0,1]，而取樣碼[0,0,1]所代表的取樣結果表示： 將T1＝(2/3)T2代入上述－(T2/2)△t<－(T1/2)的不等式後，即可推導出－(1/2)T2△t<－(1/3)T2，所以取樣碼[0,0,1]所代表的取樣結果是該取樣信號31與該第二頻率時脈信號32的相位偏移是落在－(1/2)T2與－(2/3)T2的範圍之內，也就是該第一頻率時脈信號與該第二頻率時脈信號32的相位偏移是落在－(1/2)T2與－(2/3)T2的範圍之內，而這樣的相位偏移範圍過大，很可能會對整個核心邏輯電路造成影響，因此，若是取樣的結果所顯示出的是取樣碼[0,0,1]，則代表需要對時脈信號之間的相位偏移進行調整。
如第五圖(f)所示，將取樣信號31的週期設定為與第一頻率時脈信號的週期相同，因其與該第二頻率時脈信號32之間的週期關係為三倍的該取樣信號31之週期等於兩倍的該第二頻率時脈信號32之週期，在本圖中，該取樣信號31於單位時間30內對該第二頻率時脈信號32進行取樣而產生的取樣碼301為[1,0,1]301，而取樣碼[1,0,1]301所代表的取樣結果表示： 將T1＝(2/3)T2代入上述＋(T2－T1)△t<＋(T2/2)的不等式後，即可推導出＋(1/3)T2△t<＋(1/2)T2，所以取樣碼[1,0,1]所代表的取樣結果是該取樣信號31與該第二頻率時脈信號32的相位偏移是落在＋(1/3)T2與＋(1/2)T2的範圍之內，也就是該第一頻率時脈信號與該第二頻率時脈信號32的相位偏移是落在＋(1/3)T2與＋(1/2)T2的範圍之內，而這樣的相位偏移範圍很可能會對整個核心邏輯電路造成影響，因此，若是取樣的結果所顯示出的是取樣碼[1,0,1]，則代表需要對時脈信號之間的相位偏移進行調整。
上述當該取樣信號31對該第二頻率時脈信號32取樣出下一個取樣碼時，必須要間隔一取樣週期長度300，而該取樣週期長度係可經由該取樣信號31與該第二頻率時脈信號32之週期之公倍數來決定。而上述該單位時間30係根據一取樣致能信號(sampling enable signal)33來決定。並且，該單位時間30係大於該第二頻率時脈信號32週期之一半。此外，該取樣致能信號33之週期為該取樣信號31與該第二頻率時脈信號32之週期之公倍數。在本實施例中，該取樣致能信號33之週期是該取樣信號31之週期的六倍，亦是該第二頻率時脈信號32之週期的四倍。
再如第六圖所示，由此圖表我們歸納出，倘若該取樣結果為取樣碼[0,1,0]、[1,1,0]、[0,1,1]、[1,0,0]時，則代表時脈信號偏移的程度是在不會使整個系統當機的情況，也就是符合上述的該預設要求的情況，倘若該取樣結果為取樣碼[0,0,1]以及[1,0,1]時，則代表時脈信號偏移的程度將會對整個系統造成影響，也就是上述不符合該預設要求的情況，必須進行不同時脈信號之間相位偏移的調整。
請參見第七圖(a)(b)(c)(d)(e)(f)，其係為本案為改善習用技術手段之缺失所發展出一時脈信號偏移調整方法之一第二較佳實施例示意圖，本實施例所述之時脈信號調整方法係應用於上述之該核心邏輯電路中。在本實施例中，該取樣信號41與該第二頻率時脈信號42之週期間必須要符合一特定條件，而該特定條件係為調整該取樣信號41之週期大於該第二頻率時脈信號42之週期的二分之一，另外，該取樣信號41對該第二頻率時脈信號42進行取樣之單位時間40更改為較第五圖中的單位時間30長，在單位時間40加長的情況下，該取樣信號41對該第二時脈信號42進行取樣所得到的取樣碼便會由第五圖中三個位元的取樣碼變成四個位元的取樣碼。
如第七圖(a)所示，在本實例中，先將取樣信號41的週期設定為與第一頻率時脈信號的週期相同，因其與該第二頻率時脈信號42之間的週期關係為三倍的該取樣信號41之週期等於兩倍的該第二頻率時脈信號42之週期，該取樣信號41與該第二頻率時脈信號42之週期滿足了該特定條件(即取樣信號41之週期大於該第二頻率時脈信號42之週期的二分之一)，因此該取樣信號41可用，不須再調整為第一頻率時脈信號週期的倍數，在這樣的條件下，於單位時間40內根據該取樣信號41週期之上升緣與下降緣在不同的時間點來對該第二頻率時脈信號42進行取樣而產生的取樣碼401為[0,1,0,0]，而取樣碼[0,1,0,0]401所代表的取樣結果表示： 其中，T1所表的是取樣信號41，T2所代表的是第二頻率時脈信號42，△t則是代表第一頻率時脈信號與第二頻率時脈信號之間的相位差偏移，而上述不等式中的”－“是代表該第二頻率時脈信號的相位是在落後於該第一頻率時脈信號的情況之下。由於三倍的該取樣信號41之週期等於兩倍的該第二頻率時脈信號42之週期，也就是T1＝(2/3)T2，所以將T1＝(2/3)T2代入上述－(T1－T2/2)△t<0的不等式後，即可推導出－(1/6)T2△t<0，也就是說取樣碼[0,1,0,0]所代表的取樣結果是該取樣信號41與該第二頻率時脈信號42的相位偏移是落在－(1/6)T2與0的範圍之內，也就是該第一頻率時脈信號與該第二頻率時脈信號42的相位偏移是落在－(1/6)T2與0的範圍之內，而這樣的相位偏移範圍並不會對整個核心邏輯電路造成影響，因此，若是取樣的結果所顯示出的是取樣碼[0,1,0,0]，則代表時脈信號之間的相位偏移是在安全的範圍之內，無須調整。
如第七圖(b)所示，將取樣信號41的週期設定為與第一頻率時脈信號的週期相同，因其與該第二頻率時脈信號42之間的週期關係為三倍的該取樣信號41之週期等於兩倍的該第二頻率時脈信號42之週期，而在本圖中，該取樣信號41於單位時間40內對該第二頻率時脈信號42進行取樣而產生的取樣碼401為[1,1,0,1]，而取樣碼[1,1,0,1]所代表的取樣結果表示： 其中，計算式中的”＋“是代表該第二頻率時脈信號的相位是在超前於該第一頻率時脈信號的情況之下，而T1、T2以及△t所代表的意義同第六圖(a)。同樣地，我們將T1＝(2/3)T2代入上述0△t<＋(T1－T2/2)的不等式後，即可推導出0△t<＋(1/6)T2，所以取樣碼[1,1,0]所代表的取樣結果是該取樣信號41與該第二頻率時脈信號42的相位偏移是落在0與＋(1/6)T2的範圍之內，也就是該第一頻率時脈信號與該第二頻率時脈信號42的相位偏移是落在0與＋(1/6)T2的範圍之內，而這樣的相位偏移範圍並不會對整個核心邏輯電路造成影響，因此，若是取樣的結果所顯示出的是取樣碼[1,1,0,1]401，則代表時脈信號之間的相位偏移是在安全的範圍之內，無須調整。
如第七圖(c)所示，將取樣信號41的週期設定為與第一頻率時脈信號的週期相同，因其與該第二頻率時脈信號42之間的週期關係為三倍的該取樣信號41之週期等於兩倍的該第二頻率時脈信號42之週期，在本圖中，該取樣信號41於單位時間40內對該第二頻率時脈信號42進行取樣而產生的取樣碼401為[0,1,1,0]，而取樣碼[0,1,1,0]所代表的取樣結果表示： 將T1＝(2/3)T2代入上述－(T2/2－(T2/2－T1/2))△t<－(T1－T2/2)的不等式後，即可推導出－(1/3)T2△t<－(1/6)T2，所以取樣碼[0,1,1,0]所代表的取樣結果是該取樣信號41與該第二頻率時脈信號42的相位偏移是落在－(1/3)T2與－(1/6)T2的範圍之內，也就是該第一頻率時脈信號與該第二頻率時脈信號42的相位偏移是落在－(1/3)T2與－(1/6)T2的範圍之內，而這樣的相位偏移範圍並不會對整個核心邏輯電路造成影響，因此，若是取樣的結果所顯示出的是取樣碼[0,1,1,0]，則代表時脈信號之間的相位偏移是在可接受的範圍之內。
如第七圖(d)所示，將取樣信號41的週期設定為與第一頻率時脈信號的週期相同，因其與該第二頻率時脈信號42之間的週期關係為三倍的該取樣信號41之週期等於兩倍的該第二頻率時脈信號42之週期，在本圖中，該取樣信號41於單位時間40內對該第二頻率時脈信號42進行取樣而產生的取樣碼401為[1,0,0,1]，而取樣碼[1,0,0,1]所代表的取樣結果表示： 將T1＝(2/3)T2代入上述＋(T2/2－(T2/2－T1/2))△t<＋(T1－T2/2)的不等式後，即可推導出＋(1/6)T2△t<＋(1/3)T2，所以取樣碼[1,0,0,1]所代表的取樣結果是該取樣信號41與該第二頻率時脈信號42的相位偏移是落在＋(1/6)T2與＋(1/3)T2的範圍之內，也就是該第一頻率時脈信號與該第二頻率時脈信號42的相位偏移是落在＋(1/6)T2與＋(1/3)T2的範圍之內，而這樣的相位偏移範圍並不會對整個核心邏輯電路造成影響，因此，若是取樣的結果所顯示出的是取樣碼[1,0,0,1]，則代表時脈信號之間的相位偏移是在可接受的範圍之內。
如第七圖(e)所示，將取樣信號41的週期設定為與第一頻率時脈信號的週期相同，因其與該第二頻率時脈信號42之間的週期關係為三倍的該取樣信號41之週期等於兩倍的該第二頻率時脈信號42之週期，在本圖中，該取樣信號41於單位時間40內對該第二頻率時脈信號42進行取樣而產生的取樣碼401為[0,0,1,0]，而取樣碼[0,0,1,0]所代表的取樣結果表示： 將T1＝(2/3)T2代入上述－(T2/2)△t<－(T1/2)的不等式後，即可推導出－(1/2)T2△t<－(1/3)T2，所以取樣碼[0,0,1,0]所代表的取樣結果是該取樣信號41與該第二頻率時脈信號42的相位偏移是落在－(1/2)T2與－(2/3)T2的範圍之內，也就是該第一頻率時脈信號與該第二頻率時脈信號42的相位偏移是落在－(1/2)T2與－(2/3)T2的範圍之內，而這樣的相位偏移範圍會對整個核心邏輯電路造成影響，因此，若是取樣的結果所顯示出的是取樣碼[0,0,1,0]，則代表需要對該時脈信號之間的相位偏移進行調整。
如第七圖(f)所示，將取樣信號41的週期設定為與第一頻率時脈信號的週期相同，因其與該第二頻率時脈信號42之間的週期關係為三倍的該取樣信號41之週期等於兩倍的該第二頻率時脈信號42之週期，在本圖中，該取樣信號41於單位時間40內對該第二頻率時脈信號42進行取樣而產生的取樣碼401為[1,0,1,1]，而取樣碼[1,0,1,1]所代表的取樣結果表示： 將T1＝(2/3)T2代入上述＋(T2－T1)△t<＋(T2/2)的不等式後，即可推導出＋(1/3)T2△t<＋(1/2)T2，所以取樣碼[1,0,1,1]所代表的取樣結果是該取樣信號41與該第二頻率時脈信號42的相位偏移是落在＋(1/3)T2與＋(1/2)T2的範圍之內，也就是該第一頻率時脈信號與該第二頻率時脈信號42的相位偏移是落在＋(1/3)T2與＋(1/2)T2的範圍之內，而這樣的相位偏移範圍會對整個核心邏輯電路造成影響，因此，若是取樣的結果所顯示出的是取樣碼[1,0,1,1]，則代表需要對該時脈信號之間的相位偏移進行調整。
再如第八圖所示，由此圖表我們歸納出，倘若該取樣結果為取樣碼[0,1,0,0]、[1,1,0,1]、[0,1,1,0]、[1,0,0,1]時，則代表時脈信號偏移的程度是在不會使整個系統當機的情況，也就是符合上述的該預設要求的情況，倘若該取樣結果為取樣碼[0,0,1,0]以及[1,0,1,1]時，則代表時脈信號偏移的程度將會對整個系統造成影響，也就是上述不符合該預設要求的情況，必須進行不同時脈信號之間相位偏移的調整。另外，在上述第二較佳實施例中有部份技術說明與第一較佳實施例相同，故在本實施例中不再加以贅述。
綜合以上技術說明，本案所述之應用於核心邏輯電路中之時脈信號偏移調整方法，其主要的技術特徵就是在於針對輸入到核心邏輯電路中不同頻率的時脈信號先進行時脈信號偏移的調整，以避免程度過大的時脈信號偏移對整個核心邏輯電路的運作造成影響，如此一來，便能夠解決習用技術手段所產生的缺失，進而完成發展本案之最主要的目的，因此，本發明得由熟習此技藝之人士任施匠思而為諸般修飾，然皆不脫如附申請專利範圍所欲保護者。
主機板．．．1
中央處理單元．．．11
北橋晶片．．．121
南橋晶片．．．122
晶片組．．．12
前置匯流排．．．101
記憶體匯流排．．．102
主記憶體．．．13
AGP匯流排．．．103
圖形加速埠．．．14
PCI匯流排．．．104
週邊零件連接介面．．．15
ISA介面．．．16
通用串列匯流介面．．．17
IDE介面．．．18
滑鼠．．．19
鍵盤．．．20
序列式高等連接技術介面．．．21
主機板．．．2
第一頻率時脈信號．．．21
第二頻率時脈信號．．．22
核心邏輯電路．．．20
北橋晶片．．．201
南橋晶片．．．202
時脈信號調整單元．．．203
步驟．．．S1~S5
步驟．．．T1~T7
單位時間．．．30
取樣信號．．．31
第二頻率時脈信號．．．32
取樣致能信號．．．33
取樣碼．．．301
單位時間．．．40
取樣信號．．．41
第二頻率時脈信號．．．42
取樣致能信號．．．43
取樣碼．．．401
取樣週期長度．．．300、400
本案得藉由下列圖式及說明，俾得一更深入之了解：第一圖，其係為一主機板上各元件配置方塊圖。
第二圖，其係為本案為改善習用技術手段之缺失所發展出一核心邏輯電路功能方塊示意圖。
第三圖，其係為應用於該核心邏輯電路中的一時脈信號偏移調整方法流程示意圖。
第四圖，其係為本案所述之時脈信號偏移調整方法較具體實施之流程示意圖。
第五圖(a)(b)(c)(d)(e)(f)，其係為本案為改善習用技術手段之缺失所發展出一時脈信號偏移調整方法之一第一較佳實施例示意圖。
第六圖，其係為在第一較佳實施例中，不同的取樣碼所代表的時脈信號偏移情況。
第七圖(a)(b)(c)(d)(e)(f)，其係為本案為改善習用技術手段之缺失所發展出一時脈信號偏移調整方法之一第二較佳實施例示意圖。
第八圖，其係為在第二較佳實施例中不同的取樣碼所代表的時脈信號偏移情況。

Claims (18)

  1. 一種時脈信號偏移調整方法，應用於一核心邏輯電路與其所接收的一第一頻率時脈信號與一第二頻率時脈信號之間，該時脈信號偏移調整方法包含下列步驟：依據該第一頻率時脈信號產生一取樣信號，其中該取樣信號之週期與該第一頻率時脈信號之週期相等；當該取樣信號不滿足一特定條件時，調整該取樣信號之週期，其中該特定條件為該取樣信號之週期大於該第二頻率時脈信號之週期的二分之一；於一單位時間內，根據該取樣信號對該第二頻率時脈信號進行取樣而產生一取樣結果；以及當該取樣結果不符合一預設要求時而使該核心邏輯電路進入一時脈信號調整狀態，以進行調整該第一頻率時脈信號與該第二頻率時脈信號之間所產生之一相位偏移。
  2. 如申請專利範圍第1項所述之時脈信號偏移調整方法，其中該第一頻率時脈信號之頻率大於該第二頻率時脈信號之頻率。
  3. 如申請專利範圍第1項所述之時脈信號偏移調整方法，其中該取樣信號對該第二頻率時脈信號進行取樣係為利用該取樣信號週期之一上升緣或一下降緣在不同的時間點對該第二頻率時脈信號進行取樣而產生出該取樣結果，而該取樣結果係為複數個取樣碼。
  4. 如申請專利範圍第3項所述之時脈信號偏移調整方法，其中複數個取樣碼係由三個位元或四個位元所組成。
  5. 如申請專利範圍第1項所述之時脈信號偏移調整方法，其中該單位時間係依據一取樣致能信號所決定。
  6. 如申請專利範圍第5項所述之時脈信號偏移調整方法，其中該取樣致能信號之週期為該第一頻率時脈信號之週期的倍數。
  7. 如申請專利範圍第6項所述之時脈信號偏移調整方法，其中該取樣致能信號之週期為該第二頻率時脈信號之週期的倍數。
  8. 如申請專利範圍第1項所述之時脈信號偏移調整方法，更包含下列步驟：當該取樣結果符合預設要求時而使該核心邏輯電路進入一運作偵測狀態，以進行功能的運作並持續偵測該第二頻率時脈信號之取樣結果。
  9. 如申請專利範圍第1項所述之時脈信號偏移調整方法，其所應用之該核心邏輯電路係為一北橋晶片與一南橋晶片所組成的一晶片組，而該第一頻率時脈信號係由該北橋晶片所接收，該第二頻率時脈信號係由該南橋晶片所接收。
  10. 一種核心邏輯電路，應用於一第一頻率時脈信號與一第二頻率時脈信號之間，該核心邏輯電路包含：一第一晶片，其係可接收該第一頻率時脈信號；一第二晶片，信號連接於該第一晶片，其係可接收該第二頻率時脈信號；以及一時脈信號調整單元，信號連接於該第一晶片與該第二晶片，其係可接收該第一頻率時脈信號與該第二頻率時脈信 號，並於一單位時間內，根據一取樣信號對該第二頻率時脈信號進行取樣而產生一取樣結果，其中當該取樣結果不符合一預設要求時而使該時脈信號調整單元進入一時脈信號調整狀態，以進行調整該第一頻率時脈信號與該第二頻率時脈信號之間所產生之一相位偏移，以及其中該取樣信號係依據該第一頻率時脈信號產生，使該取樣信號之週期與該第一頻率時脈信號之週期相等，以及當該取樣信號之週期不大於該第二頻率時脈信號之週期的二分之一時，調整該取樣信號。
  11. 如申請專利範圍第10項所述之核心邏輯電路，其中該第一頻率時脈信號之頻率大於該第二頻率時脈信號之頻率。
  12. 如申請專利範圍第10項所述之核心邏輯電路，其中該取樣信號對該第二頻率時脈信號進行取樣係為利用該取樣信號週期之一上升緣或一下降緣在不同的時間點對該第二頻率時脈信號進行取樣而產生出該取樣結果，而該取樣結果係為複數個取樣碼。
  13. 如申請專利範圍第12項所述之核心邏輯電路，其中複數個取樣碼係由三個位元或四個位元所組成。
  14. 如申請專利範圍第10項所述之核心邏輯電路，其中該單位時間係依據一取樣致能信號所決定。
  15. 如申請專利範圍第14項所述之核心邏輯電路，其中該取樣致能信號之週期為該第一頻率時脈信號之週期的倍數。
  16. 如申請專利範圍第14項所述之核心邏輯電路，其中該 取樣致能信號之週期為該第二頻率時脈信號之週期的倍數。
  17. 如申請專利範圍第10項所述之核心邏輯電路，其中當該取樣結果符合一預設要求時而使該核心邏輯電路進入一運作偵測狀態，以進行功能的運作並持續偵測該第二頻率時脈信號之取樣結果。
  18. 如申請專利範圍第10項所述之核心邏輯電路，其中該第一晶片係為一北橋晶片而該第二晶片係為一南橋晶片。
TW096144121A 2006-11-21 2007-11-21 時脈信號偏移調整方法及應用該方法之核心邏輯電路 TWI416878B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW096144121A TWI416878B (zh) 2006-11-21 2007-11-21 時脈信號偏移調整方法及應用該方法之核心邏輯電路

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW95143103 2006-11-21
TW096144121A TWI416878B (zh) 2006-11-21 2007-11-21 時脈信號偏移調整方法及應用該方法之核心邏輯電路

Publications (2)

Publication Number Publication Date
TW200824291A TW200824291A (en) 2008-06-01
TWI416878B true TWI416878B (zh) 2013-11-21

Family

ID=39416935

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096144121A TWI416878B (zh) 2006-11-21 2007-11-21 時脈信號偏移調整方法及應用該方法之核心邏輯電路

Country Status (2)

Country Link
US (1) US8397098B2 (zh)
TW (1) TWI416878B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8042010B2 (en) * 2008-10-22 2011-10-18 Synopsys, Inc. Two-phase clock-stalling technique for error detection and error correction
CN201503569U (zh) * 2009-09-02 2010-06-09 鸿富锦精密工业（深圳）有限公司 南桥芯片供电电路
TW201430581A (zh) * 2013-01-22 2014-08-01 Hon Hai Prec Ind Co Ltd 筆記本電腦
US9103845B2 (en) * 2013-03-08 2015-08-11 Freescale Semiconductor Inc. System and method for reducing offset variation in multifunction sensor devices
EP2871494B1 (en) * 2013-11-08 2018-03-21 u-blox AG Phase-alignment between clock signals
US9477533B2 (en) * 2014-12-26 2016-10-25 Intel Corporation Progress meters in parallel computing

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5467040A (en) * 1990-01-16 1995-11-14 Cray Research, Inc. Method for adjusting clock skew
US5742798A (en) * 1996-08-09 1998-04-21 International Business Machines Corporation Compensation of chip to chip clock skew
US6374361B1 (en) * 1998-04-23 2002-04-16 Silicon Image, Inc. Skew-insensitive low voltage differential receiver

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6449728B1 (en) * 1999-08-31 2002-09-10 Motorola, Inc. Synchronous quad clock domain system having internal and external sample logic units matching internal and external sample signatures to a pattern corresponding to a synchronous multiple ratio
US6779126B1 (en) * 2000-08-31 2004-08-17 Micron Technology, Inc. Phase detector for all-digital phase locked and delay locked loops
US20020199124A1 (en) * 2001-06-22 2002-12-26 Adkisson Richard W. System and method for synchronizing data transfer across a clock domain boundary
US6744285B2 (en) * 2002-08-08 2004-06-01 Agilent Technologies, Inc. Method and apparatus for synchronously transferring data across multiple clock domains
US7315791B2 (en) * 2004-02-18 2008-01-01 National Instruments Corporation Application programming interface for synchronizing multiple instrumentation devices
TWI247994B (en) * 2004-05-28 2006-01-21 Asustek Comp Inc Main-board and control method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5467040A (en) * 1990-01-16 1995-11-14 Cray Research, Inc. Method for adjusting clock skew
US5742798A (en) * 1996-08-09 1998-04-21 International Business Machines Corporation Compensation of chip to chip clock skew
US6374361B1 (en) * 1998-04-23 2002-04-16 Silicon Image, Inc. Skew-insensitive low voltage differential receiver

Also Published As

Publication number Publication date
US8397098B2 (en) 2013-03-12
TW200824291A (en) 2008-06-01
US20080118017A1 (en) 2008-05-22

Similar Documents

Publication Publication Date Title
TWI416878B (zh) 時脈信號偏移調整方法及應用該方法之核心邏輯電路
US8125246B2 (en) Method and apparatus for late timing transition detection
US8937496B1 (en) Clock monitor
JP3616162B2 (ja) Ｐ／ｑ整数比関係を有する周波数で動作するディジタル装置間で同期データ伝送を行うための装置
US6937680B2 (en) Source synchronous receiver link initialization and input floating control by clock detection and DLL lock detection
US7714619B2 (en) High-frequency clock detection circuit
JP2009141722A (ja) Ｏｏｂ検出回路およびシリアルａｔａシステム
US9958884B1 (en) Universal adaptive voltage scaling system
JP2009147221A (ja) 半導体装置
US6078202A (en) Semiconductor device having portions that operate at different frequencies, and method of designing the device
JP4852770B2 (ja) 遅延回路のための方法および装置
Drake et al. Single-cycle, pulse-shaped critical path monitor in the POWER7+ microprocessor
US7626436B2 (en) Automatic system clock detection system
US7395450B2 (en) Synchronous/asynchronous interface circuit and electronic device
CN114008924B (zh) 反应性下垂限制器
US8131906B2 (en) Voltage indicator signal generation system and method
US7249275B2 (en) Clock generating device and method for executing overclocking operation
US6829548B2 (en) DLL static phase error measurement technique
WO2007122990A1 (ja) 信号出力装置、信号検出装置、試験装置、電子デバイスおよびプログラム
CN1963721B (zh) 核心逻辑电路及时脉信号偏移调整方法
JP2002243800A (ja) 半導体集積回路の異常検出回路および異常検出装置
KR20110061401A (ko) Ｃｐｕ 주파수 선택 장치 및 그 방법
TWI736481B (zh) 運作時脈產生裝置與參考時脈閘控電路
WO2001096893A1 (en) Apparatus for controlling semiconductor chip characteristics
US20030098720A1 (en) Lock detect indicator for a phase locked loop