TWI416731B - 具有單條狀源極接觸件的橫向雙擴散金屬氧化物半導體裝置及製造其之方法 - Google Patents

Description

具有單條狀源極接觸件的橫向雙擴散金屬氧化物半導體裝置及製造其之方法

本發明是有關於一種橫向雙擴散金屬氧化物半導體裝置，且特別是有關於一種具有單條狀電性接觸墊作為橫向雙擴散金屬氧化物半導體裝置的源極區域。

一雙擴散金屬氧化半導體(double-diffused metal oxide semiconductor)裝置的特徵為源極區域及背閘極區域，其本質上係同一時間擴散。雙擴散金屬氧化半導體裝置可具有橫向或垂直的組態。具有橫向組態(請參照本文的橫向雙擴散金屬氧化物半導體)的雙擴散金屬氧化半導體裝置，它的源極及汲極位在半導體晶圓的表面。因此，電流係為橫向。

橫向雙擴散金屬氧化物半導體(lateral double-diffused metal oxide semiconductor,LDMOS)裝置典型上用在高電壓的應用，且當設計如此的橫向雙擴散金屬氧化物半導體裝置時，裝置具有非常高的崩潰電壓(V_bd )且當操作時亦展現低導通電阻(R_ON )係重要的。藉由設計低導通電阻及高崩潰電壓的橫向雙擴散金屬氧化物半導體裝置，典型上如此的結構將展現於高電壓應用時的低能量損失。此外，藉由展現低導通電壓，當電晶體係飽和時可達到高汲極電流(I_dsat )。

當設計如此的橫向雙擴散金屬氧化物半導體裝置時，有一問題為欲使崩潰電壓最大化時，對於導通電阻有不利的影響，反之亦然。舉例來說，在傳統的橫向雙擴散金屬氧化物半導體裝置中，為了減少電場在閘極邊緣擁擠，掺雜較低的濃度於井中可提供作為N-(N-minus,NM)區域。然而，較低濃度的井掺雜趨向增加導通電阻(R_ON )。為了降低導通電阻，必需增加N-區域的掺雜濃度，但如此一來崩潰特性將會降級，也就是崩潰電壓(V_bd )將會降低。另外一個傳統方法係提供絕緣層以設法增加橫向雙擴散金屬氧化物半導體裝置的崩潰電壓。然而，這樣會更需要進一步改善提高崩潰電壓及減小導通電阻之間的協調。揭露的觀念提供如此的改善於橫向雙擴散金屬氧化物半導體裝置中。

在揭露原則的一實施例中，提供一橫向雙擴散金屬氧化物半導體(laterally double-diffused metal oxide semiconductor，LDMOS)裝置。其可包括一第一井輕摻雜一第一導電摻雜物且形成於一基板的一部分內，第一井的表面具有一汲極區域，汲極區域重摻雜第一導電摻雜物。此外，在如此的實施例中，橫向雙擴散金屬氧化物半導體包括一第二井，輕摻雜一第二導電摻雜物且形成於基板的另一部分，第二井的表面具有一源極區域，源極區域包含複數個第一部份及複數個第二部分，此些第一部份重摻雜該第一導電摻雜物，此些第二部份重摻雜第二導電摻雜物，此些第一部份直接鄰接於此些第二部份。更進一步，如此的橫向雙擴散金屬氧化物半導體可包括一場氧化物，形成於基板的上表面，並介於源極區域及汲極區域之間，場氧化物接觸第一井，且與第二井間隔一段距離。同樣地，較佳的橫向雙擴散金屬氧化物半導體亦可包括複數個導電接觸墊，接觸閘極、汲極區域及源極區域，其中接觸此些源極區域的接觸墊包括導電材質的一單條狀(single-strip)延伸經過源極區域。

在另一實施例中，橫向雙擴散金屬氧化物半導體裝置在本文所揭露的結構可包括二第一井，輕摻雜一第一導電摻雜物且形成於一基板的一部分內，各該第一井的表面具有一汲極區域，汲極區域重摻雜該第一導電摻雜物。此外，如此較佳的橫向雙擴散金屬氧化物半導體裝置亦包括一第二井，輕摻雜一第二導電摻雜物且形成於基板的另一部分。第二井位於該些第一井之間。第二井的表面具有一源極區域，源極區域包含複數個第一部份及複數個第二部分。該些第一部份重摻雜該第一導電摻雜物，該些第二部份重摻雜該第二導電摻雜物，該些第一部份直接鄰接於該些第二部份。此外，橫向雙擴散金屬氧化物半導體裝置可進一步包括一第一場氧化物及一第二場氧化物，形成於基板的上表面，並介於源極區域與各該汲極區域之間，第一場氧化物接觸該些第一井之一，且與第二井間隔一段距離，第二場氧化物接觸該些第一井之另一個，且與第二井間隔一段距離。一第一閘極及一第二閘極亦可被包括，其中各該閘極部份形成於該些場氧化物之一上，且部份形成於該源極區域上，且各該閘極直接形成於一閘極氧化物上方。在如此的實施例中，裝置亦可包括內埋層，包括第一摻雜物並位於第二井之正下方。接著複數個導電接觸墊可被提供，接觸該些閘極、該些汲極區域及該源極區域，其中接觸該些源極區域的該接觸墊包括導電材質的一單條狀(single-strip)延伸經過該源極區域。

在其他方面，揭露製造一橫向雙擴散金屬氧化物半導體裝置的方法。在一實施例中，一較佳方法可包括輕掺雜一第一導電掺雜物於一基板的一部份以形成一第一井。以及重掺雜該第一導電掺雜物於該第一井以在其表面形成一汲極區域。如此較佳的方法亦可包括輕掺雜一第二導電掺雜物於該基板的另一部份以形成一第二井。以及重掺雜第一導電掺雜物及第二導電掺雜物於第二井以在其表面形成一源極區域。源極區域包含複數個第一部份及複數個第二部分，該些第一部份重摻雜該第一導電摻雜物，該些第二部份重摻雜第二導電摻雜物，該些第一部份直接鄰接於該些第二部份。如此的方法之後可包括形成一場氧化物於基板的上表面，並介於源極區域及汲極區域之間，場氧化物接觸第一井，且與第二井間隔一段距離。接著，如此的方法可進一步包括形成一閘極，部份於場氧化物上，且部份形成於源極區域上。形成複數個導電接觸墊，接觸閘極、汲極區域及源極區域，其中接觸該些源極區域的接觸墊包括導電材質的一單條狀(single-strip)延伸經過源極區域。

首先請參照第1圖，第1圖繪示先前技術中的一橫向雙擴散金屬氧化物半導體裝置100。如第1圖所示，橫向雙擴散金屬氧化物半導體裝置100可包括一高電壓N型井(high voltage n-type well,HVNW)區域110。

亦說明高電壓N型井110中的N型井(N-type well,NW)區域120。此外，將被做為橫向雙擴散金屬氧化物半導體裝置的P型本體之P型井130亦可形成於高電壓N型井110中。此些區域將使用如下述之示範程序形成。第一N型重掺雜區域140a(於橫向雙擴散金屬氧化物半導體汲極側邊區域)於橫向雙擴散金屬氧化物半導體裝置100形成於輕掺雜N型井區域120內。此外，第二N型重掺雜區域140b形成於P型本體130內，以在橫向雙擴散金屬氧化物半導體裝置100中形成部分源極區域。此些區域140a、140b可使用如下述之示範程序形成。絕緣區域，例如是場氧化物(field oxide,FOX)區域150，形成於P型磊晶上以提高橫向雙擴散金屬氧化物半導體裝置100崩潰電壓。此些場氧化物區域150亦可使用如下的製造程序形成。

請繼續參照第1圖，第一P型重掺雜區域160形成在橫向雙擴散金屬氧化物半導體裝置100的輕掺雜P型本體130中，且界在N型重掺雜區域140b之間用以形成橫向雙擴散金屬氧化物半導體裝置100之源極區域的一部份。此外，第二重掺雜P型區域170形成於P型磊晶中，且位在裝置100之高電壓N型井110的外部與其分離。第二P型重掺雜區域170將形成歐姆接觸(ohmic contact)以做為P型井(P-type well,PW)131之集合如前述，此些重掺雜P型區域160、170亦可使用描述過的技術來形成。最後，閘極180部分形成於源極區域的N型區域140b上，且橫向延伸至絕緣區域150上，當執行崩潰電壓測試時，其可提高橫向雙擴散金屬氧化物半導體的崩潰電壓且避免氧化物提早崩潰。閘極180可由不同的材料形成，在一實施例中閘極180由多晶矽或掺雜的多晶矽形成。N型內埋層(N-type buried layer,NBL)190亦存在且位在橫向雙擴散金屬氧化物半導體裝置100的源極區域160下。

現在請參照第2圖，繪示第1圖中橫向雙擴散金屬氧化物半導體裝置100的平面圖。從此平面圖，橫向雙擴散金屬氧化物半導體100的不同特徵之補充細節中可被瞭解。此些包括輕掺雜高電壓N型井110，N型井(N-type wells,NW)120及P型本體130及閘極180。亦被描述的有重掺雜N型汲極區域140a及重掺雜N型區域140b，重掺雜N型區域140b圍繞橫向雙擴散金屬氧化物半導體裝置100的重掺雜P型源極區域160。

為了從位在橫向雙擴散金屬氧化物半導體裝置100上方的電性互連結構或其他導線來電性接觸N型汲極區域140a，典型上使用導電汲極接觸穿孔210。更具體的說，因為如第2圖所示汲極區域140a被拉長，多個汲極接觸穿孔210貫通形成於層間介電層且在多個地方接觸汲極區域140a。

然而，對比於傳統橫向雙擴散金屬氧化物半導體裝置，根據本文揭露的觀念所理解之橫向雙擴散金屬氧化物半導體裝置，例如是於第1圖及第2圖描述的橫向雙擴散N型金屬氧化物半導體裝置100，僅包括單條接觸件220貫穿形成於層間介電層以接觸源極區域160。簡要的看一下第3圖，繪示使用傳統觀念理解的傳統橫向雙擴散金屬氧化物半導體裝置。如所顯示的傳統橫向雙擴散金屬氧化物半導體裝置不只包括多個接觸穿孔310用以接觸裝置300的N型汲極區域，還包括多個接觸穿孔320用以接觸N型及P型區域，N型及P型區域形成橫向雙擴散金屬氧化物半導體裝置300的源極。相對地，回到第2圖，根據揭露的觀念橫向雙擴散金屬氧化物半導體裝置100包括單條接觸件220向下到達裝置100之源極的P型區域160。相較於被製造之具有多個接觸穿孔用以接觸裝置之源極區域之類似的橫向雙擴散金屬氧化物半導體裝置100，藉由提供單條接觸件於橫向雙擴散金屬氧化物半導體裝置100的源極，橫向雙擴散金屬氧化物半導體100的導通電阻會下降(例如是R_d-sON )。

根據揭露的觀念所理解的橫向雙擴散N型金屬氧化物半導體裝置的實驗數據陳述於表格中，如第2A圖所示。如所描述，當相較於被製造之具有多個源極接觸插塞(例如是3-條狀源極接觸件)之類似的橫向雙擴散金屬氧化物半導體裝置時，導通電阻[導通電阻(R_dsON )=面積×(汲極電壓(V_ds )/線性電流(Id_linear )]可下降大約17%。此外，橫向雙擴散金屬氧化物半導體裝置100的面積可藉由形成本文所揭露之單條源極接觸件而大幅下降，因為源極區域本身可形成的比傳統橫向雙擴散金屬氧化物半導體裝置更窄。因為此實施例之單條源極接觸件所佔的橫向面積相較於傳統典型多個源極接觸穿孔所運用的橫向面積大幅減少。

除了上述內容之外，第1圖及第2圖說明之橫向雙擴散金屬氧化物半導體裝置100包括多個P型擴散區域160形成裝置100的P型源極區域。如此一來，形成單條接觸件220以延伸經過所有P型條狀結構，P型條狀結構形成橫向雙擴散金屬氧化物半導體裝置100的源極的P型區域。現在請參閱第4圖，根據揭露的觀念繪示可用以形成一橫向雙擴散金屬氧化物半導體裝置100的源極區域400之另一實施例。在此揭露中，重掺雜P型區域410係島狀，非長條狀。所以，N+及P+區域係串連的。

現在請參照第5圖，根據揭露的觀念繪示製造一橫向雙擴散金屬氧化物半導體裝置之方法的一實施例之流程圖500，例如是第1圖及第2圖的橫向雙擴散N型金屬氧化物半導體裝置。經由本文討論的示範程序不同的示範與選擇技術可被運用，因此此處揭露的觀念不應解釋為僅限制於實施例。更進一步，一些增加或插入的程序步驟，例如是退火程序或沖洗程序，不在本文中敘述，但亦可包含在本文揭露的觀念。程序起使於開始步驟，其中提供矽或是其他適當半導體基板，且任何初步的系統及程序被初始化及執行。

在步驟505中，形成N型內埋層(N-type buried layer,NBL)。具體地，在一示範實施例中，沈積光阻以形成底層N型內埋層。之後沈積的光阻被圖案化及蝕刻成所需的圖案且位在N型內埋層。然後執行一離子植入以形成N型內埋層，然後殘留的光阻材料從基板移除。在一示範實施例中，在趨入(drive-in)之前的離子植入在一大約1200℃的溫度下維持一段大約6小時的時間。可選擇地，其他的程序係數也可被運用以離子植入N型內埋層。

接下來，在步驟510中，形成高電壓N型井(high voltage N-well,HVNW)。在一示範實施例中，磊晶層，例如是P型磊晶層，設置於基板上且位在N型內埋層上方。接著，沈積光阻以形成高電壓N型井。之後沈積的光阻被圖案化及蝕刻成所需的圖案且位在高電壓N型井。然後執行一離子植入進入到磊晶層以形成高電壓N型井於P型磊晶層的預期部位中。舉例來說，在某些實施例中，在趨入(drive-in)之前的離子植入可包括在一大約1150℃的溫度下並維持一段大約1小時的時間。可選擇地，其他的程序係數也可被運用以離子植入N型內埋層。之後殘留的光阻材料從基板移除。

接下來高電壓N型井的形成，在步驟515中，N型井可形成於區域中，此些區域最後將變成橫向雙擴散N型金屬氧化物半導體裝置100的汲極區域。在一示範的實施例中，沈積光阻於高電壓N型井上方。之後沈積的光阻被圖案化及蝕刻成所需的圖案且位在N型井。然後執行一離子植入進入到高電壓N型井以形成更大的輕掺雜N型井(例如是第1圖中的N型井120)。在其他實施例中，其他的程序係數可被運用以離子植入N型井。

在步驟520中，形成N型井之後，甚至或者先於形成N型井，可執行P型離子植入以形成P型‘主體(bulk)’區域(例如是第1圖中的P型區域131)環繞橫向雙擴散N型金屬氧化物半導體裝置之設計的外部。在一示範實施例中，另一光阻沈積於高電壓N型井上方。接著光阻被圖案化及蝕刻成所需的圖案且位在此些P型區域。之後執行P型掺雜離子植入進入到高電壓N型井以形成橫向雙擴散金屬氧化物半導體裝置的此些P型區域。在一示範實施例中，在趨入(drive-in)之前的離子植入在一大約1150℃的溫度下維持一段大約3小時的時間。在其他實施例中，其他的程序係數可被運用以離子植入P型區域。此外，如上所述，如果需要的話，形成P型掺雜區域可先於形成N型掺雜。在此些環繞的P型掺雜區域之離子植入後，接著殘餘的光阻材料從裝置設計移除。

在步驟525中，形成隔離區域，隔離區域典型上為場氧化物區域(例如是第1圖中的場氧化物150)。更具體地，緩衝氧化層(例如是PADOX層)可先形成於裝置設計的上方。此外，緩衝氧化層亦可具有氮化矽層或其他犧牲氧化層(例如是鹽黴素鈉(salinomycin sodium,SACOX))沈積於緩衝氧化層上。然後另一光阻沈積於此些氧化層上方，且圖案化於場氧化物區域的位置。之後爐管氧化於沒有覆蓋氮化物的位置長出場氧化物，舉例來說，使用矽局部氧化(Local Oxidation of Silicon,LOCOS)程序。當然，其他氧化物形成程序亦可被運用。一旦場氧化物形成，殘留的氮化矽層從裝置設計移除。

接下來的程序，在步驟530中，形成輕掺雜P型基底或P型本體(例如是第1圖中的P型本體130)。在一示範實施例中，另一光阻沈積於裝置設計上方，包括新形成的場氧化物區域。之後光阻圖案化且顯影於橫向雙擴散金屬氧化物半導體裝置的輕掺雜P型本體區域的所需位置。之後執行P型掺雜離子植入進入到高電壓N型井以形成橫向雙擴散金屬氧化物半導體裝置的P型本體區域。在其他實施例中，其他的程序係數可被運用來離子植入P型本體。此外，如果需要，P型本體在製造程序中可早點形成。在P型本體離子植入後，接著殘留光阻材料從裝置設計移除。

在步驟535中，形成閘極於橫向雙擴散金屬氧化物半導體裝置(例如是第1圖中的閘極180)。具體地，可先沈積高電壓閘極氧化層於裝置設計的上方。接下來，可形成低電壓閘極氧化層於高電壓閘極氧化層頂部上。當然，亦可運用其他適當的氧化物。一旦形成高電壓以及低電壓閘極氧化層，接著導電閘極材料沈積於此些閘極氧化層上方。在較佳的實施例中，可運用多晶矽於閘極層，但亦可運用其他半導體材料。此外，金屬矽化物層，例如是矽化鎢，亦可沈積於多晶矽閘極上方。多晶矽閘極可進行矽化物程序用以形成低電阻多晶矽閘極。在完成形成閘極後，接著殘留的可從裝置設計移除。

接下來，在步驟540中，執行第二N型離子植入以形成重掺雜N型區域(例如是第1圖中的N+140a)於N型井中。再一次，光阻材料沈積於裝置設計上方，且圖案化於N型重掺雜區域的位置。於第二N型離子植入程序期間，在橫向雙擴散金屬氧化物半導體裝置的P型本體中的N型重掺雜區域140b亦可被創造。在此些N型重掺雜區域形成後，接著殘留的光阻光罩從裝置設計被移除。

在步驟540中於重掺雜N型區域形成後或甚至形成之前，在步驟545中，橫向雙擴散金屬氧化物半導體裝置(例如是第1圖中的P型井160)的源極區域中較小的重掺雜P型區域可被形成。在一示範的實施例中，沈積另一光阻，接著光阻圖案化於重掺雜P型源極區域之所需位置，以形成於P型本體區域中。然後，執行第二P型掺雜離子植入程序以形成重掺雜P型區域於橫向雙擴散金屬氧化物半導體裝置的源極區域中。在其他實施例中，其他的程序係數可被利用來離子植入此些重掺雜P型區域。在P型重掺雜區域的離子植入後，接著殘留光阻材料從裝置設計移除。

在步驟550中，側牆間隔件可形成於閘極的側牆上。具體地，一氧化層，例如是四乙氧單矽烷(tetraethoxysilane,TEOS)層，可沈積於橫向雙擴散金屬氧化物半導體裝置設計的上方。然後執行異向性蝕刻於四乙氧單矽烷層上，其留下介電間隔件在閘極的側牆上。其他蝕刻程序，不是現在存在就是稍後顯影，可選擇性地被運用於側牆間隔件的形成。

在步驟555中，接觸墊可於橫向雙擴散金屬氧化物半導體裝置之多重位置上。具體地，接觸墊可形成於裝置的汲極區域中的重掺雜N型區域上以及裝置的閘極的頂部上。同樣地，根據揭露的觀念，單條接觸件形成於橫向雙擴散金屬氧化物半導體裝置的源極區域。如上所述，此源極接觸墊形成為單一且拉長的條狀於源極區域中的重掺雜N型區域及P型區域的頂部上延伸。運用來形成此些接觸墊的程序步驟可為傳統程序，舉例來說，運用矽化鈷或其他較佳的合金，然後執行矽化物程序以完成創造接觸墊。然而，相對於傳統技術，根據揭露的觀念僅有單條接觸墊形成於橫向雙擴散金屬氧化物半導體裝置的源極區域上。

綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100、300．．．橫向雙擴散金屬氧化物半導體裝置

110．．．高電壓N型井

120．．．N型井區域

130．．．P型本體

140a．．．汲極區域

140b．．．N型區域

150．．．場氧化物區域

160、400．．．源極區域

170．．．P型區域

180．．．閘極

190．．．N型內埋層

210．．．汲極接觸穿孔

220．．．單條接觸件

310、320．．．接觸穿孔

410．．．重掺雜P型區域

500．．．流程圖

505、510、515、520、525、530、535、540、545、550、555．．．步驟

第1圖繪示先前技術中橫向雙擴散金屬氧化物半導體裝置之一實施例的剖面圖。

第2圖繪示第1圖中橫向雙擴散金屬氧化物半導體裝置的平面圖。

第2A圖根據揭露的觀念繪示一用以陳述一實施例中構成一橫向雙擴散金屬氧化物半導體裝置的實驗量測值之表格。

第3圖繪示一傳統橫向雙擴散金屬氧化物半導體裝置的平面圖。

第4圖根據揭露的觀念繪示可用以形成一橫向雙擴散金屬氧化物半導體裝置的源極區域之另一實施例之平面圖。

第5圖根據揭露的觀念繪示製造一橫向雙擴散金屬氧化物半導體裝置之方法的一實施例之流程圖，例如是第1圖及第2圖的橫向雙擴散金屬氧化物半導體裝置。

100．．．橫向雙擴散金屬氧化物半導體裝置

120．．．N型井區域

130．．．P型本體

140a．．．汲極區域

140b．．．N型區域

160．．．源極區域

180．．．閘極

210．．．汲極接觸穿孔

220．．．單條接觸件

Claims (20)

1. 一種橫向雙擴散金屬氧化物半導體(laterally double-diffused metal oxide semiconductor，LDMOS)裝置，包括：一第一井，輕摻雜一第一導電摻雜物且形成於一基板的一部分內，該第一井的表面具有一汲極區域，該汲極區域重摻雜該第一導電摻雜物；一第二井，輕摻雜一第二導電摻雜物且形成於該基板的另一部分，該第二井的表面具有一源極區域，該源極區域包含複數個第一部份及複數個第二部分，該些第一部份重摻雜該第一導電摻雜物，該些第二部份重摻雜該第二導電摻雜物，該些第一部份直接鄰接於該些第二部份；一場氧化物，形成於該基板的上表面，並介於該源極區域及該汲極區域之間，該場氧化物接觸該第一井，且與該第二井間隔一段距離；以及複數個導電接觸墊，接觸該汲極區域及該源極區域，其中接觸該些源極區域的該接觸墊包括導電材質的一單條狀(single-strip)延伸經過該源極區域。
2. 如申請專利範圍第1項所述之橫向雙擴散金屬氧化物半導體裝置，其中該橫向雙擴散金屬氧化物半導體裝置更包括二第一井及第一、第二場氧化物，該些第一井位於該第二井的相對兩邊，各該第一井具有一汲極區域設置於該第二井相對應的兩側，該第一場氧化物及該第二場氧化物形成於該源極區域及該些汲極區域之其中一之間，該第一場氧化物接觸該些第一井之其中一，且與該第二井間隔一段距離，該第二場氧化物接觸該些第一井之另外一個，且與該第二井間隔一段距離，該橫向雙擴散金屬氧化物半導體更包括一第二閘極，該第二閘極部份形成於該第二場氧化物上，部份形成於該源極區域上。
3. 如申請專利範圍第1項所述之橫向雙擴散金屬氧化物半導體裝置，其中該源極區域中包含該第二導電摻雜物之該第二部份，包括具有該第二導電摻雜物之複數個第二部份，該單條源極接觸件接觸該些源極區域。
4. 如申請專利範圍第1項所述之橫向雙擴散金屬氧化物半導體裝置，更包括一閘極，該閘極部分形成於該場氧化物上方且部分形成於該源極上方，其中該些導電接觸墊接觸該該閘極、該汲極區域及該源極區域。
5. 如申請專利範圍第4項所述之橫向雙擴散金屬氧化物半導體裝置，其中該閘極直接形成於至少一閘極氧化層上，且其中該至少一閘極氧化層包括一高電壓閘極氧化物。
6. 如申請專利範圍第1項所述之橫向雙擴散金屬氧化物半導體裝置，其中該些接觸件包括金屬矽化物。
7. 如申請專利範圍第1項所述之橫向雙擴散金屬氧化物半導體裝置，其中該第一導電掺雜物包括一N形掺雜物，而該第二導電掺雜物包括一P形掺雜物。
8. 如申請專利範圍第1項所述之橫向雙擴散金屬氧化物半導體裝置，更包括一內埋層，該內埋層包括該第一導電掺雜物並位於該第二井之正下方。
9. 一種橫向雙擴散金屬氧化物半導體(laterally double-diffused metal oxide semiconductor，LDMOS)裝置，包括：二第一井，輕摻雜一第一導電摻雜物且形成於一基板的一部分內，各該第一井的表面具有一汲極區域，該汲極區域重摻雜該第一導電摻雜物；一第二井，輕摻雜一第二導電摻雜物且形成於該基板的另一部分，該第二井位於該些第一井之間，該第二井的表面具有一源極區域，該源極區域包含複數個第一部份及複數個第二部分，該些第一部份重摻雜該第一導電摻雜物，該些第二部份重摻雜該第二導電摻雜物，該些第一部份直接鄰接於該些第二部份；一第一場氧化物及一第二場氧化物，形成於該基板的上表面，並介於該源極區域與各該汲極區域之間，該第一場氧化物接觸該些第一井之一，且與該第二井間隔一段距離，該第二場氧化物接觸該些第一井之另一個，且與該第二井間隔一段距離；一第一閘極及一第二閘極，各該閘極部份形成於該些場氧化物之一上，且部份形成於該源極區域上，且各該閘極直接形成於一閘極氧化物上方；一內埋層，包括該第一摻雜物並位於該第二井之正下方；以及複數個導電接觸墊，接觸該些閘極、該些汲極區域及該源極區域，其中接觸該些源極區域的該接觸墊包括導電材質的一單條狀(single-strip)延伸經過該源極區域。
10. 如申請專利範圍第9項所述之橫向雙擴散金屬氧化物半導體裝置，其中該源極區域中包含該第二導電摻雜物之該第二部份，包括具有該第二導電摻雜物之複數個第二部份，該單條源極接觸件接觸該些源極區域。
11. 如申請專利範圍第9項所述之橫向雙擴散金屬氧化物半導體裝置，其中該閘極氧化物包括一高電壓閘極氧化物。
12. 如申請專利範圍第9項所述之橫向雙擴散金屬氧化物半導體裝置，其中該些接觸件包括金屬矽化物。
13. 如申請專利範圍第9項所述之橫向雙擴散金屬氧化物半導體裝置，其中該第一導電掺雜物包括一N形掺雜物，而該第二導電掺雜物包括一P形掺雜物。
14. 一種製造橫向雙擴散金屬氧化物半導體(laterally double-diffused metal oxide semiconductor,LDMOS)裝置的方法，包括：輕掺雜一第一導電掺雜物於一基板的一部份以形成一第一井；重掺雜該第一導電掺雜物於該第一井以在其表面形成一汲極區域；輕掺雜一第二導電掺雜物於該基板的另一部份以形成一第二井；重掺雜該第一導電掺雜物及該第二導電掺雜物於該第二井以在其表面形成一源極區域，該源極區域包含複數個第一部份及複數個第二部分，該些第一部份重摻雜該第一導電摻雜物，該些第二部份重掺雜該第二導電摻雜物，該些第一部份直接鄰接於該些第二部份；形成一場氧化物於該基板的上表面，並介於該源極區域及該汲極區域之間，該場氧化物接觸該第一井，且與該第二井間隔一段距離；形成一閘極，部份於該場氧化物上，且部份形成於該源極區域上；以及形成複數個導電接觸墊，接觸該閘極、該汲極區域及該源極區域，其中接觸該些源極區域的該接觸墊包括導電材質的一單條狀(single-strip)延伸經過該源極區域。
15. 如申請專利範圍第14項所述之方法，更包括：輕掺雜該基板的二部分以形成二第一井，各該第一井具有一汲極區域設置於該第二井相對應的兩側；形成一第一場氧化物及一第二場氧化物，該第一場氧化物及該第二場氧化物形成於該源極區域及該些汲極區域之其中一之間，該第一場氧化物接觸該些第一井之其中一，且與該第二井間隔一段距離，該第二場氧化物接觸該些第一井之另外一個，且與該第二井間隔一段距離；以及形成一第一閘極及一第二閘極，各該閘極部份形成於該些場氧化物之一上，且部份形成於該源極區域上。
16. 如申請專利範圍第14項所述之方法，其中該源極區域中包含該第二導電掺雜物之該第二部份，包括具有沿該第二井延伸的該第二導電摻雜物之複數個第二部份，該單條源極接觸件接觸該些源極區域。
17. 如申請專利範圍第14項所述之方法，其中更包括形成該閘極前形成至少一閘極氧化層，然後形成該閘極直接形成於至少一閘極氧化層上。
18. 如申請專利範圍第14項所述之方法，其中該些接觸件包括金屬矽化物。
19. 如申請專利範圍第14項所述之方法，其中該第一導電掺雜物包括一N形掺雜物，而該第二導電掺雜物包括一P形掺雜物。
20. 如申請專利範圍第14項所述之方法，其中更包括形成一內埋層，該內埋層包括該第一導電掺雜物並位於該第二井之正下方。