TWI415387B - 改良之功率放大器及限制該功率放大器功率之方法 - Google Patents

Description

改良之功率放大器及限制該功率放大器功率之方法

本發明係關於一種功率放大器，尤指具有限制功率功能之功率放大器及其限制該功率放大器功率之方法。

習知技術之功率放大器可分為D類功率放大器及AB類功率放大器，D類功率放大器係輸出脈衝調變訊號，AB類功率放大器係輸出線性訊號，其中，D類功率放大器具有較高效率之優點，因此，D類功率放大器已成為功率放大器之代名詞。

請參閱第一圖，係習知技術之D類功率放大器之電路結構圖，係為一種由正輸出端與負輸出端構成雙端輸出之D類功率放大器，其優點在於使用雙端輸出來驅動一揚聲器307，係可增加驅動之功率，使該揚聲器307可更有效率地播放音頻。

上述雙端輸出之D類功率放大器，以單端來敘述其工作方式，係為：一音訊自Vin端輸入一運算放大器301，該音訊藉由該運算放大器301、電阻R16及電容Cin1所組成之積分器之特性，而形成自我振盪之一三角波訊號，且，透過Rin1輸入一方波訊號Vsquare1至該運算放大器301，以同步該三角波訊號之頻率，接著，透過一比較器302輸出一脈衝調變訊號至一前置驅動器305，該前置驅動器305基於該脈衝調變訊號，係可控制輸出端之一功率CMOS電路306之開關，以輸出訊號驅動該揚聲器307。

上述係已說明習知技術之D類功率放大器之電路結構與其工作方式，習知技術之D類功率放大器之優點在於使用方波訊號之輸入，以控制輸出信號之載波頻率，且，方波電路之設計遠比傳統所使用之三角波電路之設計更簡單容易，節省了IC設計中的電路空間，因而可降低電路佈局之成本，然而，由該D類放大器之正輸出端與負輸出端輸出訊號之雙端輸出之設計，雖可增加驅動負載(揚聲器)之功率，但若無限制功率放大之電路裝置，負載端則可能因為無法承受過大之輸出功率而損毀。

因此，本案之發明人有鑑於習知技術之D類功率放大器，仍具各項隱含之缺失，故極力加以改良創新，終於研發完成本發明之一種改良之功率放大器及限制該功率放大器功率之方法。

本發明之主要目的，在於提供一種改良之功率放大器，其具有限制輸出功率之電路裝置，可防止因為輸出功率過高，而導致負載損毀之情事。

本發明之另一目的，在於提供一種限制功率放大器功率之方法，係於比較輸出端之功率訊號對於電容充電之電壓值與參考端之參考訊號對於電容充電之電壓值後，將比較結果透過正反器輸出，以達到限制輸出功率之目的。

為了達到如上述之主要目的，本案之發明人研發完成了一種改良之功率放大器，該改良之功率放大器包括：一輸入放大單元；至少一個脈衝調變單元；至少一個前置驅動單元；至少一個輸出電晶體組；一功率放大器正輸出端；一功率放大器負輸出端；及一輸出功率限制單元，係包括：一振盪波轉換單元；及一功率訊號轉換單元，該功率訊號轉換單元係可將一功率訊號轉換為一邏輯電容端壓，並與該振盪波轉換單元所輸出之一充電電容端壓進行比較，當該邏輯電容端壓高於該充電電容端壓時，表示輸出功率過高，功率訊號轉換單元即回授訊號至該輸入放大單元以調降增益，以達到限制功率之效果。

且，為了達到如上述之另一目的，本案之發明人研發完成了一種限制功率放大器功率之方法，該方法包括以下步驟：步驟(1)一功率放大器正輸出端與一功率放大器負輸出端輸出一功率訊號；步驟(2)一輸出功率限制單元接收該功率訊號；步驟(3)一振盪波轉換單元輸出一充電電容端壓；步驟(4)一功率訊號轉換單元輸出一邏輯電容端壓；步驟(5)一功率訊號轉換單元判斷輸出功率訊號之功率是否過大，若是，則執行步驟(6)，若否，則執行步驟(7)；步驟(6)調變一輸入放大單元之二可變電阻，以調變功率訊號之功率；及步驟(7)該功率放大器正輸出端與該功率放大器負輸出端分別輸出功率訊號以驅動一負載。

為了能夠更清楚地描述本發明所提出之一種改良之功率放大器及限制該功率放大器功率之方法，以下將配合圖示，詳盡說明之。

請參閱第二圖，係本發明之一種改良之功率放大器之電路結構圖，該改良之功率放大器1，係包括：一輸入放大單元(input amplifier unit)2，係耦接於一輸入源101以接收一輸入訊號，並對該輸入訊號執行訊號放大後，輸出一放大訊號，接著請參閱第三圖，係該輸入放大單元之電路結構圖，輸入放大單元2係包括：一完全差動放大器(fully differential amplifier)21，係具有一差動放大器正輸入端Vin+、一差動放大器負輸入端Vin-、一差動放大器正輸出端Vout+、及一差動放大器負輸出端Vout-，該差動放大器正輸入端Vin+與該差動放大器負輸入端Vin-係耦接該輸入源101，且該差動放大器正輸出端Vout+與該差動放大器負輸出端Vout-係分別耦接下一級之一脈衝調變單元(pulse modulation unit)3，該完全差動放大器21可執行輸入訊號之訊號放大，以分別輸出該放大訊號至該脈衝調變單元3；及二可變電阻(variable resistor)RV1、RV2，其中，該一可變電阻RV1係耦接於差動放大器正輸入端與差動放大器負輸出端之間，且，另一可變電阻RV2則耦接於差動放大器負輸入端與差動放大器正輸出端之間，藉由調整可變電阻RV1、RV2之電阻值，可調變完全差動放大器21輸出增益之大小；二組該脈衝調變單元(pulse modulation unit)3，係耦接於該輸入放大單元2以接收該放大訊號，並於執行放大訊號之脈衝調變後，輸出一脈衝調變訊號，接著請參閱第四圖，係脈衝調變單元之電路結構圖，脈衝調變單元2包括：一積分器(integrator)31，係可將放大訊號轉換成一三角波訊號，該積分器31包括：一積分器電容(integrator capacitor)Cint，係耦接於一輸入電阻R20，藉由該積分器電容Cint之充放電特性，以將放大訊號積分；及一運算放大器(OPA)311，係具有一運算放大器正輸入端3112、一運算放大器負輸入端3111、及一運算放大器輸出端3113，該運算放大器正輸入端3112係耦接於外加之一參考電壓VREF，且該運算放大器負輸入端3111係耦接該輸入電阻R20與積分器電容Cint，當積分器電容Cint反覆地執行充放電時，該運算放大器311即輸出具有週期性之該三角波訊號至下一級之一前置驅動單元(pre-drive unit)4；及一第一比較器(first comparator)32，係具有一第一比較器正輸入端321、一第一比較器負輸入端322、及一第一比較器輸出端323，該第一比較器正輸入端321係耦接運算放大器輸出端3113以接收三角波訊號，且該第一比較器負輸入端322係耦接於該參考電壓VREF，該第一比較器輸出端323則耦接該前置驅動單元4，當該第一比較器32執行參考電壓VREF與三角波訊號之比較後，即輸出該脈衝調變訊號至前置驅動單元4；二組前置驅動單元(pre-drive unit)4，係耦接該脈衝調變單元3以接收該脈衝調變訊號，並基於脈衝調變訊號以分別控制下一級之一輸出電晶體組5；二組該輸出電晶體組(output transistor set)5，係分別耦接該前置驅動單元4，前置驅動單元4接收該脈衝調變單元3所輸出之該脈衝調變訊號，且基於此脈衝調變訊號，前置驅動單元4可控制該輸出電晶體組5之導通與關閉，以使得輸出電晶體組5輸出一功率訊號；一功率放大器正輸出端Out，係耦接於該輸出電晶體組5以接收該功率訊號並驅動一負載102；一功率放大器負輸出端Outb，係耦接於該輸出電晶體組5以接收該功率訊號並驅動該負載102；一輸出功率限制單元(output power restraint unit)6，係耦接於該功率放大器正輸出端Out、該功率放大器負輸出端Out、及該輸入放大單元2之間，以接收功率訊號並限制該改良之功率放大器1之功率，係包括：一振盪波轉換單元(oscillation wave transformation unit)61，係可產生一振盪波訊號，並輸出一充電電容端壓Vcg，請參閱第五圖，係該振盪波轉換單元之電路結構圖，振盪波轉換單元61係包括：一振盪波產生器(Oscillation wave generator)611，係可產生並輸出一振盪波訊號；一第一電流轉換器(current switch)612，係耦接該振盪波產生器61以接收該振盪波訊號並其轉換成為一第一電流訊號；一充電電容Ccg，該充電電容Ccg係耦接於該第一電流轉換器612，當該第一電流訊號輸入充電電容Ccg時，即對充電電容Ccg執行充電，同時產生該充電電容端壓Vcg；及一充電電阻Rcg，係與充電電容Ccg並聯，當第一電流轉換器612輸出第一電流訊號對充電電容Ccg充電時，該充電電阻Rcg與接地端之間將具有充電電容端壓Vcg；及一功率訊號轉換單元(power signal transformation unit)62，係耦接該振盪波轉換單元61、功率放大器正輸出端Out、及功率放大器負輸出端Outb，該功率訊號轉換單元62係可將該功率訊號轉換為一邏輯電容端壓Vg，並與振盪波轉換單元61所輸出之充電電容端壓Vcg進行比較，當該邏輯電容端壓Vg高於充電電容端壓Vcg時，表示輸出功率過高，功率訊號轉換單元62即回授訊號至輸入放大單元2以調降增益，以達到限制功率之效果，請同時參閱第六圖，係功率訊號轉換單元之電路結構圖，功率訊號轉換單元62係包括：一反互斥或邏輯閘(XNOR logic gate)621，係具有二邏輯閘輸入端6211及一邏輯閘輸出端6212，該二邏輯閘輸入端6211分別耦接功率放大器正輸出端Out與功率放大器負輸出端Outb以接收功率訊號，該反互斥或邏輯閘621於執行功率訊號之邏輯處理後，透過該邏輯閘輸出端6212以輸出一邏輯訊號；一第二電流轉換器622，係耦接邏輯閘之輸出端以接收該邏輯訊號，並將邏輯訊號進行電流轉換後，輸出一第二電流訊號；一邏輯電容Cg，係耦接第二電流轉換器622，當該第二電流訊號輸入該邏輯電容Cg時，即對邏輯電容Cg執行充電，同時產生邏輯電容端壓Vg；一邏輯電阻Rg，係與邏輯電容Cg並聯，當第二電流轉換器622輸出第二電流訊號對邏輯電容Cg充電時，該邏輯電阻Rg與接地端之間將具有邏輯電容端壓Vg；一第二比較器623，係具有一第二比較器正輸入端6231、一第二比較器負輸入端6232、及一第二比較器輸出端6233，該第二比較器正入端6231係耦接第二電流轉換器622，該第二比較器負輸入6232端則耦接於外加之該參考電壓VREF，當邏輯電容端壓Vg透過邏輯電阻Rg輸入該第二比較器623時，第二比較器623即執行邏輯電容端壓Vg與該參考電壓VREF之比較，並輸出一比較訊號；及一D型正反器(D flip-flop)624，係具有一D端6241、一CK端6243、一Q端6242、一Qb端6245、及一R端6244，該D端6241係耦接於第二比較器623之輸出端，該CK端6243係耦接一時脈訊號(Clock)，該Q端6242係耦接於輸入放大單元2，該Qb端6245則為浮接裝態，該R端6244耦接於外加之一高準位電壓VCC，當第二比較器623透過D端6241輸出該比較訊號至該D型正反器624後，D型正反器依624其特性反應而輸出一正反器訊號回授至輸入放大單元2，以降低訊號增益，而達到限制輸出功率大小之功效；一電流控制單元(current control unit)7，該電流控制單元7之二端係耦接於該脈衝調變單元3，該電流控制單元7可產生一電流控制訊號，以混合該放大訊號而形成一電流調變訊號；二個回授電阻(feedback resistor)RFB，其中一個回授電阻RFB係耦接於該正輸出端Out與該輸入放大單元2之間，且，另一個回授電阻RFB則係耦接於該負輸出端Outb與輸入放大單元2之間，透過該二回授電阻RFB係可將正輸出端Out與負輸出端Outb之訊號回授至輸入放大單元2；及二個輸入電阻(input resistor)R20，該輸入電阻R20係耦接於該輸入放大單元2與該脈衝調變單元3之間，以作為該放大訊號輸入於脈衝調變單元3之緩衝介面。

上述已詳細說明該改良之功率放大器各電路單元之較佳實施方式，接著，請參閱第七圖，係一種限制功率放大器功率之方法流程圖，該限制功率放大器功率之方法，係包括以下步驟：首先，執行步驟(601)，一功率放大器正輸出端Out與一功率放大器負輸出端Outb輸出一功率訊號；然後，執行步驟(602)，一輸出功率限制單元6接收該功率訊號；接著，執行步驟(603)，一振盪波轉換單元61輸出一充電電容端壓Vcg；繼續執行步驟(604)，一功率訊號轉換單元62輸出一邏輯電容端壓Vg；接著，執行步驟(605)，一功率訊號轉換單元62判斷輸出功率訊號之功率是否過大，若是輸出功率訊號之功率過大，則執行步驟(606)，調變一輸入放大單元2之二可變電阻RV1、RV2，以調變功率訊號之功率；若否，則執行步驟(607)，該功率放大器正輸出端Out與該功率放大器負輸出端Outb分別輸出功率訊號以驅動一負載102。

如上述該限制功率放大器功率之方法，其中，請參閱第八圖，係步驟(603)之詳細步驟流程圖，步驟(603)更包括以下詳細步驟：首先，執行步驟(6031)，一振盪波產生器611產生一振盪波訊號；接著，執行步驟(6032)，一第一電流轉換器612接收該振盪波訊號，並轉換成一第一電流訊號；以及，執行步驟(6033)，該第一電流訊號對一充電電容Ccg充電並產生該充電電容端壓Vcg，並繼續執行步驟(604)另外，請參閱第九圖，係步驟(604)之詳細步驟流程圖，步驟(604)更包括以下詳細步驟：首先，第一個步驟為，執行步驟(6041)，一反互斥邏輯閘接收該功率放大器正輸出端Out與該功率放大器負輸出端Outb所輸出之該功率訊號；接著，執行步驟(6042)，該反互斥邏輯閘621依其特性反應，輸出一邏輯訊號至一第二電流轉換器622；然後，執行步驟(6043)，該第二電流轉換器622將該邏輯訊號轉換成為一第二電流訊號；以及，執行步驟(6044)，該第二電流訊號對一邏輯電容Cg充電，並產生該邏輯電容端壓Vg，且接著，執行步驟(605)。

請再參閱第十圖，係步驟(605)之詳細步驟流程圖，步驟(605)更包括以下詳細步驟：首先，執行步驟(6051)，該功率訊號轉換單元之一第二比較器623同時接收該邏輯電容端壓Vg與該充電電容端壓Vcg；接著，執行步驟(6052)，該第二比較器623判斷是否邏輯電容端壓Vg高於充電電容端壓Vcg，若是邏輯電容端壓Vg高於充電電容端壓Vcg，則執行步驟(6053)；若否，則執行步驟(607)；接著，執行步驟(6053)，第二比較器623輸出高準位訊號至一D型正反器624；然後，執行步驟(6054)，該D型正反器624接收第二比較器623輸出之高準位訊號；以及，執行步驟(6055)，D型正反器624依其特性反應，輸出一正反器訊號至該輸入放大單元2，以調降增益，並接著執行步驟(606)。

上述已清楚地描述該改良之功率放大器及限制該功率放大器功率之方法，綜合上述，本發明相較於其它習知之功率放大器，係具有下列之優點：

1.藉由一組輸出功率限制單元之電路裝置，可於功率放大器之輸出功率過大之時，發揮抑制功率放大器輸出功率之功能，係可避免造成負載端(馬達或揚聲器)之損壞。

2.藉由本發明所設計之一套限制功率放大器功率之方法，可透過一第二比較器比較一充電電容端壓與一邏輯電容端壓，並將比較結過傳送至一組D型正反器，該組D型正反器即依其特性反應而回授訊號至一輸入放大單元以調整輸出增益，係可自動監控並限制功率放大器之輸出功率。

上述之詳細說明係針對本發明之一可行實施例之具體說明，惟該實施例並非用以限制本發明之專利範圍，凡未脫離本發明技藝精神所為之等效實施或變更，均應包含於本案之專利範圍中。

1．．．改良之功率放大器

101．．．輸入源

102．．．負載

2．．．輸入放大單元(input amplifier unit)

21．．．完全差動放大器(fully differential amplifier)

3．．．脈衝調變單元(pulse modulation unit)

301．．．運算放大器

302．．．運算放大器

303．．．運算放大器

304．．．運算放大器

305．．．前置驅動器

306．．．功率CMOS電路

307．．．揚聲器

31．．．積分器(integrator)

311．．．運算放大器(OPA)

3111．．．運算放大器負輸入端

3112．．．運算放大器正輸入端

3113．．．運算放大器輸出端

32．．．第一比較器(comparator)

321．．．第一比較器正輸入端

322．．．第一比較器負輸入端

323．．．第一比較器輸出端

4．．．前置驅動單元(pre-drive unit)

5．．．輸出電晶體組(output transistor set)

6．．．輸出功率限制單元(output power restraint unit)

601～607．．．方法步驟

6031～6033．．．方法步驟

6041～6044．．．方法步驟

6051～6055．．．方法步驟

61．．．振盪波轉換單元(oscillation wave transformation unit)

611．．．振盪波產生器(Oscillation wave generator)

612．．．第一電流轉換器(current switch)

62．．．功率訊號轉換單元(power signal transformation unit)

621．．．反互斥邏輯閘(XNOR logic gate)

6211．．．邏輯閘輸入端

6212．．．邏輯閘輸出端

622．．．第二電流轉換器

623．．．第二比較器

6231．．．第一比較器正輸入端

6232．．．第一比較器負輸入端

6233．．．第一比較器輸出端

624．．．D型正反器(D flip-flop)

6241．．．D端

6242．．．Q端

6243．．．CK端

6244．．．R端

6245．．．Qb端

7．．．電流控制單元(current control unit)

Ccg．．．充電電容

Cg．．．邏輯電容

Cint．．．積分器電容(integrator capacitor)

Cin1．．．電容

Cin2．．．電容

Cout1．．．濾波器電容

Cout2．．．濾波器電容

Lout1．．．濾波器電感

Lout2．．．濾波器電感

Out．．．功率放大器正輸出端

Outb．．．功率放大器負輸出端

QN．．．N型功率場效電晶體

QP．．．P型功率場效電晶體

Rin1．．．輸入電阻

Rin2．．．輸入電阻

R16．．．輸入電阻

R17．．．輸入電阻

R18．．．輸入電阻

R19．．．輸入電阻

R20．．．輸入電阻

Rcg．．．充電電阻

RFB．．．回授電阻(feedback resistor)

Rg．．．邏輯電阻

RV1、RV2．．．可變電阻(variable resistor)

Vin+．．．差動放大器正輸入端

Vin-．．．差動放大器負輸入端

Vout+．．．差動放大器正輸出端

Vout-．．．差動放大器負輸出端

Vsquare1、Vsquare2．．．方波訊號

Vcg．．．充電電容端壓

Vg．．．邏輯電容端壓

VREF．．．參考電壓

VCC．．．高準位電壓

第一圖　係習知技術之功率放大器之電路結構圖；

第二圖　係本發明之一種改良之功率放大器之電路結構圖；

第三圖　係輸入放大單元之電路結構圖；

第四圖　係脈衝調變單元之電路結構圖；

第五圖　係振盪波轉換單元之電路結構圖；

第六圖　係功率訊號轉換單元之電路結構圖；

第七圖　係一種限制功率放大器功率之方法流程圖；

第八圖　係步驟(603)之詳細步驟流程圖；

第九圖　係步驟(604)之詳細步驟流程圖；及

第十圖　係步驟(605)之詳細步驟流程圖。

1．．．改良之功率放大器

101．．．輸入源

102．．．負載

2．．．輸入放大單元(input amplifier unit)

3．．．脈衝調變單元(pulse modulation unit)

4．．．前置驅動單元(pre-drive unit)

5．．．輸出電晶體組(output transistor set)

6．．．輸出功率限制單元(output power restraint unit)

7．．．電流控制單元(current control unit)

Out．．．功率放大器正輸出端

Outb．．．功率放大器負輸出端

QP．．．P型功率場效電晶體

QN．．．N型功率場效電晶體

RFB．．．回授電阻

R20．．．輸入電阻

VCC．．．高準位電壓

Claims (12)

1. 一種改良之功率放大器，係包括：一輸入放大單元，係耦接一輸入源以接收一輸入訊號，並對該輸入訊號執行訊號放大後，輸出一放大訊號；至少一個脈衝調變單元，係耦接該輸入放大單元以接收該放大訊號，並於執行該放大訊號之脈衝調變後，輸出一脈衝調變訊號；至少一個前置驅動單元，係耦接該脈衝調變單元以接收該脈衝調變訊號，並基於脈衝調變訊號以控制下一級之電路單元；至少一個輸出電晶體組，係耦接該前置驅動單元，前置驅動單元接收脈衝調變單元所輸出之脈衝調變訊號，且基於此脈衝調變訊號，前置驅動單元可控制該輸出電晶體組之導通與關閉，以使得輸出電晶體組輸出一功率訊號；一功率放大器正輸出端，係耦接於輸出電晶體組以接收該功率訊號並驅動一負載；一功率放大器負輸出端，係耦接於輸出電晶體組以接收功率訊號並驅動該負載；及一輸出功率限制單元，係耦接該功率放大器正輸出端、該功率放大器負輸出端、及輸入放大單元之間，以接收功率訊號並限制該改良之功率放大器之功率，係包括：一振盪波轉換單元，係可產生一振盪波訊號，並輸出一充電電容端壓；及一功率訊號轉換單元，係耦接該振盪波轉換單元、功率放大器正輸出端、及功率放大器負輸出端，該功率訊號轉換單元係可將該功率訊號轉換為一邏輯電容端壓，並與振盪波轉換單元所輸出之該充電電容端壓進行比較，當該邏輯電容端壓高於充電電容端壓時，表示輸出功率過高，功率訊號轉換單元即回授訊號至輸入放大單元以調降增益，以達到限制功率之效果。
2. 如申請專利範圍第1項所述之一種改良之功率放大器，更包括：一電流控制單元，係耦接於該脈衝調變單元，該電流控制單元可產生一電流控制訊號，以混合該放大訊號而形成一電流調變訊號；複數個回授電阻，該回授電阻係耦接該功率放大器正輸出端、該功率放大器負輸出端、與該輸入放大單元，以將訊號回授至輸入放大單元；及複數個輸入電阻，該輸入電阻係耦接於輸入放大單元與脈衝調變單元之間，以作為該放大訊號輸入於脈衝調變單元之緩衝介面。
3. 如申請專利範圍第1項所述之一種改良之功率放大器，其中，該輸入放大單元更包括：一完全差動放大器，係具有一差動放大器正輸入端、一差動放大器負輸入端、一差動放大器正輸出端、及差動放大器一負輸出端，該差動放大器正輸入端與該差動放大器負輸入端係耦接該輸入源，且該差動放大器正輸出端與該差動放大器負輸出端係分別耦接該脈衝調變單元，該完全差動放大器可執行該輸入訊號之訊號放大以分別輸出該放大訊號至脈衝調變單元；及二可變電阻，其中，一可變電阻係耦接於差動放大器正輸入端與差動放大器負輸出端之間，且，另一可變電阻則耦接於差動放大器負輸入端與差動放大器正輸出端之間，藉由調整該可變電阻之電阻值，可調變完全差動放大器輸出增益之大小。
4. 如申請專利範圍第2項所述之一種改良之功率放大器，其中，該脈衝調變單元更包括：一積分器，係可將該放大訊號轉換成一三角波訊號，該積分器包括：一積分器電容，係耦接於該輸入電阻，藉由該積分器電容之充放電特性，以將該放大訊號積分；及一運算放大器，係具有一運算放大器正輸入端、一運算放大器負輸入端、及一運算放大器輸出端，該運算放大器正輸入端係耦接於外加之一參考電壓，且該運算放大器負輸入端係耦接該輸入電阻與積分器電容，當積分器電容反覆地執行充放電時，該運算放大器即輸出具有週期性之該三角波訊號至下一級之該前置驅動單元；及一第一比較器，係具有一第一比較器正輸入端、一第一比較器負輸入端、及一第一比較器輸出端，該第一比較器正輸入端係耦接於該運算放大器輸出端以接收三角波訊號，且，該第一比較器負輸入端係耦接於外加之該參考電壓，該第一比較器輸出端則耦接前置驅動單元，當第一比較器執行參考電壓與三角波訊號之比較後，即輸出該脈衝調變訊號至前置驅動單元。
5. 如申請專利範圍第1項所述之一種改良之功率放大器，其中，該振盪波轉換單元更包括：一振盪波產生器，係可產生並輸出該振盪波訊號；一第一電流轉換器，係耦接該振盪波產生器以接收振盪波訊號並將其轉換成為一第一電流訊號；一充電電容，該充電電容係耦接於該第一電流轉換器，當該第一電流訊號輸入充電電容時，即對充電電容執行充電，同時產生該充電電容端壓；及一充電電阻，係與充電電容並聯，當第一電流轉換器輸出第一電流訊號對充電電容充電時，該充電電阻與接地端之間將具有充電電容端壓。
6. 如申請專利範圍第1項所述之一種改良之功率放大器，其中，該功率訊號轉換單元更包括：一反互斥或邏輯閘，係具有二邏輯閘輸入端及一邏輯閘輸出端，該二邏輯閘輸入端分別耦接該功率放大器正輸出端與該功率放大器負輸出端以接收該功率訊號，該反互斥或邏輯閘於執行功率訊號之邏輯處理後，透過該邏輯閘輸出端以輸出一邏輯訊號；一第二電流轉換器，係耦接於邏輯閘輸出端以接收該邏輯訊號，並將邏輯訊號進行電流轉換後，輸出一第二電流訊號；一邏輯電容，該係耦接於該第二電流轉換器，當該第二電流訊號輸入該邏輯電容時，即對邏輯電容執行充電，同時產生該邏輯電容端壓；一邏輯電阻，係與邏輯電容並聯，當第二電流轉換器輸出第二電流訊號對邏輯電容充電時，該邏輯電阻與接地端之間將具有邏輯電容端壓；一第二比較器，係具有一第二比較器正輸入端、一第二比較器負輸入端、及一第二比較器輸出端，該第二比較器正輸入端係耦接邏輯電阻，該第二比較器負輸入端則耦接於外加之一參考電壓，當邏輯電容端壓透過邏輯電阻輸入該第二比較器時，第二比較器即執行邏輯電容端壓與該參考電壓之比較，並輸出一比較訊號；及一D型正反器，係具有一D端、一CK端、一Q端、一Qb端、及一R端，該D端係耦接第二比較器輸出端，該CK端係耦接一時脈訊號(Clock)，該Q端係耦接於該輸入放大單元，該Qb端則為浮接裝態，該R端耦接於外加之一高準位電壓，當第二比較器透過D端輸出該比較訊號至該D型正反器後，D型正反器依其特性反應而輸出一正反器訊號回授至輸入放大單元，以降低訊號增益，而達到限制輸出功率大小之功效。
7. 如申請專利範圍第1項所述之一種改良之功率放大器，其中，該負載為一馬達或一揚聲器。
8. 一種限制功率放大器功率之方法，包括以下步驟：(1)　一功率放大器正輸出端與一功率放大器負輸出端輸出一功率訊號；(2)　一輸出功率限制單元接收該功率訊號；(3)　一振盪波轉換單元輸出一充電電容端壓；(4)　一功率訊號轉換單元輸出一邏輯電容端壓；(5)　一功率訊號轉換單元判斷輸出功率訊號之功率是否過大，若是，則執行步驟(6)，若否，則執行步驟(7)；(6)　調變一輸入放大單元之二可變電阻，以調變功率訊號之功率；及(7)　該功率放大器正輸出端與該功率放大器負輸出端分別輸出功率訊號以驅動一負載。
9. 如專利申請範圍第8項所述之一種限制功率放大器功率之方法，其中，步驟(3)更包括以下步驟：(31)　一振盪波產生器產生一振盪波訊號；(32)　一第一電流轉換器接收該振盪波訊號，並轉換成一第一電流訊號；及(33)　該第一電流訊號對一充電電容充電，並產生該充電電容端壓。
10. 如專利申請範圍第8項所述之一種限制功率放大器功率之方法，其中，步驟(4)更包括以下步驟：(41)　一反互斥邏輯閘接收該功率放大器正輸出端與該功率放大器負輸出端所輸出之該功率訊號；(42)　該反互斥邏輯閘依其特性反應，輸出一邏輯訊號至一第二電流轉換器；(43)　該第二電流轉換器將該邏輯訊號轉換成為一第二電流訊號；及(44)　該第二電流訊號對一邏輯電容充電，並產生該邏輯電容端壓。
11. 如專利申請範圍第8項所述之一種限制功率放大器功率之方法，其中，步驟(5)更包括以下步驟：(51)　該功率訊號轉換單元之一第二比較器同時接收該邏輯電容端壓與該充電電容端壓；(52)　該第二比較器判斷是否邏輯電容端壓高於充電電容端壓，若是，則執行步驟(53)，若否，則執行步驟(7)；(53)　第二比較器輸出高準位訊號至一D型正反器；(54)　該D型正反器接收第二比較器輸出之高準位訊號；及(55)　D型正反器依其特性反應，輸出一正反器訊號至該輸入放大單元，以調降增益。
12. 如專利申請範圍第8項所述之一種限制功率放大器功率之方法，其中，該負載為一馬達或一揚聲器。