TWI413215B - 半導體裝置的製造方法 - Google Patents

Description

半導體裝置的製造方法

本發明係有關於一種半導體裝置的製造方法，特別係有關於一種具有低壓元件、高壓元件及多晶矽-絕緣層-多晶矽電容器(PIP capacitor)之半導體裝置的製造方法。

在類比元件的製程中，閘極多晶矽層、氧化層和另一多晶矽層的組合結構可做為一多晶矽-絕緣層-多晶矽電容器(PIP capacitor，以下簡稱PIP電容器)，其中上述閘極多晶矽層、氧化層和另一多晶矽層分別做為PIP電容器之下電極、介電層和上電極。PIP電容器的介電層的材質可包括氧化層(oxide)、氮化層-氧化層(NO)或氧化層-氮化層-氧化層(ONO)。為了要達到較高的電容值和較高的電容崩潰電壓，通常會使用氮化層-氧化層(NO)或氧化層-氮化層-氧化層(ONO)做為PIP電容器的介電層。然而，在習知製程中，PIP電容器的介電層通常於定義下電極之後，順應性形成於下電極或其他元件之閘極上。因而，在後續蝕刻製程移除不想要的介電層時，形成在元件閘極側壁的介電層會變得難以移除，甚至會損傷閘極或下電極。尤其是當介電層為氮化層-氧化層(NO)或氧化層-氮化層-氧化層(ONO)時，如果使用稀釋氫氟酸溶液(DHF)做為蝕刻劑，以濕蝕刻方式移除介電層時，僅可移除氧化層，但難以移除氮化層。如果使用熱磷酸(H₃ PO₄ )做為蝕刻劑，以濕蝕刻方式移除介電層時，可以移除氮化層，但會損傷例如多晶矽之閘極或下電極。另外，如果使用CF₄ /Cl₂ /HBr做為蝕刻劑，以乾蝕刻方式移除介電層時，可以移除氮化層，但也會損傷例如多晶矽之閘極或下電極。

在此技術領域中，有需要一種具有低壓元件、高壓元件及PIP電容器之半導體裝置的製造方法，以改善上述缺點。

有鑑於此，本發明之一實施例係提供一種半導體裝置的製造方法，包括提供一基板，其具有一第一元件區、一第二元件區和一電容區；於上述第二元件區中形成一圖案化第一氧化層；全面性形成一第二氧化層；分別於上述第一元件區、上述第二元件區和上述電容區中的上述第二氧化層上形成複數個圖案化第一導電層和複數個圖案化介電層；於上述電容區中形成一圖案化第二導電層和被上述圖案化第二導電層覆蓋的一圖案化第三氧化層，其中位於上述電容區的上述圖案化第一導電層和上述圖案化第二導電層分別作為一電容器的一下電極和一上電極。

本發明之另一實施例係提供一種半導體裝置的製造方法，包括提供一基板，其具有一低壓元件區、一高壓元件區和一電容區；於上述低壓元件區和上述電容區中形成一薄閘極氧化層，並於上述高壓元件區中形成一厚閘極氧化層；分別於上述低壓元件區中形成一低壓元件閘極層、於上述高壓元件區中形成一高壓元件閘極層、於上述電容區中形成圖案化閘極層和其上之一圖案化介電層；於上述電容區中形成一圖案化多晶矽層以及被上述圖案化多晶矽層覆蓋的一圖案化氧化層，其中位於上述電容區的上述圖案化閘極層和上述圖案化多晶矽層分別作為一電容器的一下電極和一上電極。

以下以各實施例詳細說明並伴隨著圖式說明之範例，做為本發明之參考依據。在圖式或說明書描述中，相似或相同之部分皆使用相同之圖號。且在圖式中，實施例之形狀或是厚度可擴大，並以簡化或是方便標示。再者，圖式中各元件之部分將以分別描述說明之，值得注意的是，圖中未繪示或描述之元件，為所屬技術領域中具有通常知識者所知的形式，另外，特定之實施例僅為揭示本發明使用之特定方式，其並非用以限定本發明。

第1a至1j圖為本發明實施例之半導體裝置的製程剖面圖。本發明實施例之半導體裝置的製造方法為具有低壓元件、高壓元件及多晶矽-絕緣層-多晶矽電容器(PIP capacitor)之半導體裝置的製造方法。

請參考第1a圖，首先，提供一基板200，其具有一第一元件區300、一第二元件區304和一電容區302。在本發明一實施例中，基板200可為矽基板。在其他實施例中，可利用鍺化矽(SiGe)、塊狀半導體(bulk semiconductor)、應變半導體(strained semiconductor)、化合物半導體(compound semiconductor)、絕緣層上覆矽(silicon on insulator,SOI)，或其他常用之半導體基板做為基板200。基板200可植入P型或N型不純物，以針對設計需要改變其導電類型。如第1a圖所示，可於基板200中形成複數個淺溝槽隔離物201，以定義出第一元件區300、第二元件區304和和電容區302三個區域。上述第一元件區300、第二元件區304和電容區302可具有任意的相對位置，並不以實施例為限。例如，可利用蝕刻基板200形成凹陷，接著以例如高密度電漿(high-density plasma,HDP)氧化物的介電材料填入凹陷中，再經由例如為化學機械研磨(chemical mechanical polish,CMP)的平坦化製程將過量的介電材料移除，以形成淺溝槽隔離物201。上述淺溝槽隔離物201係從基板200表面延伸至基板200中。淺溝槽隔離物201係鄰接第一元件區300、電容區302和第二元件區304，並電性隔絕第一元件區300、電容區302和第二元件區304。在本發明實施例中，第一元件區300和第二元件區304可分別為形成不同類型元件的區域，舉例來說，第一元件區300可為用以形成例如邏輯元件(logic device)或記憶體元件(memory device)等之一低壓元件區(low voltage device region)300，而第二元件區304可為用以形成例如驅動積體電路(driver IC)等之一高壓元件區(high voltage device region)304。或者，在另一實施例中，第一元件區300可視為用以形成數位元件(digital device)的區域，而第二元件區304可視為用以形成類比元件(analog device)的區域。另外，如第1a圖所示，電容區302為用以形成電容器的區域，其中也可具有一淺溝槽隔離物201，以使後續形成的電容器設置於其正上方。

接著，全面性形成一第一氧化層202。例如，可利用熱氧化法(thermal oxidation)、化學氣相沉積法(chemical vapor deposition,CVD)或原子層化學氣相沉積法(atomic layer CVD,ALD)等薄膜沉積方式形成第一氧化層202，其材質可包括例如氧化物(oxide)、氮化物(nitride)、氮氧化物(oxynitride)、碳氧化物(oxycarbide)或其組合等常用的介電材料。第一氧化層202也可包括氧化鋁(aluminum oxide；Al₂ O₃ )、氧化鉿(hafnium oxide,HfO₂ )、氮氧化鉿(hafnium oxynitride,HfON)、矽酸鉿(hafnium silicate,HfSiO₄ )、氧化鋯(zirconium oxide,ZrO₂ )、氮氧化鋯(zirconium oxynitride,ZrON)、矽酸鋯(zirconium silicate,ZrSiO₄ )、氧化釔(yttrium oxide,Y₂ O₃ )、氧化鑭(lanthalum oxide,La₂ O₃ )、氧化鈰(cerium oxide,CeO₂ )、氧化鈦(titanium oxide,TiO₂ )、氧化鉭(tantalum oxide,Ta₂ O₅ )或其組合等高介電常數(high-k，介電常數大於8)之介電材料。

然後，如第1b圖所示，可於第二元件區304上覆蓋圖案化光阻層(圖未顯示)，以定義出如第1b圖所示之圖案化第一氧化層202a的形成位置，再以圖案化光阻層為罩幕，利用非等向性蝕刻方式，移除位於第一元件區300和電容區302的第一氧化層202，以於第二元件區304形成一圖案化第一氧化層202a。之後，將圖案化光阻層移除。

接著，如第1c圖所示，全面性且依序形成一第二氧化層204、一第一導電層206和一介電層208。可利用例如熱氧化法(thermal oxidation)、化學氣相沉積法(chemical vapor deposition,CVD)或原子層化學氣相沉積法(atomic layer CVD,ALD)等薄膜沉積方式形成第二氧化層204。第一氧化層202和第二氧化層204可包括相同的材質。值得注意的是，第一氧化層202的厚度大於第二氧化層204的厚度。舉例來說，第一氧化層202的厚度可介於200至400之間，而第二氧化層204的厚度可介於50至200之間。因此，位於例如高壓元件區之第二元件區304中的第一氧化層202和第二氧化層204可視為一高壓元件閘極氧化層。而位於例如低壓元件區之第一元件區300中的第二氧化層204可視為一低壓元件閘極氧化層。可利用例如化學氣相沉積法(CVD)、物理氣相沉積法(PVD)、原子層沉積法(ALD)、濺鍍法、電鍍法等薄膜沉積方式形成第一導電層206，其厚度可介於1000至4000之間。在本發明一實施例中，第一導電層206可為一多晶矽層。在本發明另一實施例中，第一導電層206可為包括一下層之多晶矽層和一上層之矽化鎢層組成的複合層。可利用例如化學氣相沉積(CVD)、高密度電漿CVD、旋轉、濺鍍、旋轉塗佈等方式形成介電層208，其厚度可介於100至300之間。在本發明一實施例中，介電層208可包括一氧化物層(oxide)、一氮化物層(nitride)或上述之複合層。

然後，可分別於第一元件區300、電容區302及第二元件區304上覆蓋圖案化光阻層(圖未顯示)，以定義出如第1d圖所示之圖案化第一導電層206a、206b和206c及圖案化介電層208a、208b和208c的形成位置，再以圖案化光阻層為罩幕，利用非等向性蝕刻方式，移除部分第一導電層206和介電層208，以分別於第一元件區300中形成圖案化第一導電層206a和圖案化介電層208a；在電容區302中形成圖案化第一導電層206b和圖案化介電層208b；以及在第二元件區304中形成圖案化第一導電層206c和圖案化介電層208c。一般而言，可選擇適當的蝕刻劑，以同時蝕刻例如多晶矽之第一導電層206和例如包括氧化物或氮化物之介電層208。之後，將圖案化光阻層移除。

在本發明一實施例中，位於例如低壓元件區之第一元件區300的圖案化第一導電層206a可視為一低壓元件閘極層206a，位於例如高壓元件區之第二元件區304的圖案化第一導電層206c可視為一高壓元件閘極層206c，而位於電容區302的圖案化第一導電層206b可視為例如多晶矽-絕緣層-多晶矽電容器(PIP capacitor)之一電容器的下電極。

之後，請參考第1e圖，順應性形成一第三氧化層210，且覆蓋圖案化介電層208a~208c、圖案化第一導電層206a~206c和第二氧化層204。可利用例如化學氣相沉積法(CVD)、高密度電漿CVD、旋轉、濺鍍、旋轉塗佈等方式形成第三氧化層210，其厚度可介於100至300之間。

接著，請參考第1f圖，全面性形成一第二導電層212，且覆蓋第三氧化層210。可利用例如化學氣相沉積法(CVD)、物理氣相沉積法(PVD)、原子層沉積法(ALD)、濺鍍法、電鍍法等薄膜沉積方式形成第二導電層212，其厚度可介於1000至4000之間。在本發明一實施例中，第二導電層212可為一多晶矽層。

然後，請參考第1g圖，其顯示電容器的上電極的形成方式，可於電容區302上覆蓋圖案化光阻層(圖未顯示)，以定義出如第1g圖所示之圖案化第二導電層212a的形成位置，再以圖案化光阻層為罩幕，利用非等向性蝕刻方式，完全移除位於第一元件區300和第二元件區304的第二導電層212，且部分移除位於電容區302的第二導電層212，以於電容區302中形成一圖案化第二導電層212a，其中位於電容區302的圖案化第二導電層212a可視為例如多晶矽-絕緣層-多晶矽電容器(PIP capacitor)之一電容器的上電極。

接著，請參考第1h圖，其顯示電容器的介電層的形成方式，可以稀釋氫氟酸溶液(DHF)做為蝕刻劑，利用濕蝕刻(wet etching)方式，完全移除位於第一元件區300和第二元件區304的第三氧化層210，且移除位於電容區302之未被圖案化第二導電層212a覆蓋的第三氧化層210，以於電容區302形成一圖案化第三氧化層210a。經過上述步驟，係於電容區302中形成例如多晶矽-絕緣層-多晶矽電容器(PIP capacitor)之一電容器250b，其由下而上依序包括位於淺溝槽隔離物201正上方的圖案化第一導電層206b、圖案化介電層208b、圖案化第三氧化層210a和圖案化第二導電層212a。其中圖案化第一導電層206b和圖案化第二導電層212a可分別作為例如多晶矽-絕緣層-多晶矽電容器(PIP capacitor)之一電容器的下電極和上電極，而圖案化介電層208b和圖案化第三氧化層210a可作為例如多晶矽-絕緣層-多晶矽電容器(PIP capacitor)之一電容器的介電層。

第1i和1j圖係顯示間隙壁的形成方式。請參考第1i圖，之後，可利用例如化學氣相沉積法(CVD)、高密度電漿CVD、旋轉、濺鍍、旋轉塗佈等方式全面性形成一絕緣層214。然後，移除部分絕緣層214和圖案化介電層208a和208c，直到露出位於第一元件區300和第二元件區304的圖案化第一導電層206a和206c為止，以於第一元件區300的圖案化第一導電層206a兩側自對準地形成複數個間隙壁214a、於第二元件區304的圖案化第一導電層206c兩側自對準地形成複數個間隙壁214d。上述間隙壁的形成步驟可同時移除部分的第二氧化層204，因而會於第一元件區300中形成圖案化第二氧化層204a，並於第二元件區304中形成圖案化第一氧化層202b和圖案化第二氧化層204c。因此，位於例如高壓元件區之第二元件區304中的圖案化第一氧化層202b和圖案化第二氧化層204c的組合可視為一圖案化高壓元件閘極氧化層205。而位於例如低壓元件區之第一元件區300中的圖案化第二氧化層204a可視為一圖案化低壓元件閘極氧化層204a。另外，上述間隙壁的形成步驟會分別於電容區302的圖案化第一導電層206b和圖案化第二導電層212a兩側自對準地形成複數個間隙壁214c和214b。

然後，可利用第一元件區300的圖案化第一導電層206a、間隙壁214a、第二元件區304的圖案化第一導電層206c和間隙壁214d做為遮罩，再進行一離子植入製程，以分別於第一元件區300和第二元件區304之圖案化第一導電層206a和206c兩側的基板200中形成源/汲極區218和220。經過上述步驟，係於第一元件區300形成例如為低壓元件的一第一元件250a，並於第二元件區304形成例如為高壓元件的一第二元件250c。其中例如為低壓元件之第一元件250a包括圖案化低壓元件閘極氧化層204a、低壓元件閘極層206a、間隙壁214a和源/汲極區218。而例如為高壓元件之第二元件250c包括圖案化高壓元件閘極氧化層205、高壓元件閘極層206c、間隙壁214d和源/汲極區220。

本發明實施例之半導體裝置具有以下優點：本發明實施例之半導體裝置的製造方法可製造具有低壓元件、高壓元件及電容器之半導體裝置。用以做為例如多晶矽-絕緣層-多晶矽電容器(PIP capacitor)之電容器的其中之一介電層(例如氮化層)係於定義高壓或低壓元件之閘極之前形成，因而不會在高壓或低壓元件之閘極側壁形成，所以不會有介電殘留在閘極側壁的問題。而後續形成做為例如多晶矽-絕緣層-多晶矽電容器(PIP capacitor)之電容器的另一介電層(例如氧化層)可於形成上電極後，利用濕蝕刻方式去除不想要的介電層，而不會損傷下電極或高壓或低壓元件之閘極。高壓或低壓元件之閘極氧化層係於形成閘極之前形成，所以在形成高壓或低壓元件之閘極的步驟之後，不會增加不想要的熱預算(thermal budget)，因而不會影響高壓或低壓元件之特性。且不會影響例如多晶矽-絕緣層-多晶矽電容器(PIP capacitor)之電容器的特性。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定為準。

200．．．基板

201．．．淺溝槽隔離物

300．．．第一元件區

302．．．電容區

304．．．第二元件區

202．．．第一氧化層

202a、202b．．．圖案化第一氧化層

204．．．第二氧化層

204a、204b、204c．．．圖案化第二氧化層

205．．．圖案化高壓元件閘極氧化層

206．．．第一導電層

206a、206b、206c．．．圖案化第一導電層

208a、208b、208c．．．圖案化介電層

210．．．第三氧化層

210a．．．圖案化第三氧化層

212．．．第二導電層

212a．．．圖案化第二導電層

214．．．絕緣層

214a、214b、214c、214d．．．間隙壁

218、220．．．源/汲極區

250a．．．第一元件

250b．．．電容器

250c．．．第二元件

第1a至1j圖為本發明實施例之半導體裝置的製程剖面圖。

200．．．基板

201．．．淺溝槽隔離物

300．．．第一元件區

302．．．電容區

304．．．第二元件區

202．．．第一氧化層

202b．．．圖案化第一氧化層

204a、204b、204c．．．圖案化第二氧化層

205．．．圖案化高壓元件閘極氧化層

206a、206b、206c．．．圖案化第一導電層

208bc．．．圖案化介電層

210a．．．圖案化第三氧化層

212a．．．圖案化第二導電層

214a、214b、214c、214d．．．間隙壁

218、220．．．源/汲極區

250a．．．第一元件

250b．．．電容器

250c．．．第二元件

Claims (20)

1. 一種半導體裝置的製造方法，包括下列步驟：提供一基板，其具有一第一元件區、一第二元件區和一電容區；於該第二元件區中形成一圖案化第一氧化層；全面性形成一第二氧化層；全面性的於該第一元件區、該一第二元件區和該電容區形成一第一導電層和一介電層；圖案化該第一導電層和該介電層，分別於該第一元件區、該第二元件區和該電容區中的該第二氧化層上形成複數個圖案化第一導電層和複數個圖案化介電層，其中該些圖案化介電層為氮化物層；以及形成一第三氧化層，覆蓋該些圖案化介電層、該圖案化第一導電層和該第二氧化層；於該電容區中形成一圖案化第二導電層，且對該第三氧化層進行一濕蝕刻製程，形成被該圖案化第二導電層覆蓋的一圖案化第三氧化層，其中位於該電容區的該圖案化第一導電層和該圖案化第二導電層分別作為一電容器的一下電極和一上電極。
2. 如申請專利範圍第1項所述之半導體裝置的製造方法，其中於該第二元件區形成一圖案化第一氧化層更包括：全面性形成一第一氧化層；以及移除位於該第一元件區和該電容區的該第一氧化層。
3. 如申請專利範圍第1項所述之半導體裝置的製造方法，其中於該電容區中形成一圖案化第二導電層包括： 形成一第二導電層，其中該第二導電層覆蓋該第三氧化層；完全移除位於該第一元件區和該第二元件區的該第二導電層，且部分移除位於該電容區的該第二導電層；以及完全移除位於該第一元件區和該第二元件區的該第三氧化層，且移除該電容區之未被該圖案化第二導電層覆蓋的該第三氧化層。
4. 如申請專利範圍第1項所述之半導體裝置的製造方法，其中該第一元件區和該第二元件區分別為一低壓元件區和一高壓元件區。
5. 如申請專利範圍第1項所述之半導體裝置的製造方法，其中該電容器係設置於位於該基板中的一淺溝槽隔離物的正上方。
6. 如申請專利範圍第1項所述之半導體裝置的製造方法，其中位於該第二元件區中的該圖案化第一氧化層和該第二氧化層形成一高壓元件閘極氧化層。
7. 如申請專利範圍第1項所述之半導體裝置的製造方法，其中該第二氧化層為一低壓元件閘極氧化層。
8. 如申請專利範圍第1項所述之半導體裝置的製造方法，其中該第一氧化層的厚度大於該第二氧化層的厚度。
9. 如申請專利範圍第1項所述之半導體裝置的製造方法，其中該圖案化第一導電層包括一多晶矽層。
10. 如申請專利範圍第1項所述之半導體裝置的製造方法其中該圖案化第一導電層包括一下層之多晶矽層和一上層之矽化鎢層組成的複合層。
11. 如申請專利範圍第1項所述之半導體裝置的製造方法，其中該圖案化第二導電層包括一多晶矽層。
12. 如申請專利範圍第1項所述之半導體裝置的製造方法，於該電容區形成該圖案化第三氧化層之後更包括：全面性形成一絕緣層；以及移除部分該絕緣層，直到露出位於該第一元件區和該第二元件區的該圖案化第一導電層為止，以於該第一元件區和該第二元件區形成複數個間隙壁。
13. 如申請專利範圍第1項所述之半導體裝置的製造方法，其中位於該第一元件區的該圖案化第一導電層為一低壓元件閘極層。
14. 如申請專利範圍第1項所述之半導體裝置的製造方法，其中位於該第二元件區的該圖案化第一導電層為一高壓元件閘極層。
15. 一種半導體裝置的製造方法，包括下列步驟：提供一基板，其具有一低壓元件區、一高壓元件區和一電容區；於該低壓元件區和該電容區中形成一薄閘極氧化層，並於該高壓元件區中形成一厚閘極氧化層；全面性的於該低壓元件區、該一高壓元件區和該電容區形成一閘極層和一介電層；圖案化該閘極層和該介電層，分別於該低壓元件區中形成一低壓元件閘極層、於該高壓元件區中形成一高壓元件閘極層、於該電容區中形成圖案化閘極層和其上之一圖案化介電層，其中該圖案化介電層為氮化物層；以及 形成一氧化層，覆蓋該圖案化介電層、該厚閘極氧化層和該薄閘極氧化層；於該電容區中形成一圖案化多晶矽層，且對該氧化層進行一濕蝕刻製程，形成被該圖案化多晶矽層覆蓋的一圖案化氧化層，其中位於該電容區的該圖案化閘極層和該圖案化多晶矽層分別作為一電容器的一下電極和一上電極。
16. 如申請專利範圍第15項所述之半導體裝置的製造方法，其中形成一多晶矽層，其中該多晶矽層覆蓋該氧化層；完全移除位於該低壓元件區和該高壓元件區的該多晶矽層，且部分移除位於該電容區的該一多晶矽層；以及完全移除位於該低壓元件區和該高壓元件區的該氧化層，且移除該電容區之未被該圖案化多晶矽層覆蓋的該氧化層。
17. 如申請專利範圍第15項所述之半導體裝置的製造方法，其中該電容器係設置於位於該基板中的一淺溝槽隔離物的正上方。
18. 如申請專利範圍第15項所述之半導體裝置的製造方法，其中該低壓元件閘極層、該高壓元件閘極層或該圖案化閘極層包括一多晶矽層。
19. 如申請專利範圍第15項所述之半導體裝置的製造方法，其中該低壓元件閘極層或該圖案化閘極層包括一下層之多晶矽層和一上層之矽化鎢層組成的複合層。
20. 如申請專利範圍第15項所述之半導體裝置的製造方法，於該電容區形成該圖案化氧化層之後更包括： 全面性形成一絕緣層；移除部分該絕緣層，直到露出位於該低壓元件區和該高壓元件區的該圖案化閘極層為止，以於該低壓元件區和該高壓元件區形成複數個間隙壁。