TWI412025B - 解碼裝置 - Google Patents

解碼裝置 Download PDF

Info

Publication number
TWI412025B
TWI412025B TW099123928A TW99123928A TWI412025B TW I412025 B TWI412025 B TW I412025B TW 099123928 A TW099123928 A TW 099123928A TW 99123928 A TW99123928 A TW 99123928A TW I412025 B TWI412025 B TW I412025B
Authority
TW
Taiwan
Prior art keywords
signal
decoding
level
viterbi
target
Prior art date
Application number
TW099123928A
Other languages
English (en)
Other versions
TW201137864A (en
Inventor
Chih Ching Yu
Yu Hsuan Lin
Original Assignee
Mediatek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mediatek Inc filed Critical Mediatek Inc
Publication of TW201137864A publication Critical patent/TW201137864A/zh
Application granted granted Critical
Publication of TWI412025B publication Critical patent/TWI412025B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3738—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 with judging correct decoding
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10018—Improvement or modification of read or write signals analog processing for digital recording or reproduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10305—Improvement or modification of read or write signals signal quality assessment
    • G11B20/10351—Improvement or modification of read or write signals signal quality assessment baseline shift, DC content, bias
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10305—Improvement or modification of read or write signals signal quality assessment
    • G11B20/10361—Improvement or modification of read or write signals signal quality assessment digital demodulation process
    • G11B20/1037—Improvement or modification of read or write signals signal quality assessment digital demodulation process based on hard decisions, e.g. by evaluating bit error rates before or after ECC decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6331—Error control coding in combination with equalisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6343—Error control coding in combination with techniques for partial response channels, e.g. recording
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers
    • G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
    • G11B2220/2537—Optical discs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors

Description

解碼裝置
本發明係有關於維特比(Viterbi)解碼裝置，且更具體地，有關於具有改進之解碼能力的維特比解碼裝置與方法。
第1圖係為光碟系統之示意圖。於第1圖中，主軸馬達帶動光碟1旋轉，光學拾取(optical pickup)單元2自光碟1擷取無線電頻率(radio frequency，簡稱為RF)信號。擷取之RF信號被送至信號處理單元3以用於進一步之處理。被處理之信號被提供至類比數位轉換器(analog-to-digital converter，以下簡稱為ADC)4以被數位化為數位信號。數位信號被送至鎖相迴路(phase loop lock，以下簡稱為PLL)處理單元5與有限脈衝響應(finite impulse response，以下簡稱為FIR)等化器6。FIR等化器6對所接收到之信號執行等化操作，並將等化信號輸出至維特比解碼器7以用於資料解碼。維特比解碼器7解碼所接收到之等化信號並輸出維特比解碼信號(二進位資料)。解碼器8解碼二進位資料以輸出解碼資料。
通常，現代光碟系統具有較小的通道位元長度(bit length)與軌距(track pitch)，從而使得資料擷取更為困難。鑒於上述問題，部分響應最大似然(Partial Response Maximum Likelihood，以下簡稱為PRML)機制被應用於光碟系統。然而，應用PRML機制之光碟系統仍未滿足所需求之性能需求。
有鑑於此，特提供以下技術方案：
本發明實施例提供一種解碼裝置，用於改進自光碟獲取之等化信號之解碼精確度，其中等化信號具有直流位準。解碼裝置包含維特比解碼器和直流控制器，維特比解碼器用於解碼等化信號以及輸出維特比解碼信號；直流控制器用於調整等化信號之直流位準，以使具有被調整之直流位準之等化信號被解碼，其中該直流位準係藉由應用一偏移值來調整。
本發明實施例另提供一種解碼裝置，用於改進自光碟獲取之等化信號之解碼精確度。解碼裝置包含維特比解碼器和直流控制器，維特比解碼器用於依據至少一個目標位準解碼等化信號以及輸出維特比解碼信號；直流控制器用於調整至少一個目標位準中一個或多個目標位準，以使等化信號依據被調整之目標位準被解碼。
本發明實施例另提供一種解碼裝置，用於改進自光碟獲取之輸入信號之解碼精確度，其中輸入信號具有直流位準。解碼裝置包含等化器和直流控制器，等化器用於等化輸入信號以及輸出等化信號；直流控制器用於調整輸入信號之直流位準，以使具有被調整之直流位準之輸入信號被等化。
本發明實施例更提供一種解碼裝置，用於改進自光碟獲取之輸入信號之解碼精確度。解碼裝置包含等化器和直流控制器，等化器用於依據至少一個目標位準等化輸入信號以及輸出等化信號；直流控制器用於調整至少一個目標位準中一個或多個目標位準，以使輸入信號依據被調整之目標位準而被等化。
藉由調整目標位準，本發明之解碼裝置可改進信號之解碼精確度。
在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解，製造商可能會用不同的名詞來稱呼同樣的元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區分的基準。在通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語，故應解釋成「包含但不限定於」。另外，「耦接」一詞在此係包含任何直接及間接的電氣連接手段。因此，若文中描述一第一裝置耦接於一第二裝置，則代表第一裝置可直接電氣連接於第二裝置，或透過其他裝置或連接手段間接地電氣連接至第二裝置。
第2A-1圖係依據本發明實施例之維特比解碼裝置之示意圖。解碼裝置200A包含直流(direct current，以下簡稱為DC)控制器20、維特比解碼器21、位準調整器22和分割器(slicer)23。於第2A-1圖中，解碼裝置200A接收等化信號EQ_out。分割器23將等化信號EQ_out分割以產生分割信號。位準調整器22依據等化信號EQ_out與分割信號調整至少一個目標位準，其中維特比解碼器21可依據目標位準來執行解碼操作。依據本實施例，維特比解碼器21依據被調整之目標位準將等化信號EQ_out解碼並產生維特比解碼信號Viterbi_out。於解碼階段(phase)，DC控制器20可藉由應用偏移值(offset value)進一步調整一個或多個目標位準，以使維特比解碼器21可依據被進一步調整之目標位準解碼等化信號EQ_out。偏移值可藉由查表(table look-up)法獲得，或藉由用戶透過用戶介面設定。第2A-2圖係依據本發明實施例之解碼方法之流程圖，該方法對應於第2A-1圖中之解碼裝置。首先，分割等化信號以產生分割信號(步驟S20)。隨後，依據等化信號與分割信號調整用於解碼等化信號之目標位準(步驟S22)。可藉由應用偏移值進一步調整一個或多個目標位準，以使等化信號可依據被進一步調整之目標位準來解碼(步驟S24)。隨後，依據被進一步調整之目標位準解碼等化信號，以及產生維特比解碼信號(步驟S26)。請注意，雖然步驟S22中闡明依據等化信號與分割信號調整目標位準，但目標位準之調整亦可基於維特比解碼信號Viterbi_out，或基於來自於較早或較晚階段之信號，例如ADC 4之輸出信號。此外，第2A-2圖中步驟之執行並不限於圖中記載之順序。
如上所述，位準調整器22依據等化信號EQ_out與分割信號調整用於維特比解碼器21之目標位準。調整目標位準之詳細程序將於第8圖中詳述。
第2B-1圖係依據本發明實施例之維特比解碼裝置之示意圖。於本實施例中，由解碼裝置200B接收之等化信號EQ_out具有預設DC位準，DC控制器20耦接於維特比解碼器21之輸入端，以便調整等化信號EQ_out之DC位準。於解碼階段，DC控制器20可藉由應用偏移值來調整等化信號EQ_out之DC位準，以使維特比解碼器21可解碼具有被調整之DC位準之等化信號EQ_out。偏移值可藉由查表法獲得，或藉由用戶透過用戶介面設定。第2B-2圖係為依據本發明實施例之解碼方法之流程圖，該方法對應於第2B-1圖中之解碼裝置。請注意，步驟S30、S32與S36類似於第2A-2圖中繪示之步驟S20、S22與S26，為簡潔起見，此處不另贅述。然而，不同於第2A-2圖，第2B-2圖中藉由應用偏移值調整等化信號之DC位準，以使具有被調整之DC位準之等化信號可被解碼(步驟S34)。請注意，第2B-2圖中步驟之執行並不限於圖中記載之順序。
第3A-1圖係依據本發明實施例之維特比解碼裝置之示意圖。解碼裝置300A包含DC控制器20、維特比解碼器21、位準調整器22和分割器23。不同於第2A-1圖中之實施例，第3A-1圖中，DC控制器20更耦接於維特比解碼器21之輸出，亦即，耦接於維特比解碼信號Viterbi_out。於解碼階段，若維特比解碼信號Viterbi_out之解碼狀況(或結果)不佳，DC控制器20可藉由應用偏移值調整一個或多個用於維特比解碼器21之目標位準，以使維特比解碼器21可依據被調整之目標位準解碼等化信號EQ_out。因此，由於一個或多個被適當調整之目標位準，維特比解碼信號Viterbi_out可更精確。維特比解碼信號Viterbi_out之非期望解碼狀況(或結果)之範例可由數位加總值(digital sum value，以下簡稱為DSV)表示。此處，DSV意指信號之高區段(high segment)之總數目與低區段之總數目之差值。DSV越大，則解碼狀況(或結果)越不精確。亦即，若維特比解碼信號Viterbi_out之DSV大於門檻值，則維特比解碼信號Viterbi_out之解碼即被視為不精確的。第3A-2圖係依據本發明實施例之解碼方法之流程圖，該方法對應於第3A-1圖中之解碼裝置。請注意，步驟S40、S42與S44類似於第2A-2圖中繪示之步驟S20、S22與S26，為簡潔起見，此處不另贅述。於本實施例中，依據維特比解碼信號之解碼狀況(或結果)進一步調整一個或多個目標位準(步驟S46)。亦即，若維特比解碼信號Viterbi_out之解碼狀況(或結果)不佳，藉由應用偏移值，一個或多個目標位準可被進一步調整，以使等化信號EQ_out可依據被進一步調整之目標位準被解碼。請注意，第3A-2圖中步驟之執行並不限於圖中記載之順序。
第3B-1圖係依據本發明實施例之維特比解碼裝置之示意圖。解碼裝置300B包含DC控制器20、維特比解碼器21、位準調整器22和分割器23。不同於第2B-1圖中之實施例，第3B-1圖中，DC控制器20耦接於維特比解碼器21之輸入與輸出之間，以依據維特比解碼信號Viterbi_out之解碼狀況(或結果)調整等化信號EQ_out之DC位準。於解碼階段，若維特比解碼信號Viterbi_out之解碼狀況(或結果)不佳，DC控制器20可藉由應用偏移值調整等化信號EQ_out之DC位準，以使維特比解碼器21可解碼具有被調整之DC位準之等化信號EQ_out。第3B-2圖係為依據本發明實施例之解碼方法之流程圖，該方法對應於第3B-1圖中之解碼裝置。請注意，步驟S50、S52與S54類似於第2B-2圖中繪示之步驟S30、S32與S36，為簡潔起見，此處不另贅述。於本實施例中，依據維特比解碼信號之解碼狀況(或結果)調整等化信號之DC位準(步驟S56)。亦即，若維特比解碼信號Viterbi_out之解碼狀況(或結果)不佳，藉由應用偏移值，等化信號之DC位準可被調整，以使具有被調整之DC位準之等化信號EQ_out可被解碼。請注意，第3B-2圖中步驟之執行並不限於圖中記載之順序。
第4A-1圖係依據本發明實施例之維特比解碼裝置之示意圖。解碼裝置400A包含DC控制器20、維特比解碼器21、位準調整器22、分割器23與解碼器24。不同於第2A-1圖中之實施例，第4A-1圖中，DC控制器20更耦接於解碼器24。解碼器24用於解碼維特比解碼信號Viterbi_out與輸出解碼資料。於解碼器24之解碼階段，解碼器24輸出反映解碼資料之解碼狀況(或結果)之指示符。若解碼資料之解碼狀況(或結果)不佳，舉例而言，指示符可被設置為邏輯高“1”，則通知DC控制器20調整一個或多個用於維特比解碼器21之目標位準。作為響應，DC控制器20可藉由應用偏移值調整一個或多個目標位準，以使維特比解碼器21依據被調整之目標位準解碼等化信號EQ_out。由於一個或多個被適當調整之目標位準，由解碼器24產生之解碼資料可更精確。解碼資料之非期望之解碼狀況(或結果)之範例可由誤差率(error rate)表示。具體而言，若解碼資料之誤差率高於門檻值，解碼器24可通知DC控制器20調整一個或多個用於維特比解碼器21之目標位準。第4A-2圖係依據本發明實施例之解碼方法之流程圖，該方法對應於第4A-1圖中之解碼裝置。請注意，步驟S60~S64類似於第3A-2圖中繪示之步驟S40~S44，為簡潔起見，此處不另贅述。於本實施例中，解碼維特比解碼信號以產生解碼資料(步驟S66)，並且依據解碼資料之解碼狀況(或結果)進一步調整一個或多個目標位準(步驟S68)。亦即，若解碼資料之解碼狀況(或結果)不佳，藉由應用偏移值，一個或多個目標位準可被進一步調整，以使等化信號EQ_out可依據被進一步調整之目標位準被解碼。請注意，第4A-2圖中步驟之執行並不限於圖中記載之順序。
第4B-1圖係依據本發明實施例之維特比解碼裝置之示意圖。解碼裝置400B包含DC控制器20、維特比解碼器21、位準調整器22、分割器23與解碼器24。不同於第2B-1圖中之實施例，第4B-1圖中，DC控制器20更耦接於解碼器24，以依據解碼資料之解碼狀況(或結果)調整等化信號EQ_out之DC位準，其中解碼資料由解碼器24產生。於解碼階段，解碼器24輸出反映解碼資料之解碼狀況(或結果)之指示符。若解碼資料之解碼狀況(或結果)不佳，舉例而言，指示符可被設置為邏輯高“1”，則通知DC控制器20調整等化信號EQ_out之DC位準。作為響應，DC控制器20藉由應用偏移值調整等化信號EQ_out之DC位準，以使維特比解碼器21解碼具有被調整之DC位準等化信號EQ_out。第4B-2圖係為依據本發明實施例之解碼方法之流程圖，該方法對應於第4B-1圖中之解碼裝置。請注意，步驟S70~S74類似於第3B-2圖中繪示之步驟S50~S54，為簡潔起見，此處不另贅述。於本實施例中，解碼維特比解碼信號以產生解碼資料(步驟S76)，並且依據解碼資料之解碼狀況(或結果)調整等化信號之DC位準(步驟S78)。亦即，若解碼資料之解碼狀況(或結果)不佳，等化信號之DC位準可藉由應用偏移值而被調整，以使具有被調整之DC位準之等化信號可被解碼。請注意，第4B-2圖中步驟之執行並不限於圖中記載之順序。
此外，第5A-1圖係依據本發明實施例之解碼裝置之示意圖，如對應之第5A-1圖所示，第2A-1圖中之維特比解碼器21可被等化器51取代。於本實施例之解碼裝置500A中，自ADC(例如第1圖中之ADC 4)輸出之信號ADC_out被提供以作為被接收之輸入信號。信號ADC_out可藉由將自光碟複製之RF信號轉換而產生。於另一實施例中，被接收之輸入信號可由另一等化器輸出，其中該等化器用於等化自光碟複製之RF信號。分割器53將信號ADC_out分割以產生分割信號。位準調整器52依據信號ADC_out與分割信號調整用於等化器51之目標位準。等化器51依據被調整之目標位準將信號ADC_out等化，並輸出等化信號EQ_out。DC控制器50之運作類似於前述之DC控制器20。具體地，如第5A-1圖中所示，DC控制器50可調整一個或多個用於等化器51之目標位準，以使等化器51依據被調整之目標位準等化信號ADC_out。第5A-2圖係對應於第5A-1圖之流程圖。於本實施例中，首先，分割輸入信號以產生分割信號(步驟S80)，隨後，依據輸入信號與分割信號調整用於等化輸入信號之目標位準(步驟S82)，藉由應用偏移值進一步調整一個或多個目標位準(步驟S84)，以及依據被進一步調整之目標位準等化輸入信號並產生等化信號(步驟S86)。第5A-2圖中步驟之執行並不限於圖中記載之順序。此外，第5B-1圖係依據本發明實施例之解碼裝置之示意圖，如對應之第5B-1圖所示，第2B-1圖中之維特比解碼器21可被等化器51取代。類似於第5A-1圖，於第5B-1圖所示之實施例中，解碼裝置500B所接收之輸入信號可係為信號ADC_out並可具有一DC位準。因此，DC控制器50可調整信號ADC_out之DC位準，以使等化器51等化具有被調整之DC位準之信號ADC_out。第5B-2圖係為對應於第5B-1圖之流程圖。於第5B-2圖所示之實施例中，首先，分割輸入信號以產生分割信號(步驟S90)，隨後，依據輸入信號與分割信號調整目標位準用於等化輸入信號(步驟S92)，藉由應用偏移值調整輸入信號之DC位準(步驟S94)，以及依據被調整之目標位準等化輸入信號並產生等化信號(步驟S96)。第5B-2圖中步驟之執行並不限於圖中記載之順序。類似於第3A-1圖，第6A-1圖係依據本發明實施例之解碼裝置之示意圖，於第6A-1圖之解碼裝置600A中，DC控制器50耦接於等化器51之輸出；亦即，耦接於等化信號EQ_out。於解碼階段，若等化信號EQ_out之解碼狀況(或結果)不佳，DC控制器50可藉由應用偏移值調整等化器51之一個或多個目標位準，以使等化器51依據被調整之目標位準將信號ADC_out等化。由於一個或多個被適當調整之目標位準，等化信號EQ_out可更精確。類似於第3A-1圖中所示之實施例，等化信號EQ_out之非期望之解碼狀況(或結果)之範例可由DSV表示。第6A-2圖係對應於第6A-1圖之流程圖。於第6A-2圖所示之實施例中，首先，分割輸入信號以產生分割信號(步驟S100)，隨後，依據輸入信號與分割信號調整目標位準用於等化輸入信號(步驟S102)，依據被調整之目標位準等化輸入信號並產生等化信號(步驟S104)，更依據等化信號之解碼狀況(或結果)進一步調整一個或多個目標位準(步驟S106)。第6A-2圖中步驟之執行並不限於圖中記載之順序。類似於第3B-1圖，第6B-1圖係依據本發明實施例之解碼裝置之示意圖，於第6B-1圖之解碼裝置600B中，DC控制器50耦接於等化器51之輸入與輸出之間。因此，DC控制器50耦接於等化信號EQ_out。類似於第5A-1圖，所接收到之輸入信號可係為信號ADC_out並可具有一DC位準。於解碼階段，若等化信號EQ_out之解碼狀況(或結果)不佳，DC控制器50可藉由應用偏移值調整信號ADC_out之DC位準，以使等化器51等化具有被調整之DC位準之信號ADC_out。由於信號ADC_out之被適當調整之DC位準，輸出等化信號EQ_out可更精確。類似於第3B-1圖，等化信號EQ_out之非期望之解碼狀況(或結果)之範例可由DSV表示。第6B-2圖係為對應於第6B-1圖之流程圖。於第6B-2圖所示之實施例中，首先，分割輸入信號以產生分割信號(步驟S110)，隨後，依據輸入信號與分割信號調整目標位準用於等化輸入信號(步驟S112)，依據被調整之目標位準等化輸入信號並產生等化信號(步驟S114)，依據等化信號之解碼狀況(或結果)調整輸入信號之DC位準(步驟S116)。第6B-2圖中步驟之執行並不限於圖中記載之順序。
第7A-1圖係為依據本發明實施例之解碼裝置之示意圖。解碼裝置700A包含DC控制器50、等化器51、位準調整器52、分割器53、維特比解碼器54和解碼器55。如上所述，由解碼裝置700A接收之輸入信號可係為信號ADC_out。於另一實施例中，所接收之輸入信號可由另一等化器輸出，其中該等化器用於等化自光碟複製之RF信號。位準調整器52可調整用於等化器51之目標位準。等化器51依據被調整之目標位準將信號ADC_out等化，並產生等化信號EQ_out。維特比解碼器54解碼等化信號EQ_out以產生維特比解碼信號Viterbi_out。解碼器55解碼維特比解碼信號Viterbi_out以產生解碼資料。於本實施例中，DC控制器50耦接於解碼器55。於解碼器55之解碼階段，解碼器55輸出反映解碼資料之解碼狀況(或結果)之指示符。若解碼資料之解碼狀況(或結果)不佳，舉例而言，指示符可被設置為邏輯高“1”，則通知DC控制器50調整一個或多個用於等化器51之目標位準。作為響應，DC控制器50可藉由應用偏移值調整一個或多個目標位準，以使等化器51依據被調整之目標位準將信號ADC_out等化。第7A-2圖係依據本發明實施例之解碼方法之流程圖，該方法對應於第7A-1圖中之解碼裝置。首先，分割輸入信號以產生分割信號(步驟S120)。隨後，依據輸入信號與分割信號調整用於等化輸入信號之目標位準(步驟S122)。隨後，依據被調整之目標位準等化輸入信號並產生等化信號(步驟S124)。隨後，解碼等化信號以產生維特比解碼信號(步驟S126)。隨後，解碼維特比解碼信號以產生解碼資料(步驟S128)。隨後，可依據解碼資料之解碼狀況(或結果)進一步調整一個或多個目標位準(步驟S130)。亦即，藉由應用偏移值進一步調整一個或多個目標位準，以使信號ADC_out可依據被進一步調整之目標位準而被等化。此外，第7A-2圖中步驟之執行並不限於圖中記載之順序。
第7B-1圖係依據本發明實施例之解碼裝置之示意圖。由解碼裝置700B接收之輸入信號可係為信號ADC_out且可具有一DC位準。於另一實施例中，所接收之輸入信號可由另一等化器輸出，其中該等化器用於等化自光碟複製之RF信號。位準調整器52、分割器53、維特比解碼器54和解碼器55與第7A-1圖中相同標號之裝置以相似之方式工作。DC控制器50耦接於解碼器55。於解碼器55之解碼階段，解碼器55輸出反映解碼資料之解碼狀況(或結果)之指示符。若解碼資料之解碼狀況(或結果)不佳，舉例而言，指示符可被設置為邏輯高“1”，則通知DC控制器50調整信號ADC_out之DC位準。作為響應，DC控制器50藉由應用偏移值調整信號ADC_out之DC位準，以使等化器51等化具有被調整之DC位準之信號ADC_out。第7B-2圖係為依據本發明實施例之解碼方法之流程圖，該方法對應於第7A-1圖中之解碼裝置。請注意，步驟S140~S148類似於第7A-2圖中繪示之步驟S120~S128，為簡潔起見，此處不另贅述。不同於第7A-2圖之步驟，依據解碼資料之解碼狀況(或結果)調整輸入信號之DC位準(步驟S150)，以使具有被調整之DC位準之輸入信號可被等化。此外，第7B-2圖中步驟之執行並不限於圖中記載之順序。
請注意，於上述多個實施例中，雖然其闡明位準調整器22與52依據信號EQ_out與ADC_out調整分別用於維特比解碼器21與等化器51之目標位準，位準調整器22與52亦可基於來自於較早或較晚階段之信號，例如維特比解碼信號Viterbi_out，調整用於維特比解碼器21與等化器51之目標位準。此外，雖然於上述多個實施例中藉由應用偏移值調整DC位準或目標位準，DC位準或目標位準亦可利用其他方法(例如應用增益)而被調整。
第8圖係依據本發明實施例之調整用於維特比解碼器之目標位準之位準調整器之細節示意圖。以第2A-1圖之實施例作為範例，位準調整器22可包含型樣匹配(pattern match)單元221與多個無限脈衝響應(infinite impulse response，以下簡稱為IIR)濾波器222。型樣匹配單元221接收分割信號並將分割信號與多個預設(default)型樣比較，多個預設型樣之每一者對應於一個獨立IIR濾波器222。若分割信號之型樣與IIR濾波器222之多個預設型樣之一匹配，對應之IIR濾波器222將被致能，並對等化信號EQ_out取樣。從而對應之目標位準被輸出至維特比解碼器21以用於解碼。
以上所述僅為本發明之較佳實施例，舉凡熟悉本案之人士援依本發明之精神所做之等效變化與修飾，皆應涵蓋於後附之申請專利範圍內。
1．．．光碟
2．．．光學拾取單元
3．．．信號處理單元
4．．．ADC
5．．．PLL處理單元
6．．．FIR等化器
7、21、54．．．維特比解碼器
8、24、55．．．解碼器
200A~700A、200B~700B．．．解碼裝置
20、50．．．DC控制器
22、52．．．位準調整器
23、53．．．分割器
51．．．等化器
221．．．型樣匹配單元
222．．．IIR濾波器
S20~S150．．．步驟
第1圖係光碟系統之示意圖。
第2A-1、2B-1、3A-1、3B-1、4A-1、4B-1圖係依據本發明實施例之維特比解碼裝置之示意圖。
第2A-2、2B-2、3A-2、3B-2、4A-2、4B-2圖係依據本發明實施例之解碼方法之流程圖。
第5A-1、5B-1、6A-1、6B-1、7A-1、7B-1圖係依據本發明實施例之解碼裝置之示意圖。
第5A-2、5B-2、6A-2、6B-2、7A-2、7B-2圖係依據本發明實施例之解碼方法之流程圖。
第8圖係依據本發明實施例之調整用於維特比解碼器之目標位準之位準調整器之細節示意圖。
200A．．．解碼裝置
20．．．DC控制器
21．．．維特比解碼器
22．．．位準調整器
23．．．分割器

Claims (22)

  1. 一種解碼裝置，用於改進自一光碟獲取之一等化信號之解碼精確度，其中該等化信號具有一直流位準，該解碼裝置包含：一維特比解碼器，用於解碼該等化信號，以及輸出一維特比解碼信號；以及一直流控制器，用於調整該等化信號之該直流位準，以使具有被調整之直流位準之該等化信號被解碼，其中該直流位準係藉由應用一偏移值來調整。
  2. 如申請專利範圍第1項所述之解碼裝置，其中該維特比解碼器更依據至少一個目標位準解碼該等化信號，且該解碼裝置更包含：一位準調整器，用於依據一分割信號調整該至少一個目標位準，以使該等化信號依據被調整之該至少一個目標位準而被解碼。
  3. 如申請專利範圍第1項所述之解碼裝置，其中該直流控制器依據該維特比解碼信號調整該等化信號之該直流位準。
  4. 如申請專利範圍第1項所述之解碼裝置，更包含：一解碼器，用於解碼該維特比解碼信號以及輸出反映該維特比解碼信號之解碼狀況之一指示符，其中該直流控制器依據該指示符調整該等化信號之該直流位準。
  5. 一種解碼裝置，用於改進自一光碟獲取之一等化信號之解碼精確度，該解碼裝置包含：一維特比解碼器，用於依據至少一個目標位準解碼該 等化信號，以及輸出一維特比解碼信號；以及一直流控制器，用於調整該至少一個目標位準中一個或多個目標位準，以使該等化信號依據被調整之目標位準被解碼。
  6. 如申請專利範圍第5項所述之解碼裝置，其中該至少一個目標位準中該一個或多個目標位準係藉由應用一偏移值來調整。
  7. 如申請專利範圍第5項所述之解碼裝置，更包含：一位準調整器，用於依據一分割信號調整該至少一個目標位準，以使該等化信號依據被調整之該至少一個目標位準而被解碼。
  8. 如申請專利範圍第5項所述之解碼裝置，其中該直流控制器依據該維特比解碼信號調整該至少一個目標位準中該一個或多個目標位準。
  9. 如申請專利範圍第5項所述之解碼裝置，更包含：一解碼器，用於解碼該維特比解碼信號以及輸出反映該維特比解碼信號之解碼狀況之一指示符，其中該直流控制器依據該指示符調整該至少一個目標位準中該一個或多個目標位準。
  10. 一種解碼裝置，用於改進自一光碟獲取之一輸入信號之解碼精確度，其中該輸入信號具有一直流位準，該解碼裝置包含：一等化器，用於等化該輸入信號，以及輸出一等化信號；以及一直流控制器，用於調整該輸入信號之該直流位準， 以使具有被調整之直流位準之該輸入信號被等化。
  11. 如申請專利範圍第10項所述之解碼裝置，其中該直流位準係藉由應用一偏移值來調整。
  12. 如申請專利範圍第10項所述之解碼裝置，其中該直流控制器依據該等化信號調整該輸入信號之該直流位準。
  13. 如申請專利範圍第10項所述之解碼裝置，更包含：一維特比解碼器，用於解碼該等化信號以及輸出一維特比解碼信號；以及一解碼器，用於解碼該維特比解碼信號以及輸出反映該維特比解碼信號之解碼狀況之一指示符，其中該直流控制器依據該指示符調整該輸入信號之該直流位準。
  14. 如申請專利範圍第10項所述之解碼裝置，其中該輸入信號被另一等化器輸出，該另一等化器用於等化自該光碟複製之一無線電頻率信號。
  15. 如申請專利範圍第10項所述之解碼裝置，其中該輸入信號被一類比數位轉換器輸出，該類比數位轉換器用於轉換自該光碟複製之一無線電頻率信號。
  16. 一種解碼裝置，用於改進自一光碟獲取之一輸入信號之解碼精確度，該解碼裝置包含：一等化器，用於依據至少一個目標位準等化該輸入信號，以及輸出一等化信號；以及一直流控制器，用於調整該至少一個目標位準中一個或多個目標位準，以使該輸入信號依據被調整之目標位準而被等化。
  17. 如申請專利範圍第16項所述之解碼裝置，其中該至少一個目標位準中該一個或多個目標位準係藉由應用一偏移值來調整。
  18. 如申請專利範圍第16項所述之解碼裝置，更包含：一位準調整器，用於依據一分割信號調整該至少一個目標位準，以使該輸入信號依據被調整之該至少一個目標位準而被等化。
  19. 如申請專利範圍第16項所述之解碼裝置，其中該直流控制器依據該等化信號調整該至少一個目標位準中該一個或多個目標位準。
  20. 如申請專利範圍第16項所述之解碼裝置，更包含：一維特比解碼器，用於解碼該等化信號以及輸出一維特比解碼信號；以及一解碼器，用於解碼該維特比解碼信號以及輸出反映該維特比解碼信號之解碼狀況之一指示符，其中該直流控制器依據該指示符調整該至少一個目標位準中該一個或多個目標位準。
  21. 如申請專利範圍第16項所述之解碼裝置，其中該輸入信號被另一等化器輸出，該另一等化器用於等化自於該光碟複製之一信號。
  22. 如申請專利範圍第16項所述之解碼裝置，其中該輸入信號被一類比數位轉換器輸出，該類比數位轉換器用於轉換自該光碟複製之一無線電頻率信號。
TW099123928A 2010-04-21 2010-07-21 解碼裝置 TWI412025B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/764,254 US8248903B2 (en) 2010-04-21 2010-04-21 Decoding apparatus and method thereof

Publications (2)

Publication Number Publication Date
TW201137864A TW201137864A (en) 2011-11-01
TWI412025B true TWI412025B (zh) 2013-10-11

Family

ID=44815718

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099123928A TWI412025B (zh) 2010-04-21 2010-07-21 解碼裝置

Country Status (3)

Country Link
US (1) US8248903B2 (zh)
CN (1) CN102237880B (zh)
TW (1) TWI412025B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110090773A1 (en) * 2009-10-16 2011-04-21 Chih-Ching Yu Apparatus for generating viterbi-processed data using an input signal obtained from reading an optical disc
US8432780B1 (en) 2012-05-10 2013-04-30 Mediatek Inc. Viterbi decoding apparatus using level information generator supporting different hardware configurations to generate level information to Viterbi decoder and related method thereof

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6625235B1 (en) * 1997-05-15 2003-09-23 International Business Machines Corporation Apparatus and method for noise-predictive maximum likelihood detection
US20050180287A1 (en) * 2004-02-16 2005-08-18 Samsung Electronics Co. Ltd. High-speed mixed analog/digital PRML data detection and clock recovery apparatus and method for data storage
US6977970B2 (en) * 2000-01-10 2005-12-20 Samsung Electronics Co., Ltd. Data reproducing apparatus and method for improving detection performance by adjusting decision levels used in data detector
US20060193307A1 (en) * 2005-02-14 2006-08-31 Pioneer Corporation Recorded information reproduction device
TWI271711B (en) * 2004-09-03 2007-01-21 Mediatek Inc Decoding apparatus and method of optical information reproducing system
US20070121464A1 (en) * 2005-11-30 2007-05-31 Wei-Hung He Decoding apparatus and method utilized in an optical storage device
TW200810561A (en) * 2006-04-21 2008-02-16 Nero Ag Apparatus and method for encoding and decoding plurality of digital data sets

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5148287A (en) 1988-10-20 1992-09-15 Canon Kabushiki Kaisha Image processing apparatus with good highlight reproduction
US6198420B1 (en) 1998-12-14 2001-03-06 Silicon Systems Research Limited Multiple level quantizer
US7082056B2 (en) 2004-03-12 2006-07-25 Super Talent Electronics, Inc. Flash memory device and architecture with multi level cells
US6459394B1 (en) 2001-05-22 2002-10-01 Cirrus Logic, Inc. Multi-bank flash ADC array with uninterrupted operation during offset calibration and auto-zero
TWI260645B (en) 2003-06-19 2006-08-21 Samsung Electronics Co Ltd Apparatus and method for detecting binary data
TWI240252B (en) 2003-11-04 2005-09-21 Mediatek Inc Data recovery method and the device thereof
KR101277258B1 (ko) * 2006-07-27 2013-06-26 삼성전자주식회사 입력 신호의 이치화 장치 및 방법, 디스크 구동기, 및 기록매체
JP2008282506A (ja) * 2007-05-14 2008-11-20 Hitachi Ltd 再生信号処理回路、再生信号処理方法及び光ディスクドライブ

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6625235B1 (en) * 1997-05-15 2003-09-23 International Business Machines Corporation Apparatus and method for noise-predictive maximum likelihood detection
US6977970B2 (en) * 2000-01-10 2005-12-20 Samsung Electronics Co., Ltd. Data reproducing apparatus and method for improving detection performance by adjusting decision levels used in data detector
US20050180287A1 (en) * 2004-02-16 2005-08-18 Samsung Electronics Co. Ltd. High-speed mixed analog/digital PRML data detection and clock recovery apparatus and method for data storage
TWI271711B (en) * 2004-09-03 2007-01-21 Mediatek Inc Decoding apparatus and method of optical information reproducing system
US20060193307A1 (en) * 2005-02-14 2006-08-31 Pioneer Corporation Recorded information reproduction device
US20070121464A1 (en) * 2005-11-30 2007-05-31 Wei-Hung He Decoding apparatus and method utilized in an optical storage device
TWI309410B (en) * 2005-11-30 2009-05-01 Realtek Semiconductor Corp A decoding apparatus and method utilized in an optical disc drive
TW200810561A (en) * 2006-04-21 2008-02-16 Nero Ag Apparatus and method for encoding and decoding plurality of digital data sets

Also Published As

Publication number Publication date
US8248903B2 (en) 2012-08-21
TW201137864A (en) 2011-11-01
CN102237880B (zh) 2013-05-01
US20110261668A1 (en) 2011-10-27
CN102237880A (zh) 2011-11-09

Similar Documents

Publication Publication Date Title
US20070104300A1 (en) Signal processing apparatus, signal processing method and storage system
US8472563B2 (en) Signal processing apparatus, signal processing method and storage system
US7710674B2 (en) Signal processing apparatus, signal processing method and storage system
JP2006344294A (ja) 情報再生装置及び再生信号処理回路
JP4916691B2 (ja) 信号処理装置および記憶システム
TWI405417B (zh) 產生維特比處理資料之裝置
TW200949703A (en) Systems and methods for mitigating latency in a data detector feedback loop
TWI320263B (en) Jitter detection device
JP2010176834A (ja) Ｐｒｍｌ検出器
JP2007018622A (ja) 評価装置、再生装置、評価方法
US7889446B2 (en) Baseline correction apparatus
TWI412025B (zh) 解碼裝置
JP2006164487A (ja) 波形等化装置、波形等化プログラム、波形等化プログラムを記録したコンピュータ読み取り可能な記録媒体、及び波形等化方法
TW200836182A (en) Optical disk reproducing apparatus
JP2008181617A (ja) 情報再生装置
US7178093B2 (en) PRML system with a branch estimator
JP2005085461A (ja) データ再生装置及び方法
JP4501960B2 (ja) ビタビ検出器、及び、情報再生装置
US8565353B1 (en) Unfolded decision-directed loop, architectures, apparatuses and systems including the same, and methods, algorithms and software for reducing latency in decision-directed loops
JP5884031B2 (ja) 復号装置及び復号方法
JP4941573B2 (ja) 情報再生装置及び再生信号処理回路
JP2014175024A (ja) 半導体装置及び光ディスク装置
JP2006302479A (ja) 光記録媒体記録再生方法、光記録媒体記録再生装置、光記録媒体再生方法及び光記録媒体再生装置
US20090141605A1 (en) Optical disc reproducing device and optical disc reproducing method
JP2011060378A (ja) 位相誤差検出装置、位相誤差検出方法、再生装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees