CN102237880B - 译码装置 - Google Patents

译码装置 Download PDF

Info

Publication number
CN102237880B
CN102237880B CN201010231255.0A CN201010231255A CN102237880B CN 102237880 B CN102237880 B CN 102237880B CN 201010231255 A CN201010231255 A CN 201010231255A CN 102237880 B CN102237880 B CN 102237880B
Authority
CN
China
Prior art keywords
signal
decoding
target current
potential
code translator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201010231255.0A
Other languages
English (en)
Other versions
CN102237880A (zh
Inventor
游志青
林郁轩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xueshan Technology Co ltd
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN102237880A publication Critical patent/CN102237880A/zh
Application granted granted Critical
Publication of CN102237880B publication Critical patent/CN102237880B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3738—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 with judging correct decoding
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10018—Improvement or modification of read or write signals analog processing for digital recording or reproduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10305—Improvement or modification of read or write signals signal quality assessment
    • G11B20/10351—Improvement or modification of read or write signals signal quality assessment baseline shift, DC content, bias
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10305—Improvement or modification of read or write signals signal quality assessment
    • G11B20/10361—Improvement or modification of read or write signals signal quality assessment digital demodulation process
    • G11B20/1037—Improvement or modification of read or write signals signal quality assessment digital demodulation process based on hard decisions, e.g. by evaluating bit error rates before or after ECC decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6331—Error control coding in combination with equalisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6343—Error control coding in combination with techniques for partial response channels, e.g. recording
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers
    • G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
    • G11B2220/2537—Optical discs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明提供一种译码装置。译码装置用于改进从光盘获取的均衡信号的译码精确度，其中均衡信号具有直流电位。译码装置包含维特比译码器和直流控制器，维特比译码器译码均衡信号以及输出维特比译码信号；直流控制器调节均衡信号的直流电位，以使具有被调节的直流电位的均衡信号被译码。上述译码装置可改进信号的译码精确度。

Description

译码装置
技术领域
本发明有关于维特比(Viterbi)译码装置，且更具体地，有关于具有改进的译码能力的维特比译码装置与方法。
背景技术
图1是光盘系统的示意图。在图1中，主轴马达带动光盘1旋转，光学读取(optical pickup)单元2自光盘1撷取射频(radio frequency，简称为RF)信号。撷取的RF信号被送至信号处理单元3以用于进一步的处理。被处理的信号被提供至模数转换器(analog-to-digital converter，以下简称为ADC)4以被数字化为数字信号。数字信号被送至锁相环(phase loop lock，以下简称为PLL)处理单元5与有限冲激响应(finite impulse response，以下简称为FIR)均衡器6。FIR均衡器6对所接收到的信号执行均衡操作，并将均衡信号输出至维特比译码器7以用于数据译码。维特比译码器7译码所接收到的均衡信号并输出维特比译码信号(二进制数据)。译码器8译码二进制数据以输出译码数据。
通常，现代光盘系统具有较小的信道位长(bit length)与道间距(trackpitch)，从而使得数据撷取更为困难。鉴于上述问题，部分响应最大似然(PartialResponse Maximum Likelihood，以下简称为PRML)机制被应用于光盘系统。然而，应用PRML机制的光盘系统仍未满足性能需求。
发明内容
有鉴于此，本发明特提供以下技术方案：
本发明实施例提供一种译码装置，用于改进自光盘获取的均衡信号的译码精确度，其中均衡信号具有直流电位。译码装置包含维特比译码器、电位调节器和直流控制器，维特比译码器用于依据至少一个目标电位译码均衡信号以及输出维特比译码信号；电位调节器，用于依据分割信号调节该至少一个目标电位，以使该均衡信号依据被调节的该至少一个目标电位而被译码；直流控制器用于调节均衡信号的直流电位，以使具有被调节的直流电位的均衡信号被译码。
本发明实施例另提供一种译码装置，用于改进自光盘获取的均衡信号的译码精确度。译码装置包含维特比译码器、电位调节器和直流控制器，维特比译码器用于依据至少一个目标电位译码均衡信号以及输出维特比译码信号；电位调节器，用于依据分割信号调节该至少一个目标电位，以使该均衡信号依据被调节的该至少一个目标电位而被译码；直流控制器用于进一步调节至少一个目标电位中的一个或多个目标电位，以使均衡信号依据被进一步调节的该一个或多个目标电位被译码。
本发明实施例另提供一种译码装置，用于改进自光盘获取的输入信号的译码精确度，其中输入信号具有直流电位。译码装置包含均衡器和直流控制器，均衡器用于均衡输入信号以及输出均衡信号；直流控制器用于调节输入信号的直流电位，以使具有被调节的直流电位的输入信号被均衡。
本发明实施例更提供一种译码装置，用于改进自光盘获取的输入信号的译码精确度。译码装置包含均衡器和直流控制器，均衡器用于依据至少一个目标电位均衡输入信号以及输出均衡信号；直流控制器用于调节至少一个目标电位中一个或多个目标电位，以使输入信号依据被调节的目标电位而被均衡。
通过调节目标电位，本发明的译码装置可改进信号的译码精确度。
附图说明
图1是光盘系统的示意图。
图2A-1、2B-1、3A-1、3B-1、4A-1、4B-1是依据本发明实施例的维特比译码装置的示意图。
图2A-2、2B-2、3A-2、3B-2、4A-2、4B-2是依据本发明实施例的译码方法的流程图。
图5A-1、5B-1、6A-1、6B-1、7A-1、7B-1是依据本发明实施例的译码装置的示意图。
图5A-2、5B-2、6A-2、6B-2、7A-2、7B-2是依据本发明实施例的译码方法的流程图。
图8是依据本发明实施例的调节用于维特比译码器的目标电位的电位调节器的细节示意图。
具体实施方式
在说明书及权利要求书当中使用了某些词汇来指称特定的组件。所属领域中的技术人员应可理解，制造商可能会用不同的名词来称呼同样的组件。本说明书及权利要求书并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的基准。在通篇说明书及权利要求书当中所提及的「包含」是开放式的用语，故应解释成「包含但不限定于」。另外，「耦接」一词在此包含任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表第一装置可直接电气连接于第二装置，或透过其它装置或连接手段间接地电气连接至第二装置。
图2A-1是依据本发明实施例的维特比译码装置的示意图。译码装置200A包含直流(direct current，以下简称为DC)控制器20、维特比译码器21、电位调节器22和分割器(slicer)23。在图2A-1中，译码装置200A接收均衡信号EQ_out。分割器23将均衡信号EQ_out分割以产生分割信号。电位调节器22依据均衡信号EQ_out与分割信号调节至少一个目标电位，其中维特比译码器21可依据目标电位来执行译码操作。依据本实施例，维特比译码器21依据被调节的目标电位将均衡信号EQ_out译码并产生维特比译码信号Viterbi_out。在译码阶段(phase)，DC控制器20可通过应用偏移值(offset value)进一步调节一个或多个目标电位，以使维特比译码器21可依据被进一步调节的目标电位译码均衡信号EQ_out。偏移值可通过查表(table look-up)法获得，或由用户透过用户界面设定。图2A-2是依据本发明实施例的译码方法的流程图，该方法对应于图2A-1中的译码装置。首先，分割均衡信号以产生分割信号(步骤S20)。随后，依据均衡信号与分割信号调节用于译码均衡信号的目标电位(步骤S22)。可通过应用偏移值进一步调节一个或多个目标电位，以使均衡信号可依据被进一步调节的目标电位来译码(步骤S24)。随后，依据被进一步调节的目标电位译码均衡信号，以及产生维特比译码信号(步骤S26)。请注意，虽然步骤S22中阐明依据均衡信号与分割信号调节目标电位，但目标电位的调节也可基于维特比译码信号Viterbi_out，或基于来自于较早或较晚阶段的信号，例如ADC4的输出信号。此外，图2A-2中步骤的执行并不限于图中记载的顺序。
如上所述，电位调节器22依据均衡信号EQ_out与分割信号调节用于维特比译码器21的目标电位。调节目标电位的详细过程将在图8中详述。
图2B-1是依据本发明实施例的维特比译码装置的示意图。在本实施例中，由译码装置200B接收的均衡信号EQ_out具有预设DC电位，DC控制器20耦接于维特比译码器21的输入端，以便调节均衡信号EQ_out的DC电位。在译码阶段，DC控制器20可通过应用偏移值来调节均衡信号EQ_out的DC电位，以使维特比译码器21可译码具有被调节的DC电位的均衡信号EQ_out。偏移值可通过查表法获得，或由用户透过用户界面设定。图2B-2是依据本发明实施例的译码方法的流程图，该方法对应于图2B-1中的译码装置。请注意，步骤S30、S32与S36类似于图2A-2所示的步骤S20、S22与S26，为简洁起见，此处不另赘述。然而，不同于图2A-2，图2B-2中通过应用偏移值调节均衡信号的DC电位，以使具有被调节的DC电位的均衡信号可被译码(步骤S34)。请注意，图2B-2中步骤的执行并不限于图中记载的顺序。
图3A-1是依据本发明实施例的维特比译码装置的示意图。译码装置300A包含DC控制器20、维特比译码器21、电位调节器22和分割器23。不同于图2A-1中的实施例，图3A-1中，DC控制器20更耦接于维特比译码器21的输出，亦即，耦接于维特比译码信号Viterbi_out。在译码阶段，若维特比译码信号Viterbi_out的译码状况(或结果)不佳，DC控制器20可通过应用偏移值调节一个或多个用于维特比译码器21的目标电位，以使维特比译码器21可依据被调节的目标电位译码均衡信号EQ_out。因此，由于一个或多个被适当调节的目标电位，维特比译码信号Viterbi_out可更精确。维特比译码信号Viterbi_out的非期望译码状况(或结果)的范例可由数字和值(digital sumvalue，以下简称为DSV)表示。此处，DSV意指信号的高区段(high segment)的总数目与低区段的总数目的差值。DSV越大，则译码状况(或结果)越不精确。也就是说，若维特比译码信号Viterbi_out的DSV大于阈值，则维特比译码信号Viterbi_out的译码即被视为不精确的。图3A-2是依据本发明实施例的译码方法的流程图，该方法对应于图3A-1中的译码装置。请注意，步骤S40、S42与S44类似于图2A-2中所示的步骤S20、S22与S26，为简洁起见，此处不另赘述。在本实施例中，依据维特比译码信号的译码状况(或结果)进一步调节一个或多个目标电位(步骤S46)。也就是说，若维特比译码信号Viterbi_out的译码状况(或结果)不佳，通过应用偏移值，一个或多个目标电位可被进一步调节，以使均衡信号EQ_out可依据被进一步调节的目标电位被译码。请注意，图3A-2中步骤的执行并不限于图中记载的顺序。
图3B-1是依据本发明实施例的维特比译码装置的示意图。译码装置300B包含DC控制器20、维特比译码器21、电位调节器22和分割器23。不同于图2B-1中的实施例，图3B-1中，DC控制器20耦接于维特比译码器21的输入与输出之间，以依据维特比译码信号Viterbi_out的译码状况(或结果)调节均衡信号EQ_out的DC电位。在译码阶段，若维特比译码信号Viterbi_out的译码状况(或结果)不佳，DC控制器20可通过应用偏移值调节均衡信号EQ_out的DC电位，以使维特比译码器21可译码具有被调节的DC电位的均衡信号EQ_out。图3B-2是依据本发明实施例的译码方法的流程图，该方法对应于图3B-1中的译码装置。请注意，步骤S50、S52与S54类似于图2B-2所示的步骤S30、S32与S36，为简洁起见，此处不另赘述。在本实施例中，依据维特比译码信号的译码状况(或结果)调节均衡信号的DC电位(步骤S56)。亦即，若维特比译码信号Viterbi_out的译码状况(或结果)不佳，通过应用偏移值，均衡信号的DC电位可被调节，以使具有被调节的DC电位的均衡信号EQ_out可被译码。请注意，图3B-2中步骤的执行并不限于图中记载的顺序。
图4A-1是依据本发明实施例的维特比译码装置的示意图。译码装置400A包含DC控制器20、维特比译码器21、电位调节器22、分割器23与译码器24。不同于图2A-1中的实施例，图4A-1中，DC控制器20更耦接于译码器24。译码器24用于译码维特比译码信号Viterbi_out与输出译码数据。在译码器24的译码阶段，译码器24输出反映译码数据的译码状况(或结果)的指示符(indicator)。若译码数据的译码状况(或结果)不佳，举例来说，指示符可被设置为逻辑高“1”，则通知DC控制器20调节一个或多个用于维特比译码器21的目标电位。作为响应，DC控制器20可通过应用偏移值调节一个或多个目标电位，以使维特比译码器21依据被调节的目标电位译码均衡信号EQ_out。由于一个或多个被适当调节的目标电位，由译码器24产生的译码数据可更精确。译码数据的非期望的译码状况(或结果)的范例可由误码率(error rate)表示。具体来说，若译码数据的误码率高于阈值，译码器24可通知DC控制器20调节一个或多个用于维特比译码器21的目标电位。图4A-2是依据本发明实施例的译码方法的流程图，该方法对应于图4A-1中的译码装置。请注意，步骤S60～S64类似于图3A-2所示的步骤S40～S44，为简洁起见，此处不另赘述。在本实施例中，译码维特比译码信号以产生译码数据(步骤S66)，并且依据译码数据的译码状况(或结果)进一步调节一个或多个目标电位(步骤S68)。亦即，若译码数据的译码状况(或结果)不佳，通过应用偏移值，一个或多个目标电位可被进一步调节，以使均衡信号EQ_out可依据被进一步调节的目标电位被译码。请注意，图4A-2中步骤的执行并不限于图中记载的顺序。
图4B-1是依据本发明实施例的维特比译码装置的示意图。译码装置400B包含DC控制器20、维特比译码器21、电位调节器22、分割器23与译码器24。不同于图2B-1中的实施例，图4B-1中，DC控制器20更耦接于译码器24，以依据译码数据的译码状况(或结果)调节均衡信号EQ_out的DC电位，其中译码数据由译码器24产生。在译码阶段，译码器24输出反映译码数据的译码状况(或结果)的指示符。若译码数据的译码状况(或结果)不佳，举例来说，指示符可被设置为逻辑高“1”，则通知DC控制器20调节均衡信号EQ_out的DC电位。作为响应，DC控制器20通过应用偏移值调节均衡信号EQ_out的DC电位，以使维特比译码器21译码具有被调节的DC电位均衡信号EQ_out。图4B-2是依据本发明实施例的译码方法的流程图，该方法对应于图4B-1中的译码装置。请注意，步骤S70～S74类似于图3B-2所示的步骤S50～S54，为简洁起见，此处不另赘述。在本实施例中，译码维特比译码信号以产生译码数据(步骤S76)，并且依据译码数据的译码状况(或结果)调节均衡信号的DC电位(步骤S78)。亦即，若译码数据的译码状况(或结果)不佳，均衡信号的DC电位可通过应用偏移值而被调节，以使具有被调节的DC电位的均衡信号可被译码。请注意，图4B-2中步骤的执行并不限于图中记载的顺序。
此外，图5A-1是依据本发明实施例的译码装置的示意图，如对应的图5A-1所示，图2A-1中的维特比译码器21可被均衡器51取代。在本实施例的译码装置500A中，自ADC(例如图1中的ADC4)输出的信号ADC_out被提供以作为被接收的输入信号。信号ADC_out可通过将自光盘复制的RF信号转换而产生。在另一实施例中，被接收的输入信号可由另一均衡器输出，其中该均衡器用于均衡自光盘复制的RF信号。分割器53将信号ADC_out分割以产生分割信号。电位调节器52依据信号ADC_out与分割信号调节用于均衡器51的目标电位。均衡器51依据被调节的目标电位将信号ADC_out均衡，并输出均衡信号EQ_out。DC控制器50的操作类似于前述的DC控制器20。具体地，如图5A-1中所示，DC控制器50可调节一个或多个用于均衡器51的目标电位，以使均衡器51依据被调节的目标电位均衡信号ADC_out。图5A-2是对应于图5A-1的流程图。在本实施例中，首先，分割输入信号以产生分割信号(步骤S80)，随后，依据输入信号与分割信号调节用于均衡输入信号的目标电位(步骤S82)，通过应用偏移值进一步调节一个或多个目标电位(步骤S84)，以及依据被进一步调节的目标电位均衡输入信号并产生均衡信号(步骤S86)。图5A-2中步骤的执行并不限于图中记载的顺序。此外，图5B-1是依据本发明实施例的译码装置的示意图，如对应的图5B-1所示，图2B-1中的维特比译码器21可被均衡器51取代。类似于图5A-1，在图5B-1所示的实施例中，译码装置500B所接收的输入信号可为信号ADC_out并可具有一DC电位。因此，DC控制器50可调节信号ADC_out的DC电位，以使均衡器51均衡具有被调节的DC电位的信号ADC_out。图5B-2是对应于图5B-1的流程图。在图5B-2所示的实施例中，首先，分割输入信号以产生分割信号(步骤S90)，随后，依据输入信号与分割信号调节目标电位用于均衡输入信号(步骤S92)，通过应用偏移值调节输入信号的DC电位(步骤S94)，以及依据被调节的目标电位均衡输入信号并产生均衡信号(步骤S96)。图5B-2中步骤的执行并不限于图中记载的顺序。类似于图3A-1，图6A-1是依据本发明实施例的译码装置的示意图，在图6A-1的译码装置600A中，DC控制器50耦接于均衡器51的输出；也就是说，耦接于均衡信号EQ_out。在译码阶段，若均衡信号EQ_out的译码状况(或结果)不佳，DC控制器50可通过应用偏移值调节均衡器51的一个或多个目标电位，以使均衡器51依据被调节的目标电位将信号ADC_out均衡。由于一个或多个被适当调节的目标电位，均衡信号EQ_out可更精确。类似于图3A-1中所示的实施例，均衡信号EQ_out的非期望的译码状况(或结果)的范例可由DSV表示。图6A-2是对应于图6A-1的流程图。在图6A-2所示的实施例中，首先，分割输入信号以产生分割信号(步骤S100)，随后，依据输入信号与分割信号调节目标电位用于均衡输入信号(步骤S102)，依据被调节的目标电位均衡输入信号并产生均衡信号(步骤S104)，更依据均衡信号的译码状况(或结果)进一步调节一个或多个目标电位(步骤S106)。图6A-2中步骤的执行并不限于图中记载的顺序。类似于图3B-1，图6B-1是依据本发明实施例的译码装置的示意图，在图6B-1的译码装置600B中，DC控制器50耦接于均衡器51的输入与输出之间。因此，DC控制器50耦接于均衡信号EQ_out。类似于图5A-1，所接收到的输入信号可为信号ADC_out并可具有一DC电位。在译码阶段，若均衡信号EQ_out的译码状况(或结果)不佳，DC控制器50可通过应用偏移值调节信号ADC_out的DC电位，以使均衡器51均衡具有被调节的DC电位的信号ADC_out。由于信号ADC_out的被适当调节的DC电位，输出均衡信号EQ_out可更精确。类似于图3B-1，均衡信号EQ_out的非期望的译码状况(或结果)的范例可由DSV表示。图6B-2是对应于图6B-1的流程图。在图6B-2所示的实施例中，首先，分割输入信号以产生分割信号(步骤S110)，随后，依据输入信号与分割信号调节目标电位用于均衡输入信号(步骤S112)，依据被调节的目标电位均衡输入信号并产生均衡信号(步骤S114)，依据均衡信号的译码状况(或结果)调节输入信号的DC电位(步骤S116)。图6B-2中步骤的执行并不限于图中记载的顺序。
图7A-1是依据本发明实施例的译码装置的示意图。译码装置700A包含DC控制器50、均衡器51、电位调节器52、分割器53、维特比译码器54和译码器55。如上所述，由译码装置700A接收的输入信号可为信号ADC_out。在另一实施例中，所接收的输入信号可由另一均衡器输出，其中该均衡器用于均衡自光盘复制的RF信号。电位调节器52可调节用于均衡器51的目标电位。均衡器51依据被调节的目标电位将信号ADC_out均衡，并产生均衡信号EQ_out。维特比译码器54译码均衡信号EQ_out以产生维特比译码信号Viterbi_out。译码器55译码维特比译码信号Viterbi_out以产生译码数据。在本实施例中，DC控制器50耦接于译码器55。在译码器55的译码阶段，译码器55输出反映译码数据的译码状况(或结果)的指示符。若译码数据的译码状况(或结果)不佳，举例来说，指示符可被设置为逻辑高“1”，则通知DC控制器50调节一个或多个用于均衡器51的目标电位。作为响应，DC控制器50可通过应用偏移值调节一个或多个目标电位，以使均衡器51依据被调节的目标电位将信号ADC_out均衡。图7A-2是依据本发明实施例的译码方法的流程图，该方法对应于图7A-1中的译码装置。首先，分割输入信号以产生分割信号(步骤S120)。随后，依据输入信号与分割信号调节用于均衡输入信号的目标电位(步骤S122)。随后，依据被调节的目标电位均衡输入信号并产生均衡信号(步骤S124)。随后，译码均衡信号以产生维特比译码信号(步骤S126)。随后，译码维特比译码信号以产生译码数据(步骤S128)。随后，可依据译码数据的译码状况(或结果)进一步调节一个或多个目标电位(步骤S130)。亦即，通过应用偏移值进一步调节一个或多个目标电位，以使信号ADC_out可依据被进一步调节的目标电位而被均衡。此外，图7A-2中步骤的执行并不限于图中记载的顺序。
图7B-1是依据本发明实施例的译码装置的示意图。由译码装置700B接收的输入信号可为信号ADC_out且可具有一DC电位。在另一实施例中，所接收的输入信号可由另一均衡器输出，其中该均衡器用于均衡自光盘复制的RF信号。电位调节器52、分割器53、维特比译码器54和译码器55与图7A-1中相同标号的装置以相似的方式工作。DC控制器50耦接于译码器55。在译码器55的译码阶段，译码器55输出反映译码数据的译码状况(或结果)的指示符。若译码数据的译码状况(或结果)不佳，举例来说，指示符可被设置为逻辑高“1”，则通知DC控制器50调节信号ADC_out的DC电位。作为响应，DC控制器50通过应用偏移值调节信号ADC_out的DC电位，以使均衡器51均衡具有被调节的DC电位的信号ADC_out。图7B-2是依据本发明实施例的译码方法的流程图，该方法对应于图7A-1中的译码装置。请注意，步骤S140～S148类似于图7A-2所示的步骤S120～S128，为简洁起见，此处不另赘述。不同于图7A-2的步骤，图7B-2中依据译码数据的译码状况(或结果)调节输入信号的DC电位(步骤S150)，以使具有被调节的DC电位的输入信号可被均衡。此外，图7B-2中步骤的执行并不限于图中记载的顺序。
请注意，在上述多个实施例中，虽然其阐明电位调节器22与52依据信号EQ_out与ADC_out调节分别用于维特比译码器21与均衡器51的目标电位，电位调节器22与52亦可基于来自于较早或较晚阶段的信号，例如维特比译码信号Viterbi_out，调节用于维特比译码器21与均衡器51的目标电位。此外，虽然在上述多个实施例中是通过应用偏移值调节DC电位或目标电位，但是DC电位或目标电位也可利用其他方法(例如应用增益)而被调节。
图8是依据本发明实施例的调节用于维特比译码器的目标电位的电位调节器的细节示意图。以图2A-1的实施例作为范例，电位调节器22可包含模式匹配(pattern match)单元221与多个无限冲激响应(infinite impulse response，以下简称为IIR)滤波器222。模式匹配单元221接收分割信号并将分割信号与多个缺省(default)模式比较，多个缺省模式中的每一个对应于一个独立IIR滤波器222。若分割信号的模式与IIR滤波器222的多个缺省模式之一匹配，对应的IIR滤波器222将被使能，并对均衡信号EQ_out采样。从而对应的目标电位被输出至维特比译码器21以用于译码。
以上所述仅为本发明的较佳实施例，本领域相关的技术人员依据本发明的精神所做的等效变化与修改，都应当涵盖在权利要求书内。

Claims (21)

1.一种译码装置，用于改进自光盘获取的均衡信号的译码精确度，其中该均衡信号具有直流电位，该译码装置包含：
维特比译码器，用于依据至少一个目标电位译码该均衡信号，以及输出维特比译码信号；
电位调节器，用于依据分割信号调节该至少一个目标电位，以使该均衡信号依据被调节的该至少一个目标电位而被译码；以及
直流控制器，用于调节该均衡信号的该直流电位，以使具有被调节的直流电位的该均衡信号被译码。
2.根据权利要求1所述的译码装置，其特征在于，该直流电位是通过应用偏移值来调节的。
3.根据权利要求1所述的译码装置，其特征在于，该直流控制器依据该维特比译码信号调节该均衡信号的该直流电位。
4.根据权利要求1所述的译码装置，更包含：
译码器，用于译码该维特比译码信号以及输出反映该维特比译码信号的译码状况的指示符，其中该直流控制器依据该指示符调节该均衡信号的该直流电位。
5.一种译码装置，用于改进自光盘获取的均衡信号的译码精确度，该译码装置包含：
维特比译码器，用于依据至少一个目标电位译码该均衡信号，以及输出维特比译码信号；
电位调节器，用于依据分割信号调节该至少一个目标电位，以使该均衡信号依据被调节的该至少一个目标电位而被译码；以及
直流控制器，用于进一步调节该至少一个目标电位中的一个或多个目标电位，以使该均衡信号依据被进一步调节的该一个或多个目标电位被译码。
6.根据权利要求5所述的译码装置，其特征在于，该至少一个目标电位中的该一个或多个目标电位是通过应用偏移值来调节的。
7.根据权利要求5所述的译码装置，其特征在于，该直流控制器依据该维特比译码信号调节该至少一个目标电位中的该一个或多个目标电位。
8.根据权利要求5所述的译码装置，更包含：
译码器，用于译码该维特比译码信号以及输出反映该维特比译码信号的译码状况的指示符，其中该直流控制器依据该指示符调节该至少一个目标电位中的该一个或多个目标电位。
9.一种译码装置，用于改进自光盘获取的输入信号的译码精确度，其中该输入信号具有直流电位，该译码装置包含：
均衡器，用于均衡该输入信号，以及输出均衡信号；以及
直流控制器，用于调节该输入信号的该直流电位，以使具有被调节的直流电位的该输入信号被均衡。
10.根据权利要求9所述的译码装置，其特征在于，该直流电位是通过应用偏移值来调节的。
11.根据权利要求9所述的译码装置，其特征在于，该直流控制器依据该均衡信号调节该输入信号的该直流电位。
12.根据权利要求9所述的译码装置，更包含：
维特比译码器，用于译码该均衡信号以及输出维特比译码信号；以及
译码器，用于译码该维特比译码信号以及输出反映该维特比译码信号的译码状况的指示符，其中该直流控制器依据该指示符调节该输入信号的该直流电位。
13.根据权利要求9所述的译码装置，其特征在于，该输入信号由另一均衡器输出，该另一均衡器用于均衡自该光盘复制的信号。
14.根据权利要求9所述的译码装置，其特征在于，该输入信号由模数转换器输出，该模数转换器用于转换自该光盘复制的信号。
15.一种译码装置，用于改进自光盘获取的输入信号的译码精确度，该译码装置包含：
均衡器，用于依据至少一个目标电位均衡该输入信号，以及输出均衡信号；以及
直流控制器，用于调节该至少一个目标电位中一个或多个目标电位，以使该输入信号依据被调节的该一个或多个目标电位而被均衡。
16.根据权利要求15所述的译码装置，其特征在于，该至少一个目标电位中的该一个或多个目标电位是通过应用偏移值来调节的。
17.根据权利要求15所述的译码装置，更包含：
电位调节器，用于依据分割信号调节该至少一个目标电位，以使该输入信号依据被调节的该至少一个目标电位而被均衡。
18.根据权利要求15所述的译码装置，其特征在于，该直流控制器依据该均衡信号调节该至少一个目标电位中的该一个或多个目标电位。
19.根据权利要求15所述的译码装置，更包含：
维特比译码器，用于译码该均衡信号以及输出维特比译码信号；以及
译码器，用于译码该维特比译码信号以及输出反映该维特比译码信号的译码状况的指示符，其中该直流控制器依据该指示符调节该至少一个目标电位中的该一个或多个目标电位。
20.根据权利要求15所述的译码装置，其特征在于，该输入信号由另一均衡器输出，该另一均衡器用于均衡自该光盘复制的信号。
21.根据权利要求15所述的译码装置，其特征在于，该输入信号由模数转换器输出，该模数转换器用于转换自该光盘复制的信号。
CN201010231255.0A 2010-04-21 2010-07-20 译码装置 Expired - Fee Related CN102237880B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/764,254 2010-04-21
US12/764,254 US8248903B2 (en) 2010-04-21 2010-04-21 Decoding apparatus and method thereof

Publications (2)

Publication Number Publication Date
CN102237880A CN102237880A (zh) 2011-11-09
CN102237880B true CN102237880B (zh) 2013-05-01

Family

ID=44815718

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010231255.0A Expired - Fee Related CN102237880B (zh) 2010-04-21 2010-07-20 译码装置

Country Status (3)

Country Link
US (1) US8248903B2 (zh)
CN (1) CN102237880B (zh)
TW (1) TWI412025B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110090773A1 (en) * 2009-10-16 2011-04-21 Chih-Ching Yu Apparatus for generating viterbi-processed data using an input signal obtained from reading an optical disc
US8432780B1 (en) 2012-05-10 2013-04-30 Mediatek Inc. Viterbi decoding apparatus using level information generator supporting different hardware configurations to generate level information to Viterbi decoder and related method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101308685A (zh) * 2007-05-14 2008-11-19 株式会社日立制作所 再生信号处理电路、再生信号处理方法以及光盘驱动器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5148287A (en) 1988-10-20 1992-09-15 Canon Kabushiki Kaisha Image processing apparatus with good highlight reproduction
JP3540329B2 (ja) * 1997-05-15 2004-07-07 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン ノイズ予測最尤検出の装置および方法
US6198420B1 (en) 1998-12-14 2001-03-06 Silicon Systems Research Limited Multiple level quantizer
US7082056B2 (en) 2004-03-12 2006-07-25 Super Talent Electronics, Inc. Flash memory device and architecture with multi level cells
KR100708070B1 (ko) * 2000-01-10 2007-04-17 삼성전자주식회사 데이터 검출기에서 사용되는 결정 레벨을 조정하여 검출성능을 높이는 데이터 재생 장치 및 방법
US6459394B1 (en) 2001-05-22 2002-10-01 Cirrus Logic, Inc. Multi-bank flash ADC array with uninterrupted operation during offset calibration and auto-zero
TWI260645B (en) 2003-06-19 2006-08-21 Samsung Electronics Co Ltd Apparatus and method for detecting binary data
TWI240252B (en) 2003-11-04 2005-09-21 Mediatek Inc Data recovery method and the device thereof
KR100528878B1 (ko) * 2004-02-16 2005-11-16 삼성전자주식회사 데이터 저장을 위한 고속 혼성 아날로그/디지털 ｐｒｍｌ데이터 검출 및 클럭 복원 장치
TWI271711B (en) * 2004-09-03 2007-01-21 Mediatek Inc Decoding apparatus and method of optical information reproducing system
JP2006221762A (ja) * 2005-02-14 2006-08-24 Pioneer Electronic Corp 記録情報再生装置
TWI309410B (en) * 2005-11-30 2009-05-01 Realtek Semiconductor Corp A decoding apparatus and method utilized in an optical disc drive
WO2007121776A1 (en) * 2006-04-21 2007-11-01 Nero Ag Apparatus and method for encoding and decoding plurality of digital data sets
KR101277258B1 (ko) * 2006-07-27 2013-06-26 삼성전자주식회사 입력 신호의 이치화 장치 및 방법, 디스크 구동기, 및 기록매체

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101308685A (zh) * 2007-05-14 2008-11-19 株式会社日立制作所 再生信号处理电路、再生信号处理方法以及光盘驱动器

Also Published As

Publication number Publication date
TWI412025B (zh) 2013-10-11
TW201137864A (en) 2011-11-01
US8248903B2 (en) 2012-08-21
CN102237880A (zh) 2011-11-09
US20110261668A1 (en) 2011-10-27

Similar Documents

Publication Publication Date Title
US20050204255A1 (en) Cyclic redundancy check based message passing in Turbo Product Code decoding
CN1941138A (zh) 信号处理装置、信号处理方法及存储系统
CN1941136A (zh) 信号处理装置、信号处理方法及存储系统
CN1941137A (zh) 信号处理装置、信号处理方法及存储系统
JP2004164767A (ja) データの復号方法およびそれを用いたディスク装置
CN1989719A (zh) 自适应维特比检测器
US20100290151A1 (en) Disk controller, disk drive device, and disk control method
CN101261863B (zh) 基线校正装置
CN102237880B (zh) 译码装置
US8762440B2 (en) Systems and methods for area efficient noise predictive filter calibration
CN1224045C (zh) 用输出信号符号和绝对值控制操作的自适应均衡器及方法
KR20130129093A (ko) 듀얼 이진 및 비이진 디코딩 프로세싱을 위한 시스템 및 방법
JP4109173B2 (ja) 適応等化装置、及び適応等化方法
US9190104B2 (en) Systems and methods for data retry using averaging process
US10951234B2 (en) Non-linear LLR look-up tables
CN1107309C (zh) 光信息重放方法和设备
US9093083B1 (en) Adaptive read channel system for different noise types
CN1595518A (zh) 用于数据再现的装置及方法
US6597295B1 (en) Decoding apparatus and decoding method
US8438458B2 (en) Decoder and apparatuses including the same
CN102055488A (zh) 译码电路
US20130049997A1 (en) Bit converter and bit conversion method
US11953987B1 (en) Trained states equalizer in a read channel
US20240097696A1 (en) Channel Circuit with Asynchronous Sampling from an Oversampled Analog-to-Digital Converter
US20240211729A1 (en) Multiple Neural Network Training Nodes in a Read Channel

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20220210

Address after: ottawa

Patentee after: Xueshan Technology Co.,Ltd.

Address before: China Taiwan Hsinchu Science Park Hsinchu city Dusing a road No.

Patentee before: MEDIATEK Inc.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130501

Termination date: 20210720

CF01 Termination of patent right due to non-payment of annual fee