TWI411294B - 視訊系統及縮放器 - Google Patents

視訊系統及縮放器 Download PDF

Info

Publication number
TWI411294B
TWI411294B TW097119354A TW97119354A TWI411294B TW I411294 B TWI411294 B TW I411294B TW 097119354 A TW097119354 A TW 097119354A TW 97119354 A TW97119354 A TW 97119354A TW I411294 B TWI411294 B TW I411294B
Authority
TW
Taiwan
Prior art keywords
signal
unit
frequency control
decoder
generate
Prior art date
Application number
TW097119354A
Other languages
English (en)
Other versions
TW200950502A (en
Inventor
Jin Sheng Gong
Wei Lun Weng
Yu Pin Lin
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to TW097119354A priority Critical patent/TWI411294B/zh
Priority to US12/470,151 priority patent/US8457213B2/en
Publication of TW200950502A publication Critical patent/TW200950502A/zh
Application granted granted Critical
Publication of TWI411294B publication Critical patent/TWI411294B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/44—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/59—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving spatial sub-sampling or interpolation, e.g. alteration of picture size or resolution
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/80—Details of filtering operations specially adapted for video compression, e.g. for pixel interpolation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
    • H04N21/4305—Synchronising client clock from received content stream, e.g. locking decoder clock with encoder clock, extraction of the PCR packets
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs
    • H04N21/4402—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display
    • H04N21/440263—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display by altering the spatial resolution, e.g. for displaying on a connected PDA
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level

Description

視訊系統及縮放器
本發明是有關於一種視訊系統及縮放器，特別是指一種畫面同步(frame sync.)的視訊系統及縮放器。
一視訊系統包含一解碼器及一縮放器(scalar)。該解碼器接收一視訊信號，並解碼該視訊信號中的影像資料信號，以產生一解碼信號。該縮放器接收該解碼信號，並改變該解碼信號所呈現之畫面的大小(解析度)，以產生被輸出到一顯示面板的一顯示信號。
由於該視訊信號的頻率會飄移，在習知的作法中，該解碼器使用非常複雜的追蹤機制及非常複雜的電路來追蹤該視訊信號中的時脈控制信號(例如：一水平同步信號HS、一垂直同步信號VS或一時脈信號CLOCK)，且該縮放器也使用非常複雜的追蹤機制(習知作法是使用閉迴路(c1osed-loop)機制)來追蹤該解碼器輸出的時脈控制信號，以使該視訊信號可正常無誤地顯示在該顯示面板上。
參閱圖1(a)，一習知的縮放器包括一縮放單元91、一輸出單元92、一追蹤單元93及一時脈產生單元94。該追蹤單元93接收該解碼器輸出的時脈控制信號，並根據該時脈控制信號及該時脈產生單元94輸出的一輸出時脈信號，產生一頻率控制信號。該時脈產生單元94根據該頻率控制信號產生該輸出時脈信號(包括一水平同步信號HS及一時脈信號CLOCK)。換言之，該輸出時脈信號回授到該追蹤單元93，使得該追蹤單元93與該時脈產生單元94形成一閉迴路，該追蹤單元93須同時參考(追蹤)該時脈控制信號與該輸出時脈信號的變化以產生該頻率控制信號，可想而言，該追蹤單元93的演算法是非常複雜的。
參閱圖1(b)，另一習知的縮放器包括一縮放單元91'、一輸出單元92'、一追蹤單元93'及一時脈產生單元94'。該追蹤單元93'須同時參考(追蹤)該解碼器輸出的時脈控制信號及該縮放單元91'中的一緩衝器(buffer)(圖未示)的內部狀況(資料量)，以產生一頻率控制信號。該時脈產生單元94'根據該頻率控制信號產生一輸出時脈信號(包括一水平同步信號HS及一時脈信號CLOCK)。由於該輸出時脈信號的頻率會直接影響該緩衝器的資料量，進而回授到該追蹤單元93'，使得該追蹤單元93'與該時脈產生單元94'仍形成一閉迴路。
該縮放器使用習知的閉迴路機制來進行追蹤，雖然可使該視訊信號較正常無誤地顯示在該顯示面板上，卻會大幅度提高該視訊系統的電路複雜度。
因此，本發明之目的即在提供二種使用視訊系統，可以降低電路複雜度。
於是，本發明提供的第一種視訊解碼系統包含一解碼器及一縮放器。該解碼器包括一追蹤單元及一解碼單元。該追蹤單元追蹤一視訊信號，以產生一同步信號及一頻率偏移信號。該解碼單元解碼該視訊信號，並根據該同步信號以輸出一解碼信號。該縮放器包括一頻率控制單元、一時脈產生單元、一縮放電路及一輸出單元。該頻率控制單元接收該頻率偏移信號，並產生一頻率控制信號。該時脈產生單元用以根據該頻率控制信號以產生一輸出時脈信號。該縮放電路接收該解碼信號，並產生一縮放信號。該輸出單元接收該縮放信號及該輸出時脈信號，並輸出一顯示信號。
本發明提供的第二種視訊解碼系統包含一解碼器及一縮放器。該 解碼器包括一追蹤單元及一解碼單元。該追蹤單元追蹤一視訊信號，以產生一同步信號。該解碼單元解碼該視訊信號，並根據該同步信號以輸出一解碼信號。該縮放器包括一頻率控制單元、一時脈產生單元、一縮放電路及一輸出單元。該頻率控制單元追蹤該同步信號，以產生一頻率控制信號。該時脈產生單元用以根據該頻率控制信號以產生一輸出時脈信號。該縮放電路用以接收該解碼信號，並用以產生一縮放信號。該輸出單元接收該縮放信號及該輸出時脈信號，並輸出一顯示信號。
本發明之另一目的即在提供上述二種縮放器，可以降低電路複雜度。
有關本發明之前述及其他技術內容、特點與功效，在以下配合參考圖式之二個實施例的詳細說明中，將可清楚地呈現。
參閱圖2與圖3，本發明視訊系統之第一實施例包含至少一解碼器及一縮放器4。在下文中以該視訊系統包含三解碼器(分別是一第一解碼器1、一第二解碼器2及一第三解碼器3)為例進行說明。
該第一解碼器1接收一第一視訊信號，且包括一第一解碼單元11及一第一追蹤單元12。該第一追蹤單元12追蹤該第一視訊信號，以產生一第一同步信號及一第一頻率偏移信號。該第一解碼單元11解碼該第一視訊信號，並根據該第一同步信號輸出一第一解碼信號。在本實施例中，該第一視訊信號是一電視視訊信號，該第一解碼單元11是一視訊解碼單元。
該第二解碼器2接收一第二視訊信號，且包括一第二解碼單元21及一第二追蹤單元22。該第二追蹤單元22追蹤該第二視訊信號，以產生一第二同步信號及一第二頻率偏移信號。該第二解碼單元21解碼該 第二視訊信號，並根據該第二同步信號輸出一第二解碼信號。在本實施例中，該第二視訊信號是一亮度色差(YPbPr)視訊信號，該第二解碼單元21是一類比至數位轉換單元。
該第三解碼器3接收一第三視訊信號，且包括一第三解碼單元31及一第三追蹤單元32。該第三追蹤單元32追蹤該第三視訊信號，以產生一第三同步信號及一第三頻率偏移信號。該第三解碼單元31解碼該第三視訊信號，並根據該第三同步信號輸出一第三解碼信號。在本實施例中，該第三視訊信號是一高畫質多媒體介面(High Definition Multimedia Interface，HDMI)視訊信號，該第三解碼單元31是一HDMI解碼單元。
值得注意的是，該等解碼器1~3除了可以是上述視訊解碼器、YPbPr解碼器及HDMI解碼器之外，也可以是大家所熟知的其它解碼器，例如：一視頻圖形陣列(Video Graphics Array，VGA)解碼器及一最小化傳輸差分訊號(Transition Minimized Differential Signaling，TMDS)解碼器，且不以此為限。
該縮放器4包括一縮放電路41、一輸出單元42、一頻率控制單元43及一時脈產生單元44。該頻率控制單元43根據一模式選擇信號，選擇該第一至該第三頻率偏移信號中的一者，以產生一頻率控制信號。該時脈產生單元44電耦接該頻率控制單元43，且產生一輸出時脈信號，並根據該頻率控制信號，調整該輸出時脈信號的頻率。該縮放電路41包括一多工單元411及一縮放器元412。該多工單元411根據該模式選擇信號，選擇該第一至該第三解碼信號中的一者，並輸出被選擇的解碼信號到該縮放單元412。該縮放單元412對該多工單元411輸出的解碼信號進行縮放，以產生一縮放信號。該輸出單元42電耦接該縮放電路 41及該時脈產生單元44，且接收該縮放信號及該輸出時脈信號，並輸出一顯示信號到一顯示面板(圖未示)。
在一種實施態樣中，該頻率控制單元43包括一多工單元430及一低通濾波單元431。該多工單元430根據該模式選擇信號，選擇該第一至該第三頻率偏移信號中的一者，並輸出被選擇的頻率偏移信號到該低通濾波單元431。該低通濾波單元431對該多工單元430輸出的頻率偏移信號進行低通濾波，以產生該頻率控制信號。值得注意的是，該低通濾波單元431的濾波參數可以是固定的，以降低該低通濾波單元431的電路複雜度，但也可以根據性能(performance)的要求，而將該低通濾波單元431設計成一根據該模式選擇信號調整其濾波參數的可調式低通濾波單元。
在另一種實施態樣中，該頻率控制單元43包括一第一低通濾波單元432、一第二低通濾波單元433、一第三低通濾波單元434及一多工單元435。該第一至該等三低通濾波單元432~434分別對該第一至該第三頻率偏移信號進行低通濾波。該多工單元435根據該模式選擇信號，選擇該第一至該第三低通濾波單元432~434中的一者的濾波結果作為該頻率控制信號。
值得注意的是，在上述二種實施態樣中，該頻率控制單元43是使用開迴路(open-loop)機制，但在其它實施態樣中，該頻率控制單元43也可以是使用閉迴路機制。
由於該第一頻率偏移信號表示該第一同步信號的頻率變化情形，當該時脈產生單元44根據產生自該第一頻率偏移信號的頻率控制信號調整該輸出時脈信號的頻率時，可使該顯示信號與該第一視訊信號實質上同步，即該第一視訊信號的平均輸入速率近似或相同於該顯示信號的 平均輸出速率。同理，藉由該第二或該第三頻率偏移信號，可使該顯示信號與該第二或該第三視訊信號實質上同步。由於該頻率控制單元43無須重新追蹤該第一至該第三同步信號的頻率變化情形，因此可以降低電路複雜度，確實能達成本發明之目的。
參閱圖4與圖5，本發明視訊系統之第二實施例包含至少一解碼器及一縮放器8。第二實施例與第一實施例的主要差別在於：該頻率控制單元83接收該第一至該第三同步信號，而非該第一至該第三頻率偏移信號。該頻率控制單元83根據該模式選擇信號，選擇該第一至該第三同步信號中的一者，並追蹤被選擇的同步信號，以產生該頻率控制信號。該時脈產生單元84根據該頻率控制信號，調整並輸出該輸出時脈信號。
在一種實施態樣中，該頻率控制單元83包括一多工單元831及一第四追蹤單元832。該多工單元831根據該模式選擇信號，選擇該第一至該第三同步信號中的一者，並輸出被選擇的同步信號到該第四追蹤單元832。該第四追蹤單元832追蹤該多工單元831輸出的同步信號，以產生該頻率控制信號。該第四追蹤單元832包括一計數單元(counter)833及一差量計算單元(delta calculator)834。該計數單元833根據一參考時脈計數該多工單元831輸出的同步信號的週期，以產生一計數值。該差量計算單元834根據該計數值及一預定(標準)週期，計算該頻率控制信號。
由本實施例可知，該頻率控制單元83與該時脈產生單元84沒有形成一閉迴路，該頻率控制單元83、該時脈產生單元84、該輸出單元82與該縮放電路81沒有形成一閉迴路，換言之，本實施例是使用開迴路機制，因此，該頻率控制器83的電路複雜度低於習知使用閉迴路機 制的該等追蹤單元93、93'，確實能達成本發明之目的。
惟以上所述者，僅為本發明之實施例而已，當不能以此限定本發明實施之範圍，即大凡依本發明申請專利範圍及發明說明內容所作之簡單的等效變化與修飾，皆仍屬本發明專利涵蓋之範圍內。
1‧‧‧第一解碼器
11‧‧‧第一解碼單元
12‧‧‧第一追蹤單元
2‧‧‧第二解碼器
21‧‧‧第二解碼單元
22‧‧‧第二追蹤單元
3‧‧‧第三解碼器
31‧‧‧第三解碼單元
32‧‧‧第三追蹤單元
4、8‧‧‧縮放器
41、81‧‧‧縮放電路
411‧‧‧多工單元
412‧‧‧縮放單元
42、82‧‧‧輸出單元
43、83‧‧‧頻率控制單元
430‧‧‧多工單元
431‧‧‧低通濾波單元
432‧‧‧第一低通濾波單元
433‧‧‧第二低通濾波單元
434‧‧‧第三低通濾波單元
435‧‧‧多工單元
831‧‧‧多工單元
832‧‧‧第四追蹤單元
833‧‧‧計數單元
834‧‧‧差量計算單元
44、84‧‧‧時脈產生單元
圖1是二習知的縮放器的方塊圖；圖2是本發明視訊系統之第一實施例的方塊圖；圖3是該第一實施例的一頻率控制單元的方塊圖；圖4是本發明視訊系統之第二實施例的方塊圖；及圖5是該第二實施例的一頻率控制單元的方塊圖。
1‧‧‧第一解碼器
11‧‧‧第一解碼單元
12‧‧‧第一追蹤單元
2‧‧‧第二解碼器
21‧‧‧第二解碼單元
22‧‧‧第二追蹤單元
3‧‧‧第三解碼器
31‧‧‧第三解碼單元
32‧‧‧第三追蹤單元
4‧‧‧縮放器
41‧‧‧縮放電路
411‧‧‧多工單元
412‧‧‧縮放單元
42‧‧‧輸出單元
43‧‧‧頻率控制單元
44‧‧‧時脈產生單元

Claims (25)

  1. 一種視訊系統，包含：一第一解碼器，包括：一第一追蹤單元，追蹤一第一視訊信號，以產生一第一同步信號及一第一頻率偏移信號；及一第一解碼單元，解碼該第一視訊信號，並根據該第一同步信號以輸出一第一解碼信號；及一縮放器，包括：一頻率控制單元，接收該第一頻率偏移信號，並產生一頻率控制信號；一時脈產生單元，用以根據該頻率控制信號以產生一輸出時脈信號；一縮放電路，接收該第一解碼信號，並產生一縮放信號；及一輸出單元，接收該縮放信號及該輸出時脈信號，並輸出一顯示信號。
  2. 依據申請專利範圍第1項所述之視訊系統，其中，該第一頻率偏移信號表示該第一同步信號的頻率變化情形。
  3. 依據申請專利範圍第1項所述之視訊系統，其中，該頻率控制單元包括一低通濾波單元。
  4. 依據申請專利範圍第1項所述之視訊系統，更包含：一第二解碼器，用以依據一第二視訊信號以產生一第二解碼信號、一第二同步信號及一第二頻率偏移信號；其中，該頻率控制單元根據一模式選擇信號，選擇該第一及該第二頻率偏移信號中的一者，以產生該頻率控制信號； 其中，該縮放電路根據該模式選擇信號，選擇該第一及該第二解碼信號中的一者，並對被選擇的解碼信號進行縮放，以產生該縮放信號。
  5. 依據申請專利範圍第4項所述之視訊系統，其中，該頻率控制單元包括一多工單元及一低通濾波單元。
  6. 依據申請專利範圍第5項所述之視訊系統，其中，該低通濾波單元的濾波參數是固定的。
  7. 依據申請專利範圍第5項所述之視訊系統，其中，該低通濾波單元是一根據該模式選擇信號調整其濾波參數的可調式低通濾波單元。
  8. 依據申請專利範圍第4項所述之視訊系統，其中，該縮放電路包括一多工單元及一縮放單元。
  9. 依據申請專利範圍第4項所述之視訊系統，其中，該第一解碼器是一亮度色差解碼器，該第二解碼器是一高畫質多媒體介面解碼器。
  10. 依據申請專利範圍第1項所述之視訊系統，其中，該頻率控制單元係使用一開迴路機制以產生該頻率控制信號。
  11. 依據申請專利範圍第1項所述之視訊系統，其中，該頻率控制單元包括一第一多工單元，該縮放電路包括一第二多工單元及一縮放單元，其中該第一與該第二多工單元係同時受一模式選擇信號的控制。
  12. 一縮放器，包括：一頻率控制單元，用以接收一頻率偏移信號，並用以產生一頻率控制信號；一時脈產生單元，電耦接該頻率控制單元，用以依據該頻率控制信號以產生一輸出時脈信號；一縮放電路，用以接收一解碼信號，並用以產生一縮放信號；及 一輸出單元，電耦接該時脈產生單元與該縮放電路，用以接收該縮放信號及該輸出時脈信號，以輸出一顯示信號。
  13. 依據申請專利範圍第12項所述之縮放器，其中，該頻率偏移信號表示與該解碼信號相對應的一同步信號的頻率變化情形。
  14. 依據申請專利範圍第12項所述之縮放器，其中，該頻率控制單元包括一低通濾波單元。
  15. 依據申請專利範圍第14項所述之縮放器，其中，該頻率控制單元包括有：一可調式低通濾波單元，係用以根據一模式選擇信號以調整其濾波參數。
  16. 依據申請專利範圍第12項所述之縮放器，其中，該頻率控制單元包括一第一多工單元，該縮放電路包括一第二多工單元及一縮放單元，其中該第一與該第二多工單元係同時受一模式選擇信號的控制。
  17. 依據申請專利範圍第12項所述之縮放器，其中，該頻率控制單元係使用一開迴路機制以產生該頻率控制信號。
  18. 一種視訊系統，包含：一第一解碼器，包括：一第一追蹤單元，追蹤一第一視訊信號，以產生一第一同步信號；及一第一解碼單元，解碼該第一視訊信號，並根據該第一同步信號以輸出一第一解碼信號；及一縮放器，包括：一頻率控制單元，用以接收該第一同步信號，並用以產生一頻率控制信號； 一時脈產生單元，用以根據該頻率控制信號以產生一輸出時脈信號；一縮放電路，用以接收該第一解碼信號，並用以產生一縮放信號；及一輸出單元，接收該縮放信號及該輸出時脈信號，並輸出一顯示信號。
  19. 依據申請專利範圍第18項所述之視訊系統，其中，該頻率控制單元包括有：一計數單元，根據一參考時脈計數該第一同步信號以產生一計數值；及一偏移計算單元，根據該計數值及一預定週期，計算出該頻率控制信號。
  20. 依據申請專利範圍第18項所述之視訊系統，更包含：一第二解碼器，用以依據一第二視訊信號，以產生一第二解碼信號及一第二同步信號；其中，該頻率控制單元根據一模式選擇信號，選擇該第一及該第二同步信號中的一者，並追蹤被選擇的同步信號，以產生該頻率控制信號；其中，該縮放電路根據該模式選擇信號，選擇該第一及該第二解碼信號中的一者，並對被選擇的解碼信號進行縮放，以產生該縮放信號。
  21. 依據申請專利範圍第18項所述之視訊系統，其中，該頻率控制單元包括一第一多工單元，該縮放電路包括一第二多工單元及一縮放單元，其中該第一與該第二多工單元係同時受一模式選擇信號的控制。
  22. 依據申請專利範圍第20項所述之視訊系統，其中，該第一解碼器是一亮度色差解碼器，該第二解碼器是一高畫質多媒體介面解碼器。
  23. 一縮放器，包括：一頻率控制單元，用以接收與一解碼信號相對應的一同步信號，以及用以產生一頻率控制信號；一時脈產生單元，電耦接該頻率控制單元，用以根據該頻率控制信號以輸出一輸出時脈信號；一縮放電路，用以接收該解碼信號，以及用以產生一縮放信號；及一輸出單元，電耦接該時脈產生單元與該縮放電路，用以接收該縮放信號及該輸出時脈信號，以輸出一顯示信號。
  24. 依據申請專利範圍第23項所述之縮放器，其中，該頻率控制單元包括有：一計數單元，根據一參考時脈計數該同步信號以產生一計數值；及一偏移計算單元，根據該計數值及一預定週期計算出該頻率控制信號。
  25. 依據申請專利範圍第23項所述之縮放器，其中，該頻率控制單元包括一第一多工單元，該縮放電路包括一第二多工單元及一縮放單元，其中該第一與該第二多工單元係同時受一模式選擇信號的控制。
TW097119354A 2008-05-26 2008-05-26 視訊系統及縮放器 TWI411294B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW097119354A TWI411294B (zh) 2008-05-26 2008-05-26 視訊系統及縮放器
US12/470,151 US8457213B2 (en) 2008-05-26 2009-05-21 Video system and scaler

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW097119354A TWI411294B (zh) 2008-05-26 2008-05-26 視訊系統及縮放器

Publications (2)

Publication Number Publication Date
TW200950502A TW200950502A (en) 2009-12-01
TWI411294B true TWI411294B (zh) 2013-10-01

Family

ID=41342102

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097119354A TWI411294B (zh) 2008-05-26 2008-05-26 視訊系統及縮放器

Country Status (2)

Country Link
US (1) US8457213B2 (zh)
TW (1) TWI411294B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8713213B1 (en) * 2010-04-02 2014-04-29 CSR Technology, Inc. Fast port switching in an audiovisual receiver by use of port pre-authentication by a partial PHY decoder core

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6477204B1 (en) * 1997-12-19 2002-11-05 Kabushiki Kaisha Toshiba Video image decoding method and apparatus
US20050238106A1 (en) * 2002-07-18 2005-10-27 Frank Dumont Video apparatus
US20060120462A1 (en) * 2004-12-06 2006-06-08 Nec Electronics Corporation Compressed stream decoding apparatus and method
US20070291856A1 (en) * 2006-06-20 2007-12-20 Radiospire Networks, Inc. Clock regeneration system and method for wireless media content delivery systems

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5583652A (en) * 1994-04-28 1996-12-10 International Business Machines Corporation Synchronized, variable-speed playback of digitally recorded audio and video
CA2249606C (en) * 1996-04-12 2005-01-25 Imedia Corporation Video transcoder
US5786866A (en) * 1996-10-15 1998-07-28 Fairchild Semiconductor Corporation Video color subcarrier signal generator
US6643787B1 (en) * 1999-10-19 2003-11-04 Rambus Inc. Bus system optimization
US7099401B2 (en) * 1999-12-15 2006-08-29 Paradyne Corporation Discrete multitone interleaver
KR100580177B1 (ko) * 2003-09-22 2006-05-15 삼성전자주식회사 디지털 방송 수신 시스템에서 디스플레이 동기 신호 생성 장치 및 디코더와 그 방법
US7639769B2 (en) * 2005-04-21 2009-12-29 Agere Systems Inc. Method and apparatus for providing synchronization in a communication system
KR100757735B1 (ko) * 2006-01-04 2007-09-11 삼성전자주식회사 디스플레이 장치에서 메모리 최소화를 위한 수평 라인 활성시점 결정 방법 , 이를 이용하는 피아이피 수행방법 및이를 이용한 디스플레이 장치.
US8428152B2 (en) * 2006-12-15 2013-04-23 Amimon Ltd. Device, method and system of uplink communication between wireless video modules

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6477204B1 (en) * 1997-12-19 2002-11-05 Kabushiki Kaisha Toshiba Video image decoding method and apparatus
US20050238106A1 (en) * 2002-07-18 2005-10-27 Frank Dumont Video apparatus
US20060120462A1 (en) * 2004-12-06 2006-06-08 Nec Electronics Corporation Compressed stream decoding apparatus and method
US20070291856A1 (en) * 2006-06-20 2007-12-20 Radiospire Networks, Inc. Clock regeneration system and method for wireless media content delivery systems

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Philips Semiconductor, "Multistandard video decoder with adaptive comb filter and component video input," , May 30, 2001. *

Also Published As

Publication number Publication date
US20090290646A1 (en) 2009-11-26
TW200950502A (en) 2009-12-01
US8457213B2 (en) 2013-06-04

Similar Documents

Publication Publication Date Title
KR101626742B1 (ko) 멀티 영상 표시 시스템
US7903173B2 (en) Moving image display device and method for moving image display
US7423693B2 (en) Video delay stabilization system and method
US20040252756A1 (en) Video signal frame rate modifier and method for 3D video applications
US6359654B1 (en) Methods and systems for displaying interlaced video on non-interlaced monitors
JP2010041538A (ja) 画像信号処理装置および方法
WO2012107985A1 (ja) 映像信号処理装置および映像信号処理方法
TWI520568B (zh) 三維顯示控制裝置及方法
US7460113B2 (en) Digital pixel clock generation circuit and method employing independent clock
TWI411294B (zh) 視訊系統及縮放器
CN100527785C (zh) 数字广播接收机中的显示同步信号产生装置和解码器
US8570435B2 (en) Video processing method and device thereof
KR101856177B1 (ko) 다중 신호 처리 시스템
US10257439B2 (en) Semiconductor device, video display system and video signal output method
JP2009135847A (ja) 映像処理装置及びフレームレート変換方法
Callway Variable Frame Rate Technology—Change Is Good!
CN209881957U (zh) 图像显示设备及立体图像处理电路
TWI428018B (zh) 影像轉換的裝置及方法
CN101616277B (zh) 视频系统及缩放器
JP2004151508A (ja) 表示装置及び方法
CN112188181B (zh) 图像显示设备、立体图像处理电路及其同步信号校正方法
JP2011103504A (ja) 立体表示装置、立体表示方法および立体表示システム
JP2018019284A (ja) 映像受信装置
JP2013070261A (ja) 同期信号制御回路及び表示装置
KR101605183B1 (ko) 디스플레이포트 싱크 및 데이터 제공 방법