CN101616277B - 视频系统及缩放器 - Google Patents

视频系统及缩放器 Download PDF

Info

Publication number
CN101616277B
CN101616277B CN2008101290398A CN200810129039A CN101616277B CN 101616277 B CN101616277 B CN 101616277B CN 2008101290398 A CN2008101290398 A CN 2008101290398A CN 200810129039 A CN200810129039 A CN 200810129039A CN 101616277 B CN101616277 B CN 101616277B
Authority
CN
China
Prior art keywords
signal
unit
frequency control
video system
decoder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008101290398A
Other languages
English (en)
Other versions
CN101616277A (zh
Inventor
龚金盛
翁维*
林裕彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN2008101290398A priority Critical patent/CN101616277B/zh
Publication of CN101616277A publication Critical patent/CN101616277A/zh
Application granted granted Critical
Publication of CN101616277B publication Critical patent/CN101616277B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Synchronizing For Television (AREA)

Abstract

本发明关于视频系统及缩放器,该视频系统及缩放器可以降低电路复杂度。该视频系统包含一解码器及该缩放器。该解码器跟踪一视频信号,以产生一同步信号及一频率偏移信号,并解码该视频信号,且根据该同步信号以输出一解码信号。该缩放器根据该频率偏移信号产生一频率控制信号,并根据该频率控制信号产生一输出时钟信号,且根据该解码信号产生一缩放信号,并根据该缩放信号及该输出时钟信号输出一显示信号。

Description

视频系统及缩放器
技术领域
本发明涉及一种视频系统及缩放器,特别是涉及一种帧同步(framesync.)的视频系统及缩放器。
背景技术
一视频系统包含一解码器及一缩放器(scalar)。该解码器接收一视频信号,并解码该视频信号中的影像数据信号,以产生一解码信号。该缩放器接收该解码信号,并改变该解码信号所呈现的帧的大小(分辨率),以产生被输出到一显示面板的一显示信号。
由于该视频信号的频率会飘移,在已知的做法中,该解码器使用非常复杂的跟踪机制及非常复杂的电路来跟踪该视频信号中的时钟控制信号(例如:一水平同步信号HS、一垂直同步信号VS或一时钟信号CLOCK),且该缩放器也使用非常复杂的跟踪机制(已知做法是使用闭回路(closed-loop)机制)来跟踪该解码器输出的时钟控制信号,以使该视频信号可正常无误地显示在该显示面板上。
参考图1(a),一已知的缩放器包括一缩放单元91、一输出单元92、一跟踪单元93及一时钟产生单元94。该跟踪单元93接收该解码器输出的时钟控制信号,并根据该时钟控制信号及该时钟产生单元94输出的一输出时钟信号,产生一频率控制信号。该时钟产生单元94根据该频率控制信号产生该输出时钟信号(包括一水平同步信号HS及一时钟信号CLOCK)。换言之,该输出时钟信号反馈到该跟踪单元93,使得该跟踪单元93与该时钟产生单元94形成一闭回路,该跟踪单元93须同时参考(跟踪)该时钟控制信号与该输出时钟信号的变化以产生该频率控制信号,可想而言,该跟踪单元93的算法是非常复杂的。
参考图1(b),另一已知的缩放器包括一缩放单元91’、一输出单元92’、一跟踪单元93’及一时钟产生单元94’。该跟踪单元93’须同时参考(跟踪)该解码器输出的时钟控制信号及该缩放单元91’中的一缓冲器(buffer)(图未示)的内部状况(数据量),以产生一频率控制信号。该时钟产生单元94’根据该频率控制信号产生一输出时钟信号(包括一水平同步信号HS及一时钟信号CLOCK)。由于该输出时钟信号的频率会直接影响该缓冲器的数据量,进而反馈到该跟踪单元93’,使得该跟踪单元93’与该时钟产生单元94’仍形成一闭回路。
该缩放器使用已知的闭回路机制来进行跟踪,虽然可使该视频信号较正常无误地显示在该显示面板上,却会大幅度提高该视频系统的电路复杂度。
发明内容
因此,本发明的目的即在于提供两种使用视频系统,可以降低电路复杂度。
于是,本发明提供的第一种视频解码系统包含一解码器及一缩放器。该解码器包括一跟踪单元及一解码单元。该跟踪单元跟踪一视频信号,以产生一同步信号及一频率偏移信号。该解码单元解码该视频信号,并根据该同步信号以输出一解码信号。该缩放器包括一频率控制单元、一时钟产生单元、一缩放电路及一输出单元。该频率控制单元接收该频率偏移信号,并产生一频率控制信号。该时钟产生单元用以根据该频率控制信号以产生一输出时钟信号。该缩放电路接收该解码信号,并产生一缩放信号。该输出单元接收该缩放信号及该输出时钟信号,并输出一显示信号。
本发明提供的第二种视频解码系统包含一解码器及一缩放器。该解码器包括一跟踪单元及一解码单元。该跟踪单元跟踪一视频信号,以产生一同步信号。该解码单元解码该视频信号,并根据该同步信号以输出一解码信号。该缩放器包括一频率控制单元、一时钟产生单元、一缩放电路及一输出单元。该频率控制单元跟踪该同步信号,以产生一频率控制信号。该时钟产生单元用以根据该频率控制信号以产生一输出时钟信号。该缩放电路用以接收该解码信号,并用以产生一缩放信号。该输出单元接收该缩放信号及该输出时钟信号,并输出一显示信号。
本发明的另一目的即在于提供上述两种缩放器,可以降低电路复杂度。
附图说明
图1(a)与(b)是两个已知的缩放器的方块图;
图2是本发明视频系统的第一实施例的方块图;
图3(a)与(b)是该第一实施例的一频率控制单元的方块图;
图4是本发明视频系统的第二实施例的方块图;及
图5是该第二实施例的一频率控制单元的方块图。
附图符号说明
1       第一解码器      42、82  输出单元
11      第一解码单元    43、83  频率控制单元
12      第一跟踪单元    430     复用单元
2       第二解码器      431     低通滤波单元
21      第二解码单元    432     第一低通滤波单元
22      第二跟踪单元    433     第二低通滤波单元
3       第三解码器      434     第三低通滤波单元
31      第三解码单元    435     复用单元
32      第三跟踪单元    831     复用单元
4、8    缩放器          832     第三跟踪单元
41、81  缩放电路        833     计数单元
411     复用单元        834     差量计算单元
412     缩放单元        44、84  时钟产生单元
具体实施方式
有关本发明的前述及其它技术内容、特点与功效,在以下结合参考附图的两个实施例的详细说明中,将可清楚地呈现。
参考图2与图3(a)和图3(b),本发明视频系统的第一实施例包含至少一解码器及一缩放器4。在下文中以该视频系统包含三个解码器(分别是一第一解码器1、一第二解码器2及一第三解码器3)为例进行说明。
该第一解码器1接收一第一视频信号,且包括一第一解码单元11及一第一跟踪单元12。该第一跟踪单元12跟踪该第一视频信号,以产生一第一同步信号及一第一频率偏移信号。该第一解码单元11解码该第一视频信号,并根据该第一同步信号输出一第一解码信号。在本实施例中,该第一视频信号是一电视视频信号,该第一解码单元11是一视频解码单元。
该第二解码器2接收一第二视频信号,且包括一第二解码单元21及一第二跟踪单元22。该第二跟踪单元22跟踪该第二视频信号,以产生一第二同步信号及一第二频率偏移信号。该第二解码单元21解码该第二视频信号,并根据该第二同步信号输出一第二解码信号。在本实施例中,该第二视频信号是一亮度色差(YPbPr)视频信号,该第二解码单元21是一模拟至数字转换单元。
该第三解码器3接收一第三视频信号,且包括一第三解码单元31及一第三跟踪单元32。该第三跟踪单元32跟踪该第三视频信号,以产生一第三同步信号及一第三频率偏移信号。该第三解码单元31解码该第三视频信号,并根据该第三同步信号输出一第三解码信号。在本实施例中,该第三视频信号是一高画质多媒体接口(High Definition Multimedia Interface,HDMI)视频信号,该第三解码单元31是一HDMI解码单元。
值得注意的是,所述解码器1-3除了可以是上述视频解码器、YPbPr解码器及HDMI解码器之外,也可以是大家所熟知的其它解码器,例如:一视频图形阵列(Video Graphics Array,VGA)解码器及一最小化传输差分信号(Transition Minimized Differential Signaling,TMDS)解码器,且不以此为限。
该缩放器4包括一缩放电路41、一输出单元42、一频率控制单元43及一时钟产生单元44。该频率控制单元43根据一模式选择信号,选择该第一至该第三频率偏移信号中的一者,以产生一频率控制信号。该时钟产生单元44电耦接该频率控制单元43,且产生一输出时钟信号,并根据该频率控制信号,调整该输出时钟信号的频率。该缩放电路41包括一复用单元411及一缩放器元412。该复用单元411根据该模式选择信号,选择该第一至该第三解码信号中的一者,并输出被选择的解码信号到该缩放单元412。该缩放单元412对该复用单元411输出的解码信号进行缩放,以产生一缩放信号。该输出单元42电耦接该缩放电路41及该时钟产生单元44,且接收该缩放信号及该输出时钟信号,并输出一显示信号到一显示面板(图未示)。
在一种实施态样中,该频率控制单元43包括一复用单元430及一低通滤波单元431。该复用单元430根据该模式选择信号,选择该第一至该第三频率偏移信号中的一者,并输出被选择的频率偏移信号到该低通滤波单元431。该低通滤波单元431对该复用单元430输出的频率偏移信号进行低通滤波,以产生该频率控制信号。值得注意的是,该低通滤波单元431的滤波参数可以是固定的,以降低该低通滤波单元431的电路复杂度,但也可以根据性能(performance)的要求,而将该低通滤波单元431设计成一根据该模式选择信号调整其滤波参数的可调试低通滤波单元。
在另一种实施态样中,该频率控制单元43包括一第一低通滤波单元432、一第二低通滤波单元433、一第三低通滤波单元434及一复用单元435。该第一至所述第三低通滤波单元432-434分别对该第一至该第三频率偏移信号进行低通滤波。该复用单元435根据该模式选择信号,选择该第一至该第三低通滤波单元432-434中的一者的滤波结果作为该频率控制信号。
值得注意的是,在上述两种实施态样中,该频率控制单元43使用开回路(open-loop)机制,但在其它实施态样中,该频率控制单元43也可以是使用闭回路机制。
由于该第一频率偏移信号表示该第一同步信号的频率变化情形,当该时钟产生单元44根据产生自该第一频率偏移信号的频率控制信号调整该输出时钟信号的频率时,可使该显示信号与该第一视频信号实质上同步,即该第一视频信号的平均输入速率近似或相同于该显示信号的平均输出速率。同理,通过该第二或该第三频率偏移信号,可使该显示信号与该第二或该第三视频信号实质上同步。由于该频率控制单元43无须重新跟踪该第一至该第三同步信号的频率变化情形,因此可以降低电路复杂度,确实能达到本发明的目的。
参考图4与图5,本发明视频系统的第二实施例包含至少一解码器及一缩放器8。第二实施例与第一实施例的主要差别在于:该频率控制单元83接收该第一至该第三同步信号,而非该第一至该第三频率偏移信号。该频率控制单元83根据该模式选择信号,选择该第一至该第三同步信号中的一者,并跟踪被选择的同步信号,以产生该频率控制信号。该时钟产生单元84根据该频率控制信号,调整并输出该输出时钟信号。
在一种实施态样中,该频率控制单元83包括一复用单元831及一第四跟踪单元832。该复用单元831根据该模式选择信号,选择该第一至该第三同步信号中的一者,并输出被选择的同步信号到该第四跟踪单元832。该第四跟踪单元832跟踪该复用单元831输出的同步信号,以产生该频率控制信号。该第四跟踪单元832包括一计数单元(counter)833及一差量计算单元(delta calculator)834。该计数单元833根据一参考时钟计数该复用单元831输出的同步信号的周期,以产生一计数值。该差量计算单元834根据该计数值及一预定(标准)周期,计算该频率控制信号。
由本实施例可知,该频率控制单元83与该时钟产生单元84没有形成一闭回路,该频率控制单元83、该时钟产生单元84、该输出单元82与该缩放电路81没有形成一闭回路,换言之,本实施例使用开回路机制,因此,该频率控制器83的电路复杂度低于已知使用闭回路机制的所述跟踪单元93、93’,确实能达到本发明的目的。
以上所述者仅为本发明的实施例,不能以此限定本发明实施的范围,即凡依本发明权利要求及发明说明内容所作的简单的等效变化与修饰,皆仍属本发明权利要求的范围。

Claims (25)

1.一种视频系统,包含:
一第一解码器,包括:
一第一跟踪单元,跟踪一第一视频信号,以产生一第一同步信号及一第一频率偏移信号;及
一第一解码单元,解码该第一视频信号,并根据该第一同步信号以输出一第一解码信号;及
一缩放器,包括:
一频率控制单元,接收该第一频率偏移信号,并产生一频率控制信号;
一时钟产生单元,用以根据该频率控制信号以产生一输出时钟信号;
一缩放电路,接收该第一解码信号,并产生一缩放信号;及
一输出单元,接收该缩放信号及该输出时钟信号,并输出一显示信号。
2.依据权利要求1所述的视频系统,其中,该第一频率偏移信号表示该第一同步信号的频率变化情形。
3.依据权利要求1所述的视频系统,其中,该频率控制单元包括一低通滤波单元。
4.依据权利要求1所述的视频系统,还包含:
一第二解码器,用以依据一第二视频信号以产生一第二解码信号、一第二同步信号及一第二频率偏移信号;
其中,该频率控制单元根据一模式选择信号,选择该第一及该第二频率偏移信号中的一者,以产生该频率控制信号;
其中,该缩放电路根据该模式选择信号,选择该第一及该第二解码信号中的一者,并对被选择的解码信号进行缩放,以产生该缩放信号。
5.依据权利要求4所述的视频系统,其中,该频率控制单元包括一复用单元及一低通滤波单元。
6.依据权利要求5所述的视频系统,其中,该低通滤波单元的滤波参数是固定的。
7.依据权利要求5所述的视频系统,其中,该低通滤波单元是一根据该模式选择信号调整其滤波参数的可调试低通滤波单元。
8.依据权利要求4所述的视频系统,其中,该缩放电路包括一复用单元及一缩放单元。
9.依据权利要求4所述的视频系统,其中,该第一解码器是一亮度色差解码器,该第二解码器是一高画质多媒体接口解码器。
10.依据权利要求1所述的视频系统,其中,该频率控制单元使用一开回路机制以产生该频率控制信号。
11.依据权利要求1所述的视频系统,其中,该频率控制单元包括一第一复用单元,该缩放电路包括一第二复用单元及一缩放单元,其中该第一与该第二复用单元同时受一模式选择信号的控制。
12.一缩放器,包括:
一频率控制单元,用以接收一频率偏移信号,并用以产生一频率控制信号;
一时钟产生单元,电耦接该频率控制单元,用以依据该频率控制信号以产生一输出时钟信号;
一缩放电路,用以接收一解码信号,并用以产生一缩放信号;及
一输出单元,电耦接该时钟产生单元与该缩放电路,用以接收该缩放信号及该输出时钟信号,以输出一显示信号。
13.依据权利要求12所述的缩放器,其中,该频率偏移信号表示与该解码信号相对应的一同步信号的频率变化情形。
14.依据权利要求12所述的缩放器,其中,该频率控制单元包括一低通滤波单元。
15.依据权利要求14所述的缩放器,其中,该频率控制单元包括有:
一可调试低通滤波单元,用以根据一模式选择信号以调整其滤波参数。
16.依据权利要求12所述的缩放器,其中,该频率控制单元包括一第一复用单元,该缩放电路包括一第二复用单元及一缩放单元,其中该第一与该第二复用单元同时受一模式选择信号的控制。
17.依据权利要求12所述的缩放器,其中,该频率控制单元使用一开回路机制以产生该频率控制信号。
18.一种视频系统,包含:
一第一解码器,包括:
一第一跟踪单元,跟踪一第一视频信号,以产生一第一同步信号;及
一第一解码单元,解码该第一视频信号,并根据该第一同步信号以输出一第一解码信号;及
一缩放器,包括:
一频率控制单元,用以接收该第一同步信号,并用以产生一频率控制信号;
一时钟产生单元,用以根据该频率控制信号以产生一输出时钟信号;
一缩放电路,用以接收该第一解码信号,并用以产生一缩放信号;及
一输出单元,接收该缩放信号及该输出时钟信号,并输出一显示信号。
19.依据权利要求18所述的视频系统,其中,该频率控制单元包括有:
一计数单元,根据一参考时钟计数该第一同步信号以产生一计数值;及
一偏移计算单元,根据该计数值及一预定周期,计算出该频率控制信号。
20.依据权利要求18所述的视频系统,还包含:
一第二解码器,用以依据一第二视频信号,以产生一第二解码信号及一第二同步信号;
其中,该频率控制单元根据一模式选择信号,选择该第一及该第二同步信号中的一者,并跟踪被选择的同步信号,以产生该频率控制信号;
其中,该缩放电路根据该模式选择信号,选择该第一及该第二解码信号中的一者,并对被选择的解码信号进行缩放,以产生该缩放信号。
21.依据权利要求18所述的视频系统,其中,该频率控制单元包括一第一复用单元,该缩放电路包括一第二复用单元及一缩放单元,其中该第一与该第二复用单元同时受一模式选择信号的控制。
22.依据权利要求20所述的视频系统,其中,该第一解码器是一亮度色差解码器,该第二解码器是一高画质多媒体接口解码器。
23.一缩放器,包括:
一频率控制单元,用以接收与一解码信号相对应的一同步信号,以及用以产生一频率控制信号;
一时钟产生单元,电耦接该频率控制单元,用以根据该频率控制信号以输出一输出时钟信号;
一缩放电路,用以接收该解码信号,以及用以产生一缩放信号;及
一输出单元,电耦接该时钟产生单元与该缩放电路,用以接收该缩放信号及该输出时钟信号,以输出一显示信号。
24.依据权利要求23所述的缩放器,其中,该频率控制单元包括有:
一计数单元,根据一参考时钟计数该同步信号以产生一计数值;及
一偏移计算单元,根据该计数值及一预定周期计算出该频率控制信号。
25.依据权利要求23所述的缩放器,其中,该频率控制单元包括一第一复用单元,该缩放电路包括一第二复用单元及一缩放单元,其中该第一与该第二复用单元同时受一模式选择信号的控制。
CN2008101290398A 2008-06-24 2008-06-24 视频系统及缩放器 Active CN101616277B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008101290398A CN101616277B (zh) 2008-06-24 2008-06-24 视频系统及缩放器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008101290398A CN101616277B (zh) 2008-06-24 2008-06-24 视频系统及缩放器

Publications (2)

Publication Number Publication Date
CN101616277A CN101616277A (zh) 2009-12-30
CN101616277B true CN101616277B (zh) 2011-08-31

Family

ID=41495637

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101290398A Active CN101616277B (zh) 2008-06-24 2008-06-24 视频系统及缩放器

Country Status (1)

Country Link
CN (1) CN101616277B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1463549A (zh) * 2001-06-15 2003-12-24 成津C&C株式会社 用于高清晰度多画面显示的方法和设备
KR20040006687A (ko) * 2002-07-13 2004-01-24 엘지전자 주식회사 영상 디스플레이 기기의 1스케일러 기반 픽쳐 인 픽쳐처리장치
CN1572115A (zh) * 2001-10-16 2005-01-26 皇家飞利浦电子股份有限公司 增强视频流的选择性解码
KR20050123322A (ko) * 2004-06-24 2005-12-29 주식회사 대우일렉트로닉스 엘씨디 텔레비젼 방송문자의 콘트라스트 제어장치 및 방법
CN1893586A (zh) * 2005-07-04 2007-01-10 三星电子株式会社 视频处理设备、辅助信息处理设备及视频处理方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1463549A (zh) * 2001-06-15 2003-12-24 成津C&C株式会社 用于高清晰度多画面显示的方法和设备
CN1572115A (zh) * 2001-10-16 2005-01-26 皇家飞利浦电子股份有限公司 增强视频流的选择性解码
KR20040006687A (ko) * 2002-07-13 2004-01-24 엘지전자 주식회사 영상 디스플레이 기기의 1스케일러 기반 픽쳐 인 픽쳐처리장치
KR20050123322A (ko) * 2004-06-24 2005-12-29 주식회사 대우일렉트로닉스 엘씨디 텔레비젼 방송문자의 콘트라스트 제어장치 및 방법
CN1893586A (zh) * 2005-07-04 2007-01-10 三星电子株式会社 视频处理设备、辅助信息处理设备及视频处理方法

Also Published As

Publication number Publication date
CN101616277A (zh) 2009-12-30

Similar Documents

Publication Publication Date Title
TWI567634B (zh) 採用多重顯示管線以驅動一影像圖框之獨立部分的裝置、運算系統及方法
CN102196285B (zh) 调整3d图像质量的方法和3d显示设备
CN203313319U (zh) 一种显示系统
CN103475894B (zh) 一种3d腹腔镜视频处理方法
TWI420503B (zh) 立體顯示器
US20150222890A1 (en) Dual-channel three-dimension projector
KR20160146645A (ko) Led tv에 이용되는 데이터 처리 방법, 장치 및 led tv
CN113330478A (zh) 虚拟、增强和混合现实系统以及方法
CN103024315A (zh) 一种根据视频内容实时调整电视画面尺寸的方法
TWI520568B (zh) 三維顯示控制裝置及方法
US8570435B2 (en) Video processing method and device thereof
CN102881271A (zh) 液晶显示装置的驱动方法及其驱动系统
CN209881957U (zh) 图像显示设备及立体图像处理电路
CN101616277B (zh) 视频系统及缩放器
CN105516633B (zh) 一种图像处理系统
TWI411294B (zh) 視訊系統及縮放器
Callway Variable Frame Rate Technology—Change Is Good!
CN103544932B (zh) 预防讯号切换导致画面显示异常的显示方法及其显示设备
CN116743982A (zh) 图像显示系统及显示方法
CN112188181B (zh) 图像显示设备、立体图像处理电路及其同步信号校正方法
TW201248609A (en) A display control device and method thereof for reducing the amount of image zooming
CN112653860A (zh) 一种基于HDMI接口的CameraLink信号源数据处理方法
CN102300107B (zh) 影像转换装置以及影像信号的转换方法
CN101808217B (zh) 视频处理方法与装置
TWI581247B (zh) 顯示裝置及其控制方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant