KR20040006687A - 영상 디스플레이 기기의 1스케일러 기반 픽쳐 인 픽쳐처리장치 - Google Patents

Abstract

본 발명은 영상 디스플레이 기기에서 픽쳐 인 픽쳐(PIP: Picture In Picture) 기능을 구현하기 위한 장치에 관한 것이다.

본 발명은 BS신호를 포함하는 복수개의 영상신호 및 외부 입력신호를 멀티 컴포넌트 처리, 칼라 디코딩, 디인터레이싱, 디지털/아날로그 변환 처리하여 PIP 주화면 및 부화면으로 디스플레이하는 장치에 있어서, 선택된 영상신호를 주화면 및 부화면으로 각각 디스플레이 처리하기 위한 스케일링수단, 아날로그 BS신호를 디지털 신호로 변환하여 상기 스케일링 수단의 PIP 부화면 입력단에 공급하는 아날로그/디지털 변환수단, 외부 입력 영상신호를 디인터레이싱 처리하여 출력하는 디인터레이서, 상기 아날로그/디지털 변환수단 또는 디인터레이서의 출력을 제어하여 상기 스케일링 수단의 PIP 부화면 입력을 상기 디지털 변환된 BS 신호 또는 디인터레이서에서 출력되는 외부 입력신호 중의 하나가 선택되도록 제어하는 제어수단; 을 포함하여 구성되며, 1스케일러 시스템에서도 BS신호를 부화면으로 처리할 수 있고, 외부 입력을 주화면과 부화면 영상자원으로 동시에 공급할 수 있다.

Description

영상 디스플레이 기기의 1스케일러 기반 픽쳐 인 픽쳐 처리장치{Picture In Picture Based On 1-Scaler Of Video Display Device}

본 발명은 영상 디스플레이 기기에서 픽쳐 인 픽쳐(PIP: Picture In Picture) 기능을 구현하기 위한 장치에 관한 것으로서, 특히 1스케일러(1-Scaler) 시스템을 적용한 PDP 등과 같은 영상 디스플레이 기기에서 BS 신호를 별도의 스케일러 없이 PIP로 구현할 수 있도록 한 영상 디스플레이 기기의 1스케일러 기반 PIP 처리장치에 관한 것이다.

도1은 종래의 PDP에 적용하는 1스케일러 PIP 시스템을 보여주고 있다. 도1에 나타낸 바와 같이 종래의 1스케일러를 적용한 PDP에서 PIP처리 장치는, BS 입력 및 외부 입력 영상신호를 처리하기 위한 멀티 컴포넌트 프로세서(Multi-Component Processor)(11)와, 상기 멀티 컴포넌트 프로세서에서 출력된 아날로그 RGB신호 및 아날로그 PC 입력신호를 주화면으로 하고, 외부 입력을 부화면으로 하여 PIP처리를수행하기 위한 마스터 스케일러(Master Scaler)(12)와, 상기 멀티 컴포넌트 프로세서에서 출력된 수평 및 수직신호(H/V)로부터 동기신호를 생성하여 상기 마스터 스케일러에 공급하기 위한 동기 신호 발생기(SYNC GEN.)(13)와, 외부입력 영상신호를 디코딩하기 위한 칼라 디코더(Color Decoder)(14)와, 상기 칼라 디코더 출력을 디인터레이싱(deinterlacing) 처리하여 상기 마스터 스케일러의 부화면 입력단에 공급하기 위한 디인터레이서(Deinterlacer)(15)와, 상기 디인터레이서에서 출력된 디지털 RGB신호를 아날로그 RGB신호로 변환하여 상기 멀티 컴포넌트 프로세서에 공급하는 디지털/아날로그 변환기(DAC)(16)를 포함하여 이루어지고 있다.

도1을 참조하여 종래의 1스케일러 기반 PIP 처리장치의 동작을 설명한다.

멀티 컴포넌트 프로세서(11)에는 아날로그 BS입력신호 및 칼라 디코딩, 디인터레이싱, 디지털/아날로그 변환된 외부 입력신호가 각각 입력된다. 즉, 멀티 컴포넌트 프로세서(11)에는 아날로그 BS신호로서 YPbPr1(Video2), YPbPr2(Video3), RGB/HV가 입력되고, 멀티 컴포넌트 프로세서(11)는 입력된 아날로그 BS신호나 외부 입력신호를 처리하여 아날로그 RGB신호를 출력하며, 아날로그 RGB신호는 마스터 스케일러(12)의 주화면 입력단에 입력되고, 멀티 컴포넌트 프로세서(11)에서 출력되는 수평 및 수직신호(H/V)는 동기신호 발생기(13)에 공급된다.

동기신호 발생기(13)는 입력된 수평 및 수직신호(H/V)를 기반으로 하여 마스터 스케일러(12)의 주화면/부화면 등의 신호처리에 필요한 수평, 수직 동기신호를 생성하여 마스터 스케일러(12)에 입력한다. 마스터 스케일러(12)의 주화면 입력단에는 상기 멀터 컴포넌트 프로세서(11)의 아날로그 RGB신호와 아날로그 PC신호가입력된다.

한편, 외부 입력신호는 Y/C신호(Video1), 컴포넌트 480i신호(Video4)이며, 이 외부 입력신호는 칼라 디코더(14)를 거쳐서 디코딩된 후 디인터레이서(15)를 거쳐서 디지털 YUV신호(16비트)가 마스터 스케일러(12)의 부화면 입력단에 공급된다. 또한, 디인터레이서(15)에서 출력되는 디지털 RGB신호(24비트)는 디지털/아날로그 변환기(16)에 의해서 아날로그 RGB, HV신호로 변환되어 멀티 컴포넌트 프로세서(11)에 입력된다.

따라서, 상기 마스터 스케일러(12)는 주화면 입력단에 아날로그 PC신호, 아날로그 BS신호, 외부 입력신호가 모두 입력될 수 있고, 부화면 입력단에는 디지털 YUV신호(16비트)가 입력된다. 마스터 스케일러(12)는 PIP모드에서 상기 주화면 입력단으로 공급되는 영상신호를 주화면으로 디스플레이 처리하고, 부화면 입력단으로 공급되는 영상신호를 부화면으로 디스플레이 처리하게 된다.

그런데, 지금까지 설명한 상기 도1의 1스케일러 기반 PIP처리장치는 스케일러(12)의 PIP 주화면 입력단에는 외부신호, PC신호, BS신호가 모두 입력되지만 PIP 부화면 입력단에는 단지 외부 입력신호만 입력되어 부화면으로 처리되고 있으므로, 부화면은 외부 입력만 가능하게 된다. 또한, 부화면 입력단으로 입력되는 신호는 디지털 YUV신호(16비트)로 입력되고, 주화면으로 입력되는 신호(디지털/아날로그 변환기(16)를 통해 멀티 컴포넌트 프로세서(11)에 입력되는 신호)는 디지털 RGB신호(24비트)로서, 이 것은 부화면 입력 YUV신호(16비트)와는 다르기 때문에 이를 동시에 사용할 수 없는 제약이 따른다. 이 것은 1스케일러를 사용할 경우에 주화면과부화면의 비트 수를 각각 다르게 할당해야 하기 때문이다(주화면 입력단과 부화면 입력단의 영상자원은 서로 트레이드-오프(trade-off)관계). 즉, 이로 인하여 주화면과 부화면에 입력 자원(영상신호)을 동시에 줄 수 없는 것이다.

따라서 기존의 1스케일러 기반 PIP 처리장치는 서로 혼재된 신호가 입력될 경우(480i신호와 BS신호 여러 개가 입력되는 경우)에 PIP선택이 불가능해지는 문제가 발생하는 것이다. 예를 들면, 주화면이 BS신호이고 부화면이 480i신호(Video1), 480p신호(Video2), 480i신호(Video3)가 입력되는 경우에는 PIP입력 절환시 480p신호(Video2) 입력에서 PIP가 해지되기 때문에 480i신호(Video3)로 입력 절환이 불가능해지게 된다. 즉, 1스케일러에서 PIP를 구현할 경우에는 비디오2(Video2) 입력이 480p신호이면 비디오1(Video1) 입력은 480i로 처리가 가능하지만, 비디오3(Video3) 입력이 480p신호이면 480p신호를 동시에 디스플레이 처리할 수 없기 때문에 PIP가 해지되는 것이다.

지금까지 설명한 기존 1스케일러 기반 PIP 처리장치의 문제점을 정리해 보면, 1스케일러(12)의 주화면은 HD/PC신호 디스플레이가 가능하지만 부화면은 외부 입력만 가능하다는 제약(480p와 같은 HD신호는 디스플레이 불가능)이 있고, 1스케일러(12)의 부화면 입력단으로는 16비트의 디지털 YUV신호가 입력되고 디지털/아날로그 변환기(16)를 통해 주화면 입력단으로 입력되는 신호는 디지털 RGB(24비트)신호가 입력되므로 이들을 동시에 사용할 수 없다는 제약이 있고, 이러한 제약으로 인하여 1스케일러 PIP 시스템에 서로 혼재된 신호가 입력될 경우(480i신호와 BS신호 여러 개가 입력되는 경우)에는 PIP 입력 선택이 불가능하다는 문제점이 있다.

또한 기존의 1스케일러 기반의 PIP 처리장치는 부화면 입력이 디인터레이싱된 480p신호만 받아들일 수 있기 때문에 720p, 1125i와 같은 신호가 입력될 경우 이를 480p로 처리함으로써 화면이 겹치는 문제점도 발생하였다.

본 발명의 목적은 상기한 기존의 1스케일러 기반 PIP 처리장치의 문제점을 해결하여, 부화면 입력단으로 BS입력이 가능한 1스케일러 기반의 PIP 처리장치를 제공하는데 있다.

본 발명의 또 다른 목적은 480p와 같은 HD신호를 스케일러의 주화면과 부화면 입력 자원으로 동시에 사용할 수 있도록 한 1스케일러 기반의 PIP 처리장치를 제공하는데 있다.

본 발명의 또 다른 목적은 1스케일러 PIP 시스템에 서로 혼재된 신호가 입력될 경우(480i신호와 BS신호 여러 개가 입력되는 경우)에도 PIP 입력 선택이 가능하도록 한 1스케일러 기반의 PIP 처리장치를 제공하는데 있다.

본 발명의 또 다른 목적은 480p신호 뿐만 아니라 720p, 1125i와 같은 신호가 입력될 경우 각각의 입력신호 형태에 적합한 픽셀 클럭(Pixel Clock)을 제공함으로써, 다양한 형태의 신호 입력과 처리가 가능하고 이 신호들의 PIP 처리 시에 발생하였던 화면 겹침의 문제점을 해소할 수 있도록 한 1스케일러 기반의 PIP 처리장치를 제공하는데 있다.

도1은 종래의 1스케일러 기반 PIP 처리장치의 블럭도

도2는 본 발명의 1스케일러 기반 PIP 처리장치의 블럭도

상기 목적을 달성하기 위한 본 발명의 1스케일러 기반 PIP 처리장치는, 복수개의 입력 영상신호를 아날로그 RGB 신호로 변환하는 멀티 컴포넌트 프로세서, PIP 처리를 위한 스케일러, 외부 입력신호에 대한 칼라 디코더 및 디인터레이서, 상기 디인터레이싱된 디지털 신호를 아날로그 신호로 변환하는 디지털/아날로그 변환기를 포함하고; 1스케일러에서, 상기 멀티 컴포넌트 프로세서 출력신호를 스케일러의 PIP 주화면으로 처리하고, 디인터레이싱된 외부입력신호를 스케일러의 PIP 부화면으로 처리하는 영상 디스플레이 기기의 PIP 처리장치에 있어서,

아날로그 BS신호를 PIP 부화면으로 처리할 수 있도록 디지털 YUV 신호로 변환하는 아날로그/디지털 변환수단, 상기 아날로그/디지털 변환수단에 의해서 변환된 디지털 YUV 신호 또는 상기 디인터레이싱된 외부 입력신호를 부화면으로 하고 상기 변환된 아날로그 RGB신호를 주화면으로 하여 PIP 처리를 수행하는 스케일링 수단, 상기 PIP 처리 시, 신호 입력 선택에 대응하여 상기 아날로그/디지털 변환수단 또는 디인터레이서의 출력 포트를 제어하여 PIP 부화면 입력을 BS 신호 또는 외부 입력신호 중의 하나가 선택되도록 제어하는 제어수단; 을 포함하여 이루어지는 것을 특징으로 하는 1스케일러 기반 PIP 처리장치이다.

또한, 상기 본 발명의 1스케일러 기반 PIP 처리장치에서 상기 제어수단은, PIP 처리 시, 신호 입력 선택에 대응하여 상기 아날로그/디지털 변환수단의 출력인 BS 신호를 PIP 부화면으로 선택할 경우에는 디인터레이서 출력 포트(Port)를 하이 임피던스(High impedance)로 유지시키고, 외부 입력인 디인터레이서 출력신호를 PIP 부화면으로 선택할 경우에는 상기 아날로그/디지털 변환수단의 출력 포트를 하이 임피던스로 유지시키는 것을 특징으로 한다.

또한, 상기 본 발명의 1스케일러 기반 PIP 처리장치에서 상기 제어수단은, PIP 부화면으로 입력되는 신호 형태에 따라 해당 픽셀 클럭이 선택되어 공급되도록 상기 아날로그/디지털 변환수단이나 디인터레이서를 제어하는 것을 특징으로 한다.

또한, 상기 본 발명의 1스케일러 기반 PIP 처리장치에서 상기 디인터레이서에서 출력되는 디지털 YUV신호를 아날로그 신호로 변환하여 상기 PIP 주화면 입력신호로 동시에 제공할 수 있도록 하기 위한 디지털/아날로그 변환수단을 포함하는 것을 특징으로 한다.

도2는 PDP에 적용되는 본 발명의 1스케일러 기반 PIP 처리장치의 실시예 구성을 보여주고 있다.

도2에 나타낸 바와 같이 본 발명의 1스케일러 기반 PIP 처리장치는, BS 입력 및 외부 입력 영상신호를 처리하기 위한 멀티 컴포넌트 프로세서(Multi-Component Processor)(21)와, 상기 멀티 컴포넌트 프로세서에서 출력된 아날로그 RGB신호 및 아날로그 PC 입력신호를 주화면으로 하고 외부 입력이나 BS신호를 부화면으로 하여 PIP처리를 수행하기 위한 스케일러(Scaler)(22)와, 상기 멀티 컴포넌트 프로세서에서 출력된 수평 및 수직신호(H/V)로부터 동기신호를 생성하여 상기 스케일러에 공급하기 위한 동기 신호 발생기(SYNC GEN.)(23)와, 외부입력 영상신호를 디코딩하기 위한 칼라 디코더(Color Decoder)(24)와, 상기 칼라 디코더 출력을 디인터레이싱(deinterlacing) 처리하여 상기 스케일러의 부화면 입력단에 공급하기 위한 디인터레이서(Deinterlacer)(25)와, 상기 디인터레이서에서 출력된 디지털 YUV신호를 아날로그 YUV신호로 변환하여 상기 멀티 컴포넌트 프로세서에 공급하는디지털/아날로그 변환기(DAC)(26)와, 상기 BS입력신호를 스케일러의 PIP 부화면으로 처리할 수 있도록 아날로그 BS신호를 디지털 YUV신호로 변환하여 스케일러 부화면 입력단에 공급하는 아날로그/디지털 변환기(ADC)(27)와, 상기 스케일러의 PIP 처리 시, 주화면/부화면 선택에 대응하여 상기 디인터레이서(25) 및 아날로그/디지털 변환기(27)의 출력포트를 제어하고, 신호 형태에 따른 픽셀 클록 공급을 제어하며, IIC 버스(I²C Bus)를 통해서 회로 각 요소들을 제어하는 마이컴(28)을 포함하여 이루어지고 있다.

도2를 참조하여 본 발명의 1스케일러 기반 PIP 처리장치의 동작을 살펴본다.

멀티 컴포넌트 프로세서(21)에는 아날로그 BS입력신호가 입력됨과 함께, 칼라 디코딩, 디인터레이싱, 디지털/아날로그 변환된 외부 입력신호가 YUV신호(480p, 720p, 1125i)로 각각 입력된다. 즉, 멀티 컴포넌트 프로세서(21)에는 아날로그 BS신호로서 YPbPr1(Video2), YPbPr2(Video3), YUV가 입력되고, 멀티 컴포넌트 프로세서(21)는 입력된 아날로그 BS신호나 외부 입력신호를 처리하여 아날로그 RGB신호로 변환된 영상신호를 스케일러(22)의 주화면 입력단에 공급하며, 또한 수평 및 수직신호(H/V)를 동기신호 발생기(23)에 공급한다.

동기신호 발생기(23)는 입력된 수평 및 수직신호(H/V)를 기반으로 하여 스케일러(22)의 주화면/부화면 등의 신호처리에 필요한 수평, 수직 동기신호를 생성하여 스케일러(22)에 입력한다. 스케일러(22)의 주화면 입력단에는 상기 멀터 컴포넌트 프로세서(21)의 아날로그 RGB신호와 아날로그 PC신호가 입력된다.

한편, 외부 입력신호는 Y/C신호(Video1), 컴포넌트 480i신호(Video4) 등이며, 이 외부 입력신호는 칼라 디코더(24)를 거쳐서 19비트의 디지털 YUV신호(YUV 16비트, H/V 각1비트, CLK 1비트)로 디코딩된 후에, 디인터레이서(25)를 거쳐서 디지털 YUV신호가 출력된다. 디인터레이서(25)의 출력신호는 스케일러(22)의 부화면 입력단에 17비트의 디지털 신호(YUV 16비트, CLK 1비트)로 공급되며, 또한 19비트의 디지털 신호(YUV 16비트, H/V 각1비트, CLK 1비트)로 디지털/아날로그 변환기(26)에 공급된다.

디지털/아나로그 변환기(26)는 입력된 디지털 YUV신호를 아날로그 YUV신호로 변환하여 멀티 컴포넌트 프로세서(21)에 공급함으로써, 디인터레이싱된 외부 입력신호가 주화면과 부화면을 위한 영상 자원으로 동시 공급/디스플레이 가능하도록 하였다.

한편, 아날로그/디지털 변환기(27)는 아날로그 BS신호를 디지털 YUV신호(YUV 16비트, CLK 1비트)로 변환하여 출력하며, 아날로그/디지털 변환기(27)에서 출력되는 디지털 YUV신호(CLK 포함)는 스케일러(22)의 부화면 입력단에 공급된다.

따라서, 상기 스케일러(22)는 주화면 입력단에 아날로그 PC신호, 아날로그 BS신호, 외부 입력신호가 모두 입력될 수 있고, 부화면 입력단에는 BS신호를 변환한 디지털 YUV/CLK신호(17비트)나, 디인터레이서(25)에서 출력된 외부 입력 디지털 YUV/CLK신호(17비트)가 입력된다.

마이컴(28)은 사용자에 의한 부화면 입력 선택(도시 생략된 리모콘 및 리모콘 수광부와 같은 사용자 인터페이스 수단을 이용한 입력 선택 조작)에 따라 디인터레이서(25)의 출력(외부 입력) 또는 아날로그/디지털 변환기(27)의 출력(BS신호)을 선택하여 스케일러(22)의 부화면 입력단에 공급해 준다.

예를 들어, 부화면 입력을 디인터레이서(25)의 출력을 이용할 경우에 마이컴(28)은 IIC 버스를 통해서 아날로그/디지털 변환기(27)의 출력 포트(Port)를 하이 임피던스(Hi impedance) 상태로 유지시킴으로써 아날로그/디지털 변환기(27)의 출력을 차단하고, 디인터레이서(25)의 출력인 디지털 YUV/CLK 신호가 손실없이 스케일러(22)의 부화면 입력단에 공급되도록 제어한다. 또는 부화면 입력을 BS신호 즉, 아날로그/디지털 변환기(27)의 출력을 이용할 경우에는 마이컴(28)이 IIC 버스를 통해서 디인터레이서(25)의 출력 포트를 하이 임피던스 상태로 유지시킴으로써 디인터레이서(25)의 출력을 차단하고, 아날로그/디지털 변환기(27)의 출력인 디지털 YUV/CLK 신호가 손실없이 스케일러(22)의 부화면 입력단에 공급되도록 제어한다.

즉, 본 발명에서는 마이컴(28)이 IIC 버스를 통해서 아날로그/디지털 변환기의 출력이나 디인터레이서의 출력 포트를 선택적으로 하이 임피던스 상태로 제어함으로써, 별도의 스위칭 소자(MUX, Switching IC)를 사용하지 않고 스케일러(22)의 부화면 입력을 BS신호 또는 외부 입력신호 중에서 제약없이 선택할 수 있다.

한편, 기존의 1스케일러 기반 PIP 처리장치에서는 디인터레이싱된 480p 신호만 PIP 부화면으로 받아들일 수 있기 때문에 720p, 1125i와 같은 신호 입력시에는 이를 480p로 처리함으로써, 디스플레이되는 PIP 화면이 겹치는 문제점이 발생하였다. 그러나, 본 발명에서는 디인터레이서(25)의 출력 클럭(CLK), 아날로그/디지털변환기(27)의 출력 클럭(CLK)을 마이컴(28)에서 다음의 표1과 같은 신호 형태에 따라 적절하게 적용하여 해당 픽셀 클럭을 스케일러(22)에 공급시켜 줌으로써, 스케일러(22)는 선택된 영상 입력신호의 픽셀 클럭을 카운트하여 480p는 480p로 처리하고, 720p와 1125i는 720p 및 1125i에 맞게 처리할 수 있게 된다.

신호형태	실제 Pixel Clock	적용 Pixel Clock
480p	27MHz	27MHz
720p	74.25MHz	74.25MHz
1125i	74.25MHz	37.125MHz

상기 표1에 나타낸 바와 같이, 480p의 경우는 27MHz의 적용 픽셀 클럭(Pixel Clock)으로, 720p는 74.25MHz의 적용 픽셀 클럭으로, 1125i는 37.125MHz의 적용 픽셀 클럭으로 각각 공급시켜 주는 것이다.

상기한 바와 같이 본 발명의 1스케일러 기반 PIP 처리장치는 BS 입력을 PIP 부화면으로 처리할 수 있고, 외부 입력을 스케일러의 주화면 입력단과 부화면 입력단에 동시에 줄 수 있게 되었으며, 다양한 신호 형태에 따라 적절한 클럭이 공급될 수 있도록 제어하였다.

본 발명은 간단한 구성과 마이컴 제어만으로 1스케일러 기반의 PIP 시스템에서 BS 신호를 PIP 부화면으로 사용할 수 있게 하였다. 또한 본 발명은 외부 입력 신호를 주화면과 부화면 영상 자원으로 동시에 공급하는 것이 가능해 졌고, 기존의 1스케일러 PIP의 제약을 극복하였으며, 신호 형태에 따라 적절한 픽셀 클럭을 적용함으로써 PIP 디스플레이 영상의 겹침 문제를 해결하였다.

Claims (4)

1. BS신호를 포함하는 복수개의 영상신호 및 외부 입력신호를 멀티 컴포넌트 처리, 칼라 디코딩, 디인터레이싱, 디지털/아날로그 변환 처리하여 PIP 주화면 및 부화면으로 디스플레이하는 장치에 있어서,

   선택된 영상신호를 주화면 및 부화면으로 각각 디스플레이 처리하기 위한 스케일링수단, 아날로그 BS신호를 디지털 신호로 변환하여 상기 스케일링 수단의 PIP 부화면 입력단에 공급하는 아날로그/디지털 변환수단, 외부 입력 영상신호를 디인터레이싱 처리하여 출력하는 디인터레이서, 상기 아날로그/디지털 변환수단 또는 디인터레이서의 출력을 제어하여 상기 스케일링 수단의 PIP 부화면 입력을 상기 디지털 변환된 BS 신호 또는 디인터레이서에서 출력되는 외부 입력신호 중의 하나가 선택되도록 제어하는 제어수단; 을 포함하여 이루어지는 것을 특징으로 하는 영상 디스플레이 기기의 1스케일러 기반 픽쳐 인 픽쳐 처리장치.
2. 제 1항에 있어서, 상기 제어수단은 아날로그/디지털 변환수단의 출력인 BS 신호를 PIP 부화면으로 선택할 경우에는 디인터레이서 출력 포트(Port)를 하이 임피던스(High impedance)로 유지시키고, 외부 입력인 디인터레이서 출력신호를 PIP 부화면으로 선택할 경우에는 상기 아날로그/디지털 변환수단의 출력 포트를 하이 임피던스로 유지시키는 것을 특징으로 하는 영상 디스플레이 기기의 1스케일러 기반 픽쳐 인 픽쳐 처리장치.
3. 제 1항에 있어서, 상기 제어수단은 PIP 처리를 위해 입력되는 신호 형태에 따라 해당 픽셀 클럭이 선택되어 공급되도록 상기 아날로그/디지털 변환수단, 디인터레이서의 클럭 출력을 제어하는 것을 특징으로 하는 영상 디스플레이 기기의 1스케일러 기반 픽쳐 인 픽쳐 처리장치.
4. 제 1항에 있어서, 상기 디인터레이서에서 출력되는 디지털 YUV신호를 아날로그 YUV신호로 변환하여 멀티 컴포넌트 프로세서를 통해 스케일링수단의 PIP 주화면으로 동시에 공급하는 것을 특징으로 하는 영상 디스플레이 기기의 1스케일러 기반 픽쳐 인 픽쳐 처리장치.