KR101605183B1 - 디스플레이포트 싱크 및 데이터 제공 방법 - Google Patents

Abstract

본 발명은 디스플레이포트 싱크 및 데이터 제공 방법에 관한 것이다.
본 발명에서는 듀얼포트 데이터 버퍼를 이용하여 데이터 버퍼에 남아있는 데이터 길이를 파악하고, 데이터 길이가 기준값보다 길게 형성되는 경우에는 픽셀클럭을 느리게 조정하고, 데이터 길이가 기준값보다 짧게 형성되는 경우에는 픽셀클럭을 빠르게 조정하는 디스플레이포트 싱크 및 데이터 제공 방법이 제공된다.

Description

디스플레이포트 싱크 및 데이터 제공 방법{DISPLAYPORT SINK AND SYNCRONIZING METHOD BETWEEN LINK CLOCK AND PIXEL CLOCK IN DISPLAYPORT}

본 발명은 디스플레이포트 싱크 및 데이터 제공 방법에 관한 것으로서, 디스플레이포트 싱크에서 입력받는 링크클럭을 오차를 최소화하여 픽셀클럭으로 동기화시키는 디스플레이포트 싱크 및 데이터 제공 방법에 관한 것이다.

모니터나 TV와 같은 디스플레이 장치에 화면을 전송하는 인터페이스(interface: 연결방식)는 다양한 규격이 존재하고 있다. 1990년대 이전까지는 D-Sub나 컴포지트와 같은 아날로그 데이터 전송용 인터페이스가 주로 쓰이다가 2000년대 들어와 DVI(Digital Visual Interface)와 같은 디지털 데이터 전송용 인터페이스가 본격적으로 보급되기 시작했다. 아날로그 대비 디지털 인터페이스의 장점이라면 기기 내부나 주변환경에서 발생하는 노이즈로부터 비교적 자유롭고, 케이블의 재질이나 길이에 따른 품질(화질) 저하가 적다는 점이다. 특히 1990년대 후반 들어 디지털 영상 처리에 유리한 LCD(액정) 기반 디스플레이 장치가 대중화되면서 디지털 인터페이스의 보급은 점차 늘어나기 시작했다.

DVI는 기본적으로 PC용 모니터를 위한 인터페이스였기 때문에 TV나 DVD플레이어 같은 AV기기에 쓰기엔 커넥터나 포트의 크기가 너무 크다는 것이 문제였다. 그리고 영상 신호만 전달하기 때문에 음성까지 출력하려면 별도의 케이블을 추가로 연결해야 하는 것도 불편하다는 지적을 받았다. 이런 DVI의 단점을 극복하고자 나온 것이 바로 2003년에 나온 HDMI(High-Definition Multimedia Interface)다. HDMI는 디지털 방식의 영상뿐 아니라 음성까지 전달할 수 있으며, 커넥터의 크기도 작아서 AV 기기에 쓰기에 적합하다.

다만, HDMI는 PC관련 업체가 아닌 히타치, 소니, 파나소닉과 같은 AV 가전 업체들이 주축이 되어 개발한 것이었고, 이를 기기에 적용하기 위해선 라이선스를 맺고 특허 사용료를 내야 하는 점이 PC 관련 업체들에겐 부담으로 작용했다. 이리하여 PC 관련 업체들이 중심이 되어 HDMI에 대항할만한 새로운 디지털 인터페이스가 개발되기 시작했는데, 그 결과물이 바로 ‘디스플레이포트(DisplayPort, 약칭 DP)’다.

DP는 DVI와 마찬가지로 디지털 영상 신호를 전달한다. 그리고 영상뿐 아니라 디지털 음성도 하나의 케이블로 출력할 수 있으며, 커넥터의 크기가 작은 것이 HDMI와 유사하다. DP는 2006년에 VESA(Video Electronics Standards Association: 영상전자표준위원회)에서 첫 번째 표준(버전 1.0)을 지정하며 공식적으로 모습을 드러냈는데, 이는 인텔, AMD, 델, HP, 애플과 같은 PC 관련 업체들의 강한 지지를 받았다.

HDMI가 컴포지트나 컴포넌트와 같은 AV기기용 영상 인터페이스를 대신하는 목적이 컸다면, DP는 D-Sub나 DVI와 같은 PC용 영상 인터페이스를 대체할 목적으로 태어난 것이다. DP는 2012년 현재 최신 규격인 1.2 버전 기준으로 최대 17.28Gbps의 대역폭(데이터를 전달하는 통로)을 발휘하는데, 이는 DVI(싱글링크 기준 3.96Gbps) 의 4배를 넘고 HDMI(1.4 버전 기준 10.2Gbps)보다도 높은 수준이다. 덕분에 1920x1080의 풀HD급은 물론, 2560x1600이나 3840x2160과 같은 초고해상도의 화면, 그리고 3D 입체영상의 구현도 가능하다.

DP의 또 다른 특징이라면 앞서 언급한 것처럼 디지털 음성도 하나의 케이블로 전달이 가능하다는 점이다. 2채널 스테레오 음성은 물론, 5.1채널이나 7.1채널의 입체음향의 전송이 가능하며, 디지털 음성 신호를 분리해 각 채널의 스피커로 전송할 수 있는 디코더(decoder: 압축해제기) 내장 앰프를 사용하면 입체음향을 즐길 수 있다. 이 때문에 DP를 갖춘 데스크탑이나 노트북은 별도의 음성 출력용 케이블을 연결하지 않고도 DP 케이블만 있으면 모니터에 내장된 스피커로 음성을 출력할 수 있다.

이와 함께, DP는 PC용 디스플레이에 특화된 인터페이스답게 다중 모니터 출력과 관련된 기능이 충실하다. 하나의 포트를 여러 갈래로 나누는 전용 허브(hub: 분배기)를 사용하면 1개의 DP에서 복수의 모니터로 각각 다른 화면을 출력할 수 있다. 다만, 이는 기기에 따라 지원하지 않는 경우도 있으며, 지원하더라도 하나의 DP 당 연결할 수 있는 모니터의 수가 다를 수 있다. AMD의 그래픽카드인 라데온 HD 5000/6000 시리즈는 하나의 DP당 3대씩, 2개의 DP를 사용할 경우 최대 6대의 모니터를 연결해 하나의 화면처럼 쓸 수 있는 ‘아이피니티(Eyefinity)’ 기술을 적용한 바 있다.

위와 같이 DP는 HDMI와 비슷한 점이 많은 규격이다. 그리고 디지털 방식의 영상을 전송한다는 점에서는 DVI와도 유사점이 있다. 실제로 DP는 변환 케이블이나 변환 젠더를 이용해 HDMI나 DVI 포트에 꽂아 사용할 수도 있다. 이때 HDMI포트에 꼽을 경우에는 영상과 음성이 동시 출력되며 DVI의 경우에는 영상만 출력된다.

앞에서 설명한 대로, DP는 PC 관련 업체들이 중심이 되어 개발했으며, HDMI와 달리 별도의 로열티가 들지 않는다는 이점이 있다. 이런 이유로 2010년 전후부터 데스크탑용 그래픽카드 및 노트북, 그리고 PC용 모니터를 중심으로 사용빈도가 높아지고 있다.

디스플레이포트에서는 영상을 송부하는 장치를 DP 소스(source)라 하고, 수신하는 장치를 DP 싱크(sink)라 부른다. 도 1은 DP 소스에서 전송되는 데이터를 이용하여 DP(디스플레이포트) 싱크에서 픽셀클럭과 픽셀데이터를 생성하는 과정을 설명하는 블록도이다. DP 소스에서는 메인링크 데이터스트림(Main Link Data Stream)과 보조채널 데이터(Aux Channel Data)을 통해서 클럭이 포함된 데이터를 DP 싱크로 전송한다. DP 싱크의 DP Rx 파이(PHY)는 수신된 메인링크 데이터스트림으로부터 클럭을 복원하여 링크클럭을 생성하고, 메인링크 데이터를 수신한다. 또한 메인링크 데이터스트림의 어트리뷰트(attribute)에 포함된 PLL 보정값 M값 및 N값을 이용하여 픽셀클럭(Link Clock)을 생성한다. 이후 주파수변환신호전달장치(DP Rx Link의 일부 구성임)를 사용하여 링크클럭에 따라 입력되는 메인링크 데이터를 픽셀클럭(링크클럭과 동일한 클럭임)에 따른 픽셀데이터로 변환하여 디스플레이 장치로 공급하는 것이다.

도 2는 종래 DP Rx 파이 및 DP Rx 링크에서 픽셀클럭을 생성하는 과정을 설명하는 흐름도이다. 도 2는 DP Rx Link내의 　픽셀 클럭 복원에 관련된 M,N 추출회로부와 M,N 보정회로부 및 픽셀 클럭 재생용 PLL에 관한 구성도이다. DP 소스로부터 전송되는 메인링크 데이터스트림 어트리뷰터로부터 M, N 추출회로부를 이용하여 M값과 N값을 추출한다. 이후 M, N 보정 회로부를 통해 소수점 등을 보정한 후, 픽셀클럭 재생용 PLL 회로에 입력하여 스트림클럭에 M값을 곱한 후 N값을 나누는 방식으로 픽셀클럭을 생성하는 것이다.

M값 및 N값은 비디오 프레임당 한 번씩 보내게 된다. 그런데, 링크클럭과 픽셀클럭은 정확한 배수 관계로 나누거나 떨어지지 않는 관계이므로 양자의 관계를 M값 및 N값으로 표현할 경우 오차가 발생하게 된다. 또 다른 문제점은 픽셀클럭 재생용 PLL 자체의 오프세트(offset)로 인하여 재생되는 픽셀클럭은 디스플레이 장치에서 사용되어야 하는 정확한 픽셀클럭과는 오차가 있게 된다. 재생용 PLL 자체의 오프세트(offset)은 시그마델타 방식의 PLL의 경우 비교적 큰 오프세트를 가지는 것으로 알려져 있다. 여기서 PLL 자체의 오프세트라는 것은 주파수 오프세트(frequency offset)으로도 불리는 것으로서 100MHz 클럭을 생성하려고 의도하더라도 PLL의 물리적 특성에 의한 오차에 의해 101MHz 또는 99MHz 등과 같이 오차가 있는 클럭이 출력되는 것을 의미한다.

따라서 복원된 픽셀클럭을 이용하여 디스플레이 장치를 구동하면, 디스플레이 장치의 수평동기와 수직동기가 일치하지 않아 이미지가 정상적으로 디스플레이되지 못하고 흘러내리게 되는 문제점이 발생되었다. 또한 픽셀클럭 재생용 PLL의 특성상 긴 시간에 걸쳐 평균적인 주파수를 맞춘다 하더라도 특정 시간대에서는 클럭이 동기가 일치하지 않는 문제점이 발생될 수 있었다.

특허문헌 1: 한국등록특허 제10-0139827호 (1998.03.06. 등록)

본 발명은 상기와 같은 문제점을 해결하고자 하는 것으로서, 링크클럭으로부터 픽셀클럭을 정확하게 동기화되도록 생성하는 디스플레이포트 싱크 및 데이터 제공 방법을 제시하는 것을 목적으로 한다.

본 발명의 상기 목적은 디스플레이포트 소스로부터 메인링크 데이터스트림과 보조채널 데이터를 입력받은 후 픽셀데이터와 픽셀클럭을 제공하는 디스플레이포트 싱크에 있어서, 입력되는 상기 메인링크 데이터스트림으로부터 링크클럭을 복원하고, 복원된 링크클럭에 따라 메인링크 데이터를 출력하는 DP Rx 파이와, 링크클럭에 따라 상기 메인링크 데이터를 입력받은 후, 입력된 데이터를 제1데이터로 출력하고, 상기 DP Rx 파이로부터 입력되는 데이터가 쓰여지는 쓰기 주소와, 상기 제1데이터로 출력되는 읽기 주소를 출력하는 듀얼포트 데이터 버퍼와, 듀얼포트 데이터 버퍼로부터 상기 쓰기 주소와 상기 읽기 주소를 입력받은 후, 상기 쓰기 주소와 상기 읽기 주소의 차이값을 이용하여 사후 보정된 M값 및 사후 보정된 N값 중에서 적어도 하나를 출력하는 M, N 조정 회로부와, 사후 보정된 M값 및 사후 보정된 N값을 이용하여 상기 링크클럭을 픽셀클록으로 변환하여 출력하는 주파수변환신호전달장치 및 듀얼포트 데이터 버퍼로부터 출력되는 제1데이터와 상기 주파수변환신호전달장치로부터 출력되는 픽셀클럭을 입력받은 후 픽셀데이터 및 픽셀클럭으로 출력하는 픽셀데이터생성부를 포함하는 것을 특징으로 하는 디스플레이포트 싱크에 의해서 달성 가능하다.

본 발명의 또 다른 목적은 디스플레이포트 소스로부터 메인링크 데이터스트림과 보조채널 데이터를 입력받은 후 픽셀데이터와 픽셀클럭을 제공하는 디스플레이포트 싱크에서 데이터를 제공하는 방법에 있어서, 입력되는 상기 메인링크 데이터스트림으로부터 링크클럭을 복원하고, 상기 링크클럭에 따라 메인링크 데이터를 출력하는 제1단계와, 듀얼포트 데이터 버퍼를 사용하여 상기 링크클럭에 따라 상기 메인링크 데이터를 입력받은 후, 이를 제1데이터로 출력하는 제2단계와, 듀얼포트 데이터 버퍼의 쓰기 주소와 읽기 주소의 차이값을 구하고, 상기 차이값을 이용하여 사후 보정된 M값 및 사후 보정된 N값 중에서 적어도 하나를 출력하는 제3단계와, 사후 보정된 M값 및 사후 보정된 N값 중에서 적어도 하나를 이용하여 상기 링크클럭을 상기 픽셀클럭으로 변환하는 제4단계와, 제1데이터와 상기 픽셀클럭을 이용하여 픽셀데이터 및 픽셀클럭을 출력하는 제4단계를 포함하는 것을 특징으로 하는 디스플레이포트 싱크에서 데이터를 제공하는 방법에 의해서 달성 가능하다.

본 발명에 따른 디스플레이포트 싱크 및 데이터 제공 방법은 듀얼포트메모리의 쓰기 주소와 읽기 주소의 차이값을 항상 일정하게 유지하도록 함으로써 링크클럭과 픽셀클럭을 정확하게 동기화시킬 수 있게 되었다. 따라서 본 발명에 따른 디스플레이포트에서 링크클럭과 픽셀클럭을 동기화하는 방법을 사용하면 비교적 간단한 회로 구현으로 디스플레이 장치에 정확한 수평 동기와 수직 동기 신호를 공급할 수 있으므로 영상을 오류없이 디스플레이할 수 있게 되었다.

도 1은 DP 소스에서 전송되는 데이터를 이용하여 DP 싱크에서 픽셀클럭과 픽셀데이터를 생성하는 과정을 설명하는 블록도.
도 2는 DP Rx Link내의 　픽셀 클럭 복원에 관련된 M,N 추출회로부와 M,N 보정회로부 및 픽셀 클럭 재생용 PLL에 관한 구성도.
도 3은 DP 소스에서 전송되는 데이터를 이용하여 DP 싱크에서 픽셀클럭과 픽셀데이터를 생성하는 과정을 설명하는 시스템 블록도.
도 4는 도 3에 제시된 듀얼 포트 데이터 버퍼와 M, N 조정 회로부를 개별적으로 도시한 블록도로서, 도 4(a)는 듀얼포트 데이터 버퍼에서 데이터가 쓰여지는 주소와 읽혀지는 주소가 차이가 있음을 개념적으로 도시한 것이며, 도 4(b)는 M, N 조정 회로부의 입출력을 도시한 블록도.
도 5는 본 발명의 일 실시예의 M, N 조정 회로부의 동작 흐름도.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세하게 설명하고자 한다.

이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

도 3은 본 발명에 따른 디스플레이포트 싱크의 구성예이며, 도 4는 도 3에 제시된 듀얼 포트 데이터 버퍼와 M, N 조정 회로부를 개별적으로 도시한 블록도이다. 본 발명에 따른 디스플레이포트 싱크는 DP Rx 파이와 DP Rx 링크로 구성된다. DP Rx 링크에는 듀얼포트데이터버퍼, M,N 조정 회로부, 주파수 변환신호전달장치, 및 픽셀 데이터 생성부로 구성된다. DP Rx 파이는 도 1에 제시된 종래 DP Rx 파이와 동일한 기능을 하는 블럭이므로 상세한 설명은 생략하도록 한다. 도 4(a)에 도시된 듀얼포트 데이터 버퍼는 데이터가 쓰여지는 주소와 읽혀지는 주소가 차이가 있음을 개념적으로 도시한 것이며, 도 4(b)에서는 M, N 조정 회로부의 입출력을 도시한 것이다.

DP 소스로부터 메인링크 데이터스트림(main link data stream)과 보조채널 데이터(aux channel data)가 DP Rx 파이(PHY)로 입력되면, DP Rx 파이(PHY)는 클럭을 복원하여 메인링크 데이터와 링크클럭(Link Clock)을 생성한다. 링크클럭은 메인링크 데이터를 전송하는 클럭으로서 디스플레이포트의 경우 162MHz, 270MHz 또는 540MHz 중에서 선택된 고정된 값을 갖는다. 또한 DP 소스와 연결되는 메인링크의 라인 수는 1라인, 2라인, 또는 4라인과 같이 한 개 또는 짝수 개의 라인으로 형성할 수 있다. 또한, 메인링크 데이터스트림 어트리뷰트에 포함된 PLL 보정값(M값 및 N값)을 이용하여 링크클럭을 보정하여 픽셀클럭을 산출하여 출력한다.

듀얼포트 데이터 버퍼에서는 DP Rx 파이로부터 출력되는 메인링크 데이터를 링크클럭에 따라 쓰기를 통해 저장되며, 한 개의 픽셀데이터를 구성하는 비트 수 이상의 데이터가 입력되면 픽셀클럭에 따라 FIFO 방식으로 읽기를 통해 저장된 데이터1(data 1)을 출력한다. 듀얼포트 데이터 버퍼는 메인링크 데이터와 링크클럭을 입력으로 하여 링크클럭에 따라 제1데이터를 출력하고, 읽기 주소(read address)와 쓰기 주소(write address)를 M, N 조정 회로부로 출력한다.

본 발명에서 듀얼포트 데이터 버퍼를 사용하는 이유는 쓰기와 읽기에 사용되는 클럭의 주기가 다르기 때문에 이를 처리하기 위해서이다. 디스플레이 장치에 적합한 픽셀클럭일 경우에는 듀얼포트 데이터 버퍼에 일시적으로 저장되는 데이터의 길이는 항상 일정한 크기를 갖게 된다. 즉, 이를 달리 표현하면 쓰기와 읽기의 속도 차이가 일정할 경우에는 듀얼포트 데이터 버퍼에 남아있는 데이터 크기(길이)는 항상 일정한 길이를 가지게 된다. 이에 비해 픽셀클럭이 정상적인 클럭보다 주기가 빠를 경우에는 듀얼 포트 데이터 버퍼에 저장되는 데이터의 길이가 짧아질 것이고, 반대로 정상적인 클럭보다 주기가 느릴 경우에는 듀얼 포트 데이터 버퍼에 저장되는 데이터의 길이가 길어지는 현상이 나타나게 된다. 본 발명에서는 듀얼 포트 데이터 버퍼의 쓰기 속도(링크클럭의 주기)와 읽기 속도(픽셀클럭의 주기)의 차이에 따라 듀얼 포트 데이터 버퍼에 일시적으로 저장되는 데이터의 크기를 일정하게 유지하도록 M값과 N값의 사후 보정값의 지속적으로 계산해서 쓰기 속도(링크클럭의 주기)와 읽기 속도(픽셀클럭의 주기)를 동기화시키고자 하는 것이다.

M, N 조정 회로부는 듀얼포트 데이터 버퍼의 읽기 주소와 쓰기 주소를 입력으로 받아 드린 후, M,N 추출 회로부로부터 추출된 M값과 N값을 보정한 후 사후 보정된 M값과 보정된 N값을 주파수 변환신호 전달장치로 전송하는 기능을 한다. 주파수 변환신호 전달장치는 사후 보정된 M값 및 사후 보정된 N값을 이용하여 링크클럭을 픽셀클럭으로 변환하여 출력한다.

도 5는 본 발명의 일 실시예의 M, N 조정 회로부의 동작 흐름도이다. 도 5에 제시된 바와 같이 쓰기 주소와 읽기 주소의 차이값인 주소차이를 계산한다(ST 410). 이후 주소차이가 기준값과 동일하지 여부를 판단하고(ST 420), 동일하다고 판단되면 픽셀클럭에 적당한 값인 것으로 판단하고 일정시간을 경과한 후(ST 460), 다시 ST 410 단계를 수행하도록 한다. ST 420단계의 다음 단계로서 주소차이가 기준값보다 큰 경우로 판단되는 경우(ST 430 단계)에는 필요 이상의 데이터가 듀얼 포트 데이터 버퍼에 쌓인 것으로 판단하고, 픽셀클럭의 주기를 빠르게 조정하기 위해 M값을 증가시키고 N값을 감소시킨 후(ST 440 단계), 일정시간을 경과한 후(ST 460), 다시 ST 410 단계를 수행하도록 한다. 물론 ST 440 단계는 픽셀 클럭을 빠르게 조정하기 위한 것이므로 M값만을 증가시키거나 또는 N값만을 감소시켜도 무방함은 물론이다. ST 430단계의 판별 결과가 거짓으로 판단될 경우는 주소차이가 기준값보다 작은 경우에 해당되므로 데이터 버퍼에 보다 많은 데이터를 쌓이도록 조정하여야 하므로, 픽셀클럭의 주기를 느리게 조정하기 위해 M값을 감소시키고(ST 450 단계), N값을 증가시킨 후, 일정시간을 경과한 후(ST 460 단계), 다시 ST 410 단계를 수행하도록 한다. 물론 ST 450 단계는 픽셀 클럭을 느리게 조정하기 위한 것이므로 M값만을 감소시키거나 또는 N값만을 증가시켜도 무방하다.

픽셀 데이터 생성부는 링크클럭과 제1데이터를 입력받은 후, 픽셀클럭에 따라 픽셀데이터를 생성하여 디스플레이 장치에 픽셀데이터와 픽셀클럭을 출력하는 기능 블록이다.

본 명세서의 실시예를 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 명세서의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략하였다.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

또한 본 발명의 실시예에 나타나는 구성부들은 서로 다른 특징적인 기능들을 나타내기 위해 독립적으로 도시되는 것으로, 각 구성부들이 분리된 하드웨어나 하나의 소프트웨어 구성단위로 이루어짐을 의미하지 않는다. 즉, 각 구성부는 설명의 편의상 각각의 구성부로 나열하여 포함한 것으로 각 구성부 중 적어도 두 개의 구성부가 합쳐져 하나의 구성부로 이루어지거나, 하나의 구성부가 복수 개의 구성부로 나뉘어져 기능을 수행할 수 있고 이러한 각 구성부의 통합된 실시예 및 분리된 실시예도 본 발명의 본질에서 벗어나지 않는 한 본 발명의 권리범위에 포함된다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가진 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

Claims (5)

1. 디스플레이포트 소스로부터 메인링크 데이터스트림과 보조채널 데이터를 입력받은 후 픽셀데이터와 픽셀클럭을 제공하는 디스플레이포트 싱크에 있어서,
   입력되는 상기 메인링크 데이터스트림으로부터 링크클럭을 복원하고, 복원된 링크클럭에 따라 메인링크 데이터를 출력하는 DP Rx 파이와,
   상기 링크클럭에 따라 상기 메인링크 데이터를 입력받은 후, 입력된 데이터를 제1데이터로 출력하고, 상기 DP Rx 파이로부터 입력되는 데이터가 쓰여지는 쓰기 주소와, 상기 제1데이터로 출력되는 읽기 주소를 출력하는 듀얼포트 데이터 버퍼와,
   상기 듀얼포트 데이터 버퍼로부터 상기 쓰기 주소와 상기 읽기 주소를 입력받은 후, 상기 쓰기 주소와 상기 읽기 주소의 차이값을 이용하여 사후 보정된 M값 및 사후 보정된 N값 중에서 적어도 하나를 출력하는 M, N 조정 회로부와,
   상기 사후 보정된 M값 및 사후 보정된 N값을 이용하여 상기 링크클럭을 픽셀클록으로 변환하여 출력하는 주파수변환신호전달장치 및
   상기 듀얼포트 데이터 버퍼로부터 출력되는 제1데이터와 상기 주파수변환신호전달장치로부터 출력되는 픽셀클럭을 입력받은 후 픽셀데이터 및 픽셀클럭으로 출력하는 픽셀데이터생성부를 포함하는 것을 특징으로 하는 디스플레이포트 싱크.
   
2. 제 1항에 있어서,
   상기 M, N 조정 회로부는 상기 차이값을 기준값과 비교하고, 기준값보다 차이값이 큰 경우에는 상기 픽셀클럭이 빨라지도록 하는 보정된 M값 및 보정된 N값 중에서 적어도 하나를 출력하고, 기준값보다 차이값이 작은 경우에는 상기 픽셀클럭이 느려지도록 하는 보정된 M값 및 보정된 N값 중에서 적어도 하나를 출력하는 것을 특징으로 하는 디스플레이포트 싱크.
   
3. 제 1항 또는 제 2항에 있어서,
   상기 M, N 조정 회로부에서 출력되는 보정된 M값 및 보정된 N값 중에서 적어도 하나는 상기 DP Rx 파이로 입력되며, 상기 DP Rx 파이는 상기 보정된 M값 및 보정된 N값 중에서 적어도 하나의 값을 이용하여 픽셀클럭을 보정하는 것을 특징으로 하는 디스플레이포트 싱크.
   
4. 디스플레이포트 소스로부터 메인링크 데이터스트림과 보조채널 데이터를 입력받은 후 픽셀데이터와 픽셀클럭을 제공하는 디스플레이포트 싱크에서 데이터를 제공하는 방법에 있어서,
   입력되는 상기 메인링크 데이터스트림으로부터 링크클럭을 복원하고, 상기 링크클럭에 따라 메인링크 데이터를 출력하는 제1단계와,
   듀얼포트 데이터 버퍼를 사용하여 상기 링크클럭에 따라 상기 메인링크 데이터를 입력받은 후, 이를 제1데이터로 출력하는 제2단계와,
   상기 듀얼포트 데이터 버퍼의 쓰기 주소와 읽기 주소의 차이값을 구하고, 상기 차이값을 이용하여 사후 보정된 M값 및 사후 보정된 N값 중에서 적어도 하나를 출력하는 제3단계와,
   상기 사후 보정된 M값 및 사후 보정된 N값 중에서 적어도 하나를 이용하여 상기 링크클럭을 상기 픽셀클럭으로 변환하는 제4단계와,
   상기 제1데이터와 상기 픽셀클럭을 이용하여 픽셀데이터 및 픽셀클럭을 출력하는 제5단계를 포함하는 것을 특징으로 하는 디스플레이포트 싱크에서 데이터를 제공하는 방법.
   
5. 제 4항에 있어서,
   상기 제3단계는
   상기 차이값을 기준값과 비교하는 제3-1단계와,
   상기 기준값이 차이값보다 큰 경우에는 상기 픽셀클럭이 빨라지도록 하는 보정된 M값 및 보정된 N값 중에서 적어도 하나를 출력하고, 상기 기준값보다 차이값이 작은 경우에는 상기 픽셀클럭이 느려지도록 하는 보정된 M값 및 보정된 N값 중에서 적어도 하나를 출력하는 제3-2단계를 포함하는 것을 특징으로 하는 디스플레이포트 싱크에서 데이터를 제공하는 방법.

Images