KR101599356B1 - 디피/에이치디엠아이 변환기 및 변환방법 - Google Patents
디피/에이치디엠아이 변환기 및 변환방법 Download PDFInfo
- Publication number
- KR101599356B1 KR101599356B1 KR1020140092992A KR20140092992A KR101599356B1 KR 101599356 B1 KR101599356 B1 KR 101599356B1 KR 1020140092992 A KR1020140092992 A KR 1020140092992A KR 20140092992 A KR20140092992 A KR 20140092992A KR 101599356 B1 KR101599356 B1 KR 101599356B1
- Authority
- KR
- South Korea
- Prior art keywords
- clock
- data
- stream
- link
- pixel
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 14
- 238000006243 chemical reaction Methods 0.000 claims abstract description 22
- 230000001419 dependent effect Effects 0.000 claims abstract description 5
- GJWAPAVRQYYSTK-UHFFFAOYSA-N [(dimethyl-$l^{3}-silanyl)amino]-dimethylsilicon Chemical compound C[Si](C)N[Si](C)C GJWAPAVRQYYSTK-UHFFFAOYSA-N 0.000 claims description 9
- 230000000903 blocking effect Effects 0.000 claims description 4
- 230000008054 signal transmission Effects 0.000 abstract description 2
- 239000000470 constituent Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 6
- 230000009977 dual effect Effects 0.000 description 4
- 239000002131 composite material Substances 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/005—Adapting incoming signals to the display format of the display terminal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/38—Universal adapter
- G06F2213/3852—Converter between protocols
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2370/00—Aspects of data communication
- G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2370/00—Aspects of data communication
- G09G2370/12—Use of DVI or HDMI protocol in interfaces along the display data pipeline
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
- G09G5/008—Clock recovery
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
본 발명은 디프플레이포트 입력신호를 에이치디엠아이 출력신호로 변환하여 출력하는 디피/에이치디엠아이 변환기 및 변환방법에 관한 것이다.
본 발명에서는 스트림클럭으로부터 하나의 픽셀을 구성하는 비트 수에 종속되는 제2링크클럭을 생성하고, 이를 이용하여 DP 신호를 HDMI 신호로 변환하는 방식을 적용하였다. 따라서 입력되는 주파수를 변경하는 클럭 생성기를 사용하지 않아도 되며 또한 픽셀데이터로부터 HDMI 데이터를 생성하기 위해 필요 하였던 주파수변환신호전달장치를 사용하지 않아도 되는 이점이 있다.
본 발명에서는 스트림클럭으로부터 하나의 픽셀을 구성하는 비트 수에 종속되는 제2링크클럭을 생성하고, 이를 이용하여 DP 신호를 HDMI 신호로 변환하는 방식을 적용하였다. 따라서 입력되는 주파수를 변경하는 클럭 생성기를 사용하지 않아도 되며 또한 픽셀데이터로부터 HDMI 데이터를 생성하기 위해 필요 하였던 주파수변환신호전달장치를 사용하지 않아도 되는 이점이 있다.
Description
본 발명은 디피/에이치디엠아이 변환기 및 변환방법에 관한 것으로서, 디스플레이포트 링크 클럭을 TMDS 클럭 주파수를 사용하여 변환하는 디피/에이치디엠아이 변환기 및 변환방법에 관한 것이다.
모니터나 TV와 같은 디스플레이 장치에 화면을 전송하는 인터페이스(interface: 연결방식)는 참으로 다양한 규격이 존재하고 있다. 1990년대 이전까지는 D-Sub나 컴포지트와 같은 아날로그 데이터 전송용 인터페이스가 주로 쓰이다가 2000년대 들어와 DVI(Digital Visual Interface)와 같은 디지털 데이터 전송용 인터페이스가 본격적으로 보급되기 시작했다. 아날로그 대비 디지털 인터페이스의 장점이라면 기기 내부나 주변환경에서 발생하는 노이즈로부터 비교적 자유롭고, 케이블의 재질이나 길이에 따른 품질(화질) 저하가 적다는 점이다. 특히 1990년대 후반 들어 디지털 영상 처리에 유리한 LCD(액정) 기반 디스플레이 장치가 대중화되면서 디지털 인터페이스의 보급은 점차 늘어나기 시작했다.
DVI는 기본적으로 PC용 모니터를 위한 인터페이스였기 때문에 TV나 DVD플레이어 같은 AV기기에 쓰기엔 커넥터나 포트의 크기가 너무 크다는 것이 문제였다. 그리고 영상 신호만 전달하기 때문에 음성까지 출력하려면 별도의 케이블을 추가로 연결해야 하는 것도 불편하다는 지적을 받았다. 이런 DVI의 단점을 극복하고자 나온 것이 바로 2003년에 나온 HDMI(High-Definition Multimedia Interface)다. HDMI는 디지털 방식의 영상뿐 아니라 음성까지 전달할 수 있으며, 커넥터의 크기도 작아서 AV 기기에 쓰기에 적합하다.
다만, HDMI는 PC관련 업체가 아닌 히타치, 소니, 파나소닉과 같은 AV 가전 업체들이 주축이 되어 개발한 것이었고, 이를 기기에 적용하기 위해선 라이선스를 맺고 특허 사용료를 내야 하는 점이 PC 관련 업체들에겐 부담으로 작용했다. 이리하여 PC 관련 업체들이 중심이 되어 HDMI에 대항할만한 새로운 디지털 인터페이스가 개발되기 시작했는데, 그 결과물이 바로 ‘디스플레이포트(DisplayPort, 약칭 DP)’다.
DP는 DVI와 마찬가지로 디지털 영상 신호를 전달한다. 그리고 영상뿐 아니라 디지털 음성도 하나의 케이블로 출력할 수 있으며, 커넥터의 크기가 작은 것이 HDMI와 유사하다. DP는 2006년에 VESA(Video Electronics Standards Association: 영상전자표준위원회)에서 첫 번째 표준(버전 1.0)을 지정하며 공식적으로 모습을 드러냈는데, 이는 인텔, AMD, 델, HP, 애플과 같은 PC 관련 업체들의 강한 지지를 받았다.
HDMI가 컴포지트나 컴포넌트와 같은 AV기기용 영상 인터페이스를 대신하는 목적이 컸다면, DP는 D-Sub나 DVI와 같은 PC용 영상 인터페이스를 대체할 목적으로 태어난 것이다. DP는 2012년 현재 최신 규격인 1.2 버전 기준으로 최대 17.28Gbps의 대역폭(데이터를 전달하는 통로)을 발휘하는데, 이는 DVI(싱글링크 기준 3.96Gbps) 의 4배를 넘고 HDMI(1.4 버전 기준 10.2Gbps)보다도 높은 수준이다. 덕분에 1920x1080의 풀HD급은 물론, 2560x1600이나 3840x2160과 같은 초고해상도의 화면, 그리고 3D 입체영상의 구현도 가능하다.
DP의 또 다른 특징이라면 앞서 언급한 것처럼 디지털 음성도 하나의 케이블로 전달이 가능하다는 점이다. 2채널 스테레오 음성은 물론, 5.1채널이나 7.1채널의 입체음향의 전송이 가능하며, 디지털 음성 신호를 분리해 각 채널의 스피커로 전송할 수 있는 디코더(decoder: 압축해제기) 내장 앰프를 사용하면 입체음향을 즐길 수 있다. 이 때문에 DP를 갖춘 데스크탑이나 노트북은 별도의 음성 출력용 케이블을 연결하지 않고도 DP 케이블만 있으면 모니터에 내장된 스피커로 음성을 출력할 수 있다.
이와 함께, DP는 PC용 디스플레이에 특화된 인터페이스답게 다중 모니터 출력과 관련된 기능이 충실하다. 하나의 포트를 여러 갈래로 나누는 전용 허브(hub: 분배기)를 사용하면 1개의 DP에서 복수의 모니터로 각각 다른 화면을 출력할 수 있다. 다만, 이는 기기에 따라 지원하지 않는 경우도 있으며, 지원하더라도 하나의 DP 당 연결할 수 있는 모니터의 수가 다를 수 있다. AMD의 그래픽카드인 라데온 HD 5000/6000 시리즈는 하나의 DP당 3대씩, 2개의 DP를 사용할 경우 최대 6대의 모니터를 연결해 하나의 화면처럼 쓸 수 있는 ‘아이피니티(Eyefinity)’ 기술을 적용한 바 있다.
위와 같이 DP는 HDMI와 비슷한 점이 많은 규격이다. 그리고 디지털 방식의 영상을 전송한다는 점에서는 DVI와도 유사점이 있다. 실제로 DP는 변환 케이블이나 변환 젠더를 이용해 HDMI나 DVI 포트에 꽂아 사용할 수도 있다. 이때 HDMI포트에 꼽을 경우에는 영상과 음성이 동시 출력되며 DVI의 경우에는 영상만 출력된다.
앞에서 설명한 대로, DP는 PC 관련 업체들이 중심이 되어 개발했으며, HDMI와 달리 별도의 로열티가 들지 않는다는 이점이 있다. 이런 이유로 2010년 전후부터 데스크탑용 그래픽카드 및 노트북, 그리고 PC용 모니터를 중심으로 사용빈도가 높아지고 있다.
한편, DP 소스에서 송부한 데이터를 HDMI 포트를 갖는 기기에 사용하기 위해서는 DP 데이터를 HDMI 데이터로 변환하는 변환장치가 필요하다. DP 리시버(receiver)에서 영상 및 오디오를 처리하기 위해서는 고정된 주파수의 전송 신호(stream)로부터 전송신호 클럭인 스트림클럭을 복원하고, 이를 이용해서 제1링크클럭(Link Clock 1)을 생성하여야 한다. 도 1은 입력되는 메인스트림과 보조스트림으로 구성되는 DP 신호를 HDMI데이터와 TMDS 클럭으로 변환하는 종래 DP/HDMI 변환기의 블록 구성도이고, 도 2는 도 1의 종래 DP/HDMI 변환기에서 픽셀클럭과 TMDS클럭의 주기를 보여주는 타이밍도이다. DP Rx PHY는 입력되는 메인스트림(main stream)과 보조스트림(aux stream)으로부터 클럭을 복원하여 스트림데이터와 스트림클럭 및 제1링크클럭을 생성한다. 제1링크클럭은 메인스트림에 포함된 PLL 보정값(M값 및 N값)을 이용하여 스트림클럭을 보정함으로써 구해진다. 이후 제1주파수변환신호전달장치(예로서, 듀얼 포트 SRAM)를 사용하여 스트림클럭에 따라 입력되는 스트림데이터를 픽셀클럭(제1링크클럭과 동일)에 따른 픽셀데이터로 변환하게 된다.
스트림클럭은 메인스트림을 전송하는데 사용하는 클럭으로서 디스플레이포트의 경우 162MHz, 270MHz 또는 540MHz 중에서 선택된 고정된 값을 갖는다. 또한 DP 소스와 연결되는 메인스트림의 라인 수는 1라인, 2라인, 또는 4라인과 같이 한 개 또는 짝수 개의 라인으로 형성할 수 있다. 그런데 하나의 픽셀을 8비트 이상으로 구성되는 경우에는 제1주파수변환신호전달장치 이후 단계에서 새로운 주기를 갖는 클럭을 생성하는 클럭 생성기와 주파수변환신호전달장치를 추가로 사용하여야 하는 문제점이 있었다. 이를 도 1 및 도 2를 이용하여 이를 보다 구체적으로 설명하기로 한다. 도 1에서는 하나의 픽셀은 12비트로 구성되고, DP 소스와 연결되는 메인스트림은 1개의 라인을 사용하고, 디스플레이포트는 162MHz주파수를 사용하는 것으로 설명하기로 한다. DP 소스로부터 전송되는 메인스트림은 한 클럭당 10bits가 전송되지만 이 중에서 8비트만이 비디오데이터를 구성하게 된다. 따라서 5개 스트림클럭 동안 50비트 데이터를 전송받은 후, 이 중에서 40비트의 비디오데이터를 추출하고, 추출된 비디오데이터 중에서 먼저 들어온 36 비트를 이용하여 도 2에 도시된 바와 같이 하나의 픽셀 데이터를 형성하게 된다. 도 2에 제시된 픽셀클럭은 162MHz보다 적어도 5배 느린 클럭으로 정의되어야 한다.
한편, HDMI 신호는 3라인을 이용하여 전송이 되는데 하나의 클럭당 10비트의 데이터가 전송이 된다. 10비트 중에서 실질적인 데이터는 8비트를 구성하게 되므로 실질적으로는 하나의 클럭당 3*8=24비트의 데이터 전송이 되어야 한다. 그런데 도 2에 도시된 바와 같이 픽셀 데이터는 클럭당 36비트(각 색상당 12비트)를 가지고 있으므로 HDMI 신호로 전송하기 위해서는 새로운 클럭 주기를 생성하는 클럭 생성기를 추가하여 픽셀클럭의 2/3 주기를 갖는 새로운 주기를 갖는 TMDS 클럭을 생성하고, 픽셀클럭과 TDMS클럭의 주파수가 상이하기 때문에 픽셀데이터로부터 HDMI 데이터를 만들기 위해서는 추가적인 주파수변환신호전달장치(예로서 듀얼 포트 SRAM)를 사용하여야 되는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하고자 하는 것으로서, 주파수를 변경하는 클럭 생성기 및 추가적인 주파수변환신호전달장치를 사용함이 없이 디스플레이포트 소스로부터 전송받은 신호를 HDMI로 변환 출력하는 디피/에이치디엠아이 변환기 및 변환방법을 제공하는 것을 목적으로 한다.
본 발명의 상기 목적은 하나의 픽셀데이터가 8비트를 초과하는 비트수로 구성되는 신호를 디스플레이포트(DISPLAYPORT)로부터 입력받은 후 에이치디엠아이(HDMI) 데이터로 변환하는 DP/HDMI 변환기로서, 디스플레이포트로부터 입력되는 메인스트림과 보조스트림으로부터 스트림데이터와 스트림클럭 및 하나의 픽셀을 구성하는 비트 수에 종속되는 제2링크클럭을 생성하는 디스플레이포트 리시버 파이(DISPLAYPORT RECEIVER PHY)와, 디스플레이포트 리시버 파이로부터 출력되는 스트림데이터를 스트림클럭을 주기로 입력받은 후, 제2링크클럭을 주기로 출력되는 링크데이터를 생성하는 제1주파수변환신호전달장치와, 제2링크클럭을 주기적으로 블록킹하여 생성되는 유효 픽셀 클럭을 생성하고, 유효 픽셀 클럭을 이용하여 링크데이터로부터 픽셀데이터를 생성하는 데이터 프로세서와, 데이터 프로세서로부터 출력되는 픽셀데이터, 유효 픽셀 클럭 및 제2링크클럭을 입력으로 하여 HDMI데이터 및 TMDS 클럭을 출력하는 HDMI Tx를 포함하는 것을 특징으로 하는 DP/HDMI 변환기에 의해서 달성 가능하다.
본 발명의 또 다른 목적은 하나의 픽셀데이터가 8비트를 초과하는 비트수로 구성되는 신호를 디스플레이포트(DISPLAYPORT)로부터 입력받은 후 에이치디엠아이(HDMI) 데이터로 변환하는 DP/HDMI 변환 방법으로서, 디스플레이포트로부터 입력되는 메인스트림과 보조스트림으로부터 스트림데이터와 스트림클럭 및 하나의 픽셀을 구성하는 비트 수에 종속되는 제2링크클럭을 생성하는 제1단계와, 제1단계에서 생성된 스트림데이터를 상기 스트림클럭을 주기로 입력받은 후, 상기 제2링크클럭을 주기로 출력하는 링크데이터를 생성하는 제2단계와, 제2링크클럭을 주기적으로 블록킹하는 유효 픽셀 클럭을 생성하고, 상기 유효 픽셀 클럭을 이용하여 픽셀데이터를 생성하는 제3단계와, 제3단계의 픽셀데이터, 유효 픽셀 클럭 및 제2링크클럭을 이용하여 HDMI 데이터를 생성하는 제4단계를 포함하는 것을 특징으로 하는 DP/HDMI 변환 방법에 의해서 달성 가능하다.
본 발명에 따른 디피/에이치디엠아이 변환기 및 변환방법은 픽셀클럭으로부터 하나의 픽셀을 구성하는 비트수에 따른 하나의 제2링크클럭을 생성하고, 생성된 제2링크클럭만을 이용하여 HDMI 신호로 변환하므로 주파수를 변경하는 클럭 생성기와 추가적인 주파수변환신호전달장치를 사용하지 않고서도 HDMI 신호로 변환할 수 있는 이점이 있다. 따라서 회로 구성이 간단해지므로 제조 원가를 절감할 수 있고, 또한 고장이 줄어들어 애프터서비스 비용도 절감할 수 있는 이점이 있다.
도 1은 입력되는 메인스트림과 보조스트림으로 구성되는 DP 신호를 HDMI데이터와 TMDS 클럭으로 변환하는 종래 DP/HDMI 변환기의 블록 구성도.
도 2는 도 1의 종래 DP/HDMI 변환기에서 픽셀클럭과 TMDS클럭의 주기를 보여주는 타이밍도.
도 3은 본 발명에 따른 디스플레이포트/에이치디엠아이 변환기의 블록 구성도.
도 4는 도 3에 제시된 변환기의 일부 구성 블록의 타이밍도.
도 2는 도 1의 종래 DP/HDMI 변환기에서 픽셀클럭과 TMDS클럭의 주기를 보여주는 타이밍도.
도 3은 본 발명에 따른 디스플레이포트/에이치디엠아이 변환기의 블록 구성도.
도 4는 도 3에 제시된 변환기의 일부 구성 블록의 타이밍도.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세하게 설명하고자 한다.
이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
도 3은 본 발명에 따른 디스플레이포트/에이치디엠아이 변환기의 블록 구성도이다. DP 소스로부터 메인스트림(main stream)과 보조스트림(aux stream)이 DP Rx 파이(PHY)로 입력되면, DP Rx PHY는 클럭을 복원하여 스트림데이터와 스트림클럭을 생성하고, 또한 제2링크클럭(Link Clock 2)을 생성한다. 스트림클럭은 메인스트림을 전송하는 클럭으로서 디스플레이포트의 경우 162MHz, 270MHz 또는 540MHz 중에서 선택된 고정된 값을 갖는다. 또한 DP 소스와 연결되는 메인스트림의 라인 수는 1라인, 2라인, 또는 4라인과 같이 한 개 또는 짝수 개의 라인으로 형성할 수 있다. 도 3에서는 하나의 픽셀데이터가 12비트로 구성되고, DP 소스와 연결되는 메인스트림은 1개의 라인을 사용하는 것으로 가정하여 설명하기로 한다.
메인스트림에 포함된 PLL 보정값(M값 및 N값)을 이용하여 스트림클럭을 보정하여 보정된 스트림클럭을 산출하고, 보정된 스트림클럭으로부터 수학식 1에 따라 제2링크클럭을 정한다. 여기서, 보정된 스트림클럭은 도 1의 제1링크클럭과 동일한 주기의 클럭이다.
일반적으로 하나의 픽셀데이터는 8비트로 구성되나, 딥 컬러(deep color) 등과 같이 많은 정보를 표현하기 위해서는 하나의 픽셀데이터를 8비트를 초과하는 비트로 구성하는 것이 일반적이다. 본 발명에서는 하나의 픽셀이 8비트 초과된 비트로 구성되는 경우 픽셀클럭 대신에 제2링크클럭이라는 새로운 주기의 클럭을 도입하였다.
DP 소스로부터 전송되는 메인스트림은 한 클럭당 10bits가 전송되지만 이중에서 8비트만이 비디오데이터를 구성하게 된다. 따라서 스트림클럭 3개를 통해 받은 30비트 데이터를 받은 후, 이 중에서 24비트의 비디오데이터를 추출하고, 24 비트를 이용하여 도 4에 도신 바와 같이 하나의 링크데이터를 형성하게 된다. 이때 도 4에 제시된 제2링크클럭은 162MHz보다 적어도 3배 느린 클럭으로 정의되어야 한다. 제1주파수변환신호전달장치는 스트림클럭에 따라 입력되는 스트림데이터를 제2링크클럭에 따라 링크데이터로 변환하여 출력한다. 제1주파수변환신호전달장치로 입력되는 스트림데이터의 클럭과 출력되는 링크데이터의 클럭이 상이하기 때문에 이러한 입출력 데이터 사이의 시간 간격을 버퍼링하기 위한 장치로서, 본 발명에서는 듀얼포트 SRAM을 사용하여 구현하였다.
다음으로 픽셀데이터를 형성하는 과정에 대해 설명하기로 한다. 하나의 픽셀데이터를 형성하기 위해서는 R, G, B색상 각각에 대한 비디오 신호가 필요하고 각 색상은 12비트로 구성되므로 하나의 픽셀데이터는 36비트의 데이터로 형성되어야 한다. 본 발명에서는 주기적으로 반복되는 제2링크클럭 중에서 세 개 중에 하나를 블록킹하는 유효 픽셀클럭(pixel valid)을 생성한다. 이러한 유효 픽셀클럭은 유효 픽셀클럭 생성기에 의해 만들어지는데 도 1에 제시된 클럭 생성기가 입력되는 픽셀클럭과 전혀 다른 주기의 TMDS 클럭을 생성하는 것과는 달리 주기적으로 반복되는 제2링크클럭을 주기적으로 블록킹하는 방식으로 생성하는 것이므로 몇 개이 논리 회로로 손쉽게 구현할 수 있는 것이다. 즉, 유효 픽셀클럭(pixel valid)을 생성하여 연속되는 세 개의 제2링크클럭 중에서 두 개만을 활성화시켜 픽셀클럭으로 사용한다. 또한 24비트로 구성되는 링크데이터로부터 36비트로 구성되는 픽셀데이터를 형성하게 된다. 도 3의 장치에서는 제2링크클럭과 픽셀클럭은 실질적으로는 동일한 주기의 클럭을 사용하기 때문에 링크데이터로부터 픽셀데이터를 형성하기 위해서는 종래 기술과는 달리 별도의 주파수변환신호전달장치(예로서 듀얼 포트 SRAM)를 사용하지 않고 플립플롭 등으로 처리가 가능하다. 예를 들어 설명하면, 도 4의 링크데이터를 도시된 바와 같이 a, b, c, d, ... 와 같은 순서로 플립플롭에 저장된다고 가정하기로 한다. R 색상에 대해서만 설명하면, 링크데이터 a, b, c, d에는 각각 8비트의 데이터가 저장되어 있다. 픽셀데이터 A를 생성하기 위해서 플립플롭 a 및 플립플롭 b에 저장된 16개의 데이터를 순서대로 읽은 후, 플립플롭 a에 저장된 8개의 데이터는 그대로 사용하고, 플립플롭 b에 저장된 뒤쪽의 4개 데이터는 버리고 앞쪽의 4개의 데이터만을 읽어들여 12비트로 구성된 R 색상의 하나의 픽셀데이터를 구성한다. 유사한 방식으로 픽셀데이터 B를 생성하기 위해서 플립플롭 b 및 플립플롭 c에 저장된 16개의 데이터를 순서대로 읽은 후, 플립플롭 b에 저장된 앞쪽의 4개 데이터는 버리고 뒤쪽의 4개의 데이터만을 읽어드리고, 다음으로 플립플롭 c에 저장된 8개의 데이터는 그대로 사용하여 12비트로 구성된 R 색상의 또 다른 하나의 픽셀데이터를 구성할 수 있는 것이다. 데이터 처리기(Data Processor)는 제2링크클럭에 따라 입력되는 링크데이터를 상기 설명한 바와 같이 유효 픽셀 클럭에 따라 블랭킹된 제2링크클럭에 따라 픽셀데이터로 출력한다.
다음으로 HDMI 신호 전송을 위해서는 픽셀데이터를 HDMI Tx를 통해 HDMI 데이터로 변환하여야 한다. TMDS 클럭도 제2링크클럭과 동일한 주파수를 사용하므로 변환시에는 별도의 클럭 생성기와 주파수변환신호전달장치가 필요하지 않으며 예로서 플립플롭을 사용하여 변환 처리가 가능하다. 예를 들어 설명하면, 도 4에 도시된 바와 같이 픽셀데이터가 A, B, C, ... 와 같은 순서로 플립플롭에 저장된다고 가정하기로 한다. R 색상에 대해서만 설명하면, 픽셀데이터 A, B, C에는 각각 12비트의 데이터가 저장되어 있다. HDMI데이터 α를 생성하기 위해서 플립플롭 A에 저장된 12개의 데이터 중에서 뒤쪽의 4개 데이터는 버리고 앞쪽의 8개의 데이터만을 사용하면 8비트로 구성된 하나의 HDMI데이터를 구성한다. 유사한 방식으로 HDMI데이터 β를 생성하기 위해서 플립플롭 A 및 플립플롭 B에 저장된 24개의 데이터를 순서대로 가져온 후, 플립플롭 A에 저장된 앞쪽의 8개 데이터는 버리고 뒤쪽의 4개의 데이터만을 읽어드리고, 다음으로 플립플롭 B에 저장된 앞쪽의 4개의 데이터만을 사용하여 8비트로 구성된 또 다른 하나의 HDMI데이터를 구성한다.
도 3에서 HDMI Tx라고 단순하게 표시하였으나, 이는 HDMI Tx 링크와 HDMI PHY를 포함하는 구성이므로 데이터 프로세서로부터 입력받은 비디오 데이터를 그대로 사용할 수 없으므로 비디오 데이터를 HDMI 신호에 적합하게 변형하는 구성 내지는 단계를 필요로 한다. 이에 대한 구성은 HDMI 관련 기술자에게는 널리 알려진 것이고 본원 발명의 범위를 벗어나는 것이므로 상세한 설명을 생략하는 것으로 한다.
본 명세서의 실시예를 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 명세서의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략하였다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
또한 본 발명의 실시예에 나타나는 구성부들은 서로 다른 특징적인 기능들을 나타내기 위해 독립적으로 도시되는 것으로, 각 구성부들이 분리된 하드웨어나 하나의 소프트웨어 구성단위로 이루어짐을 의미하지 않는다. 즉, 각 구성부는 설명의 편의상 각각의 구성부로 나열하여 포함한 것으로 각 구성부 중 적어도 두 개의 구성부가 합쳐져 하나의 구성부로 이루어지거나, 하나의 구성부가 복수 개의 구성부로 나뉘어져 기능을 수행할 수 있고 이러한 각 구성부의 통합된 실시예 및 분리된 실시예도 본 발명의 본질에서 벗어나지 않는 한 본 발명의 권리범위에 포함된다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가진 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
Claims (6)
- 하나의 픽셀데이터가 8비트를 초과하는 비트수로 구성되는 신호를 디스플레이포트(DISPLAYPORT)로부터 입력받은 후 에이치디엠아이(HDMI) 데이터로 변환하는 DP/HDMI 변환 방법으로서,
디스플레이포트로부터 입력되는 메인스트림과 보조스트림으로부터 스트림데이터와, 스트림클럭 및 하나의 픽셀을 구성하는 비트 수에 종속되는 제2링크클럭을 생성하는 제1단계와,
상기 제1단계에서 생성된 스트림데이터를 상기 스트림클럭을 주기로 입력받은 후, 상기 제2링크클럭을 주기로 출력하는 링크데이터를 생성하는 제2단계와,
상기 제2링크클럭을 주기적으로 블록킹하는 유효 픽셀 클럭을 생성하고, 상기 유효 픽셀 클럭을 이용하여 픽셀데이터를 생성하는 제3단계와,
상기 제3단계의 픽셀데이터, 유효 픽셀 클럭 및 제2링크클럭을 이용하여 HDMI 데이터를 생성하는 제4단계를 포함하는 것을 특징으로 하는 DP/HDMI 변환 방법.
- 제 1항에 있어서,
상기 제1단계에서 제2링크클럭은
상기 메인스트림에 포함된 클럭보정값 M값 및 N값을 이용하여 상기 스트림클럭을 보정하여 보정된 스트림클럭을 생성하는 제1-1단계와,
상기 보정된 스트림클럭에 8을 곱한 후, 하나의 픽셀을 구성하는 비트수로 나누는 제1-2단계에 의해 정해지는 것을 특징으로 하는 DP/HDMI 변환 방법.
- 삭제
- 하나의 픽셀데이터가 8비트를 초과하는 비트수로 구성되는 신호를 디스플레이포트(DISPLAYPORT)로부터 입력받은 후 에이치디엠아이(HDMI) 데이터로 변환하는 DP/HDMI 변환기로서,
디스플레이포트로부터 입력되는 메인스트림과 보조스트림으로부터 스트림데이터와, 스트림클럭 및 하나의 픽셀을 구성하는 비트 수에 종속되는 제2링크클럭을 생성하는 디스플레이포트 리시버 파이(DISPLAYPORT RECEIVER PHY)와,
상기 디스플레이포트 리시버 파이로부터 출력되는 스트림데이터를 상기 스트림클럭을 주기로 입력받은 후, 상기 제2링크클럭을 주기로 출력되는 링크데이터를 생성하는 제1주파수변환신호전달장치와,
상기 제2링크클럭을 주기적으로 블록킹하여 생성되는 유효 픽셀 클럭을 생성하고, 상기 유효 픽셀 클럭을 이용하여 상기 링크데이터로부터 픽셀데이터를 생성하는 데이터 프로세서와,
상기 데이터 프로세서로부터 출력되는 픽셀데이터, 유효 픽셀 클럭 및 제2링크클럭을 입력으로 하여 HDMI데이터 및 TMDS 클럭을 출력하는 HDMI Tx를 포함하는 것을 특징으로 하는 DP/HDMI 변환기.
- 제 4항에 있어서,
상기 제2링크클럭은
상기 메인스트림에 포함된 클럭보정값 M값 및 N값을 이용하여 상기 스트림클럭을 보정하여 보정된 스트림클럭을 생성하고, 상기 보정된 스트림클럭에 8을 곱한 후, 하나의 픽셀을 구성하는 비트수로 나누는 주기를 갖는 것을 특징으로 하는 DP/HDMI 변환기.
- 제 4항 또는 제 5항에 있어서,
상기 데이터 프로세서에는 복수 개 플립플롭이 구비되고, 상기 플립플롭을 이용하여 상기 링크데이터로부터 상기 픽셀데이터를 생성하는 것을 특징으로 하는 DP/HDMI 변환기.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140092992A KR101599356B1 (ko) | 2014-07-23 | 2014-07-23 | 디피/에이치디엠아이 변환기 및 변환방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140092992A KR101599356B1 (ko) | 2014-07-23 | 2014-07-23 | 디피/에이치디엠아이 변환기 및 변환방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160011841A KR20160011841A (ko) | 2016-02-02 |
| KR101599356B1 true KR101599356B1 (ko) | 2016-03-03 |
Family
ID=55354365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140092992A KR101599356B1 (ko) | 2014-07-23 | 2014-07-23 | 디피/에이치디엠아이 변환기 및 변환방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101599356B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111669635A (zh) * | 2020-06-15 | 2020-09-15 | 武汉精立电子技术有限公司 | 一种基于视频接口的时钟传输、恢复方法及装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102033082B1 (ko) * | 2018-02-26 | 2019-10-16 | 주식회사 단비테크 | 인터랙티브 보드 및 프로젝터용 신호전송 시스템 |
| KR20240129858A (ko) * | 2023-02-21 | 2024-08-28 | 삼성전자주식회사 | 디스플레이 장치 및 그 제어방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3175702U (ja) | 2012-03-06 | 2012-05-24 | 同星實業股▲ふん▼有限公司 | 電気コネクタケーブル |
| KR101249419B1 (ko) | 2012-02-09 | 2013-04-03 | (주)성우이넥스 | 스마트폰과 차량용 디스플레이의 연결을 위한 인터페이스 장치 및 그 방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7961656B2 (en) | 2008-09-29 | 2011-06-14 | Intel Corporation | Protocol extensions in a display port compatible interface |
| KR101743776B1 (ko) * | 2010-09-28 | 2017-06-05 | 엘지전자 주식회사 | 영상 표시 기기, 방법 및 영상 전송 방법 |
-
2014
- 2014-07-23 KR KR1020140092992A patent/KR101599356B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101249419B1 (ko) | 2012-02-09 | 2013-04-03 | (주)성우이넥스 | 스마트폰과 차량용 디스플레이의 연결을 위한 인터페이스 장치 및 그 방법 |
| JP3175702U (ja) | 2012-03-06 | 2012-05-24 | 同星實業股▲ふん▼有限公司 | 電気コネクタケーブル |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111669635A (zh) * | 2020-06-15 | 2020-09-15 | 武汉精立电子技术有限公司 | 一种基于视频接口的时钟传输、恢复方法及装置 |
| CN111669635B (zh) * | 2020-06-15 | 2022-04-29 | 武汉精立电子技术有限公司 | 一种基于视频接口的时钟传输、恢复方法及装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20160011841A (ko) | 2016-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE102013105559B4 (de) | Verfahren zum Detektieren einer Datenbittiefe und Schnittstellenvorrichtung für eine Anzeigevorrichtung, die dasselbe verwendet | |
| US7557815B2 (en) | System and method for producing a video signal | |
| US8072449B2 (en) | Workstation for processing and producing a video signal | |
| US8098690B2 (en) | System and method for transferring high-definition multimedia signals over four twisted-pairs | |
| US20180310047A1 (en) | Method and Apparatus for Synchronizing Audio and Video Signals | |
| US20120314777A1 (en) | Method and apparatus for generating a display data stream for transmission to a remote display | |
| WO2017032081A1 (zh) | 一种音视频播放设备、数据显示方法与存储介质 | |
| US20170053622A1 (en) | Method and apparatus for setting transparency of screen menu, and audio and video playing device | |
| US8108576B2 (en) | Dongle module, console module, matrix KVM switch system, local-end module, remote-end module, and extender system | |
| WO2013042264A1 (ja) | 映像処理装置および映像処理方法 | |
| EP3169075A1 (en) | Audio and video playback device | |
| US20120027203A1 (en) | Interface circuit | |
| TWI532374B (zh) | 訊號傳輸裝置及其傳送器與接收器 | |
| US9288418B2 (en) | Video signal transmitter apparatus and receiver apparatus using uncompressed transmission system of video signal | |
| US20140173249A1 (en) | System and method for connecting a system on chip processor and an external processor | |
| KR101599356B1 (ko) | 디피/에이치디엠아이 변환기 및 변환방법 | |
| US9239697B2 (en) | Display multiplier providing independent pixel resolutions | |
| US20170012798A1 (en) | Transmission apparatus, transmission method, reception apparatus, and reception method | |
| CN111163344A (zh) | 一种长距离双屏互动娱乐信息处理系统 | |
| WO2017032073A1 (zh) | 音视频播放设备 | |
| WO2017032074A1 (zh) | 音视频播放设备 | |
| US7382375B2 (en) | Video card with interchangeable connector module | |
| KR20150085723A (ko) | Aux 신호 동기화 방법 | |
| WO2001011460A1 (en) | System and method for producing a video signal | |
| KR101605183B1 (ko) | 디스플레이포트 싱크 및 데이터 제공 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |