TWI409008B - 印刷電路板 - Google Patents
印刷電路板 Download PDFInfo
- Publication number
- TWI409008B TWI409008B TW96139163A TW96139163A TWI409008B TW I409008 B TWI409008 B TW I409008B TW 96139163 A TW96139163 A TW 96139163A TW 96139163 A TW96139163 A TW 96139163A TW I409008 B TWI409008 B TW I409008B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- signal
- differential
- differential signal
- transmission lines
- Prior art date
Links
Landscapes
- Structure Of Printed Boards (AREA)
Description
本發明係關於一種印刷電路板,尤指一種具有上下耦合式差分訊號對之印刷電路板。
在印刷電路板之佈線中,通常採用差分訊號對之佈線方式以降低訊號在傳輸通道上傳輸時所產生之串擾。習知印刷電路板中之差分訊號對大多採用邊緣耦合(edge-couple)之方式佈設,該邊緣耦合之方式是指差分訊號對之兩條差分訊號傳輸線在印刷電路板之同一訊號層中相互耦合。在實際佈線時為保證訊號傳輸品質在差分訊號對之上方或下方必須要設有參考層。如圖1所示,印刷電路板1之中間一層佈置差分訊號對10之兩差分訊號傳輸線101、102,外側兩層分別佈置參考層31、32。根據印刷電路板設計規範,差分訊號傳輸線差分阻抗之理想值為100ohm。習知之印刷電路板通常是透過調節差分訊號傳輸線101、102之間在水平方向上之間隔距離來調整差分訊號傳輸線之差分阻抗值,但利用習知之邊緣耦合方式在調整差分訊號傳輸線差分阻抗之過程中,由於每條差分訊號傳輸線對應介質之介電常數不相同,因此訊號在差分訊號傳輸線中傳輸時會產生較大之時間偏移和共模雜訊。
鑒於以上內容,有必要提供一種印刷電路板,可減少差分訊號傳輸線之間之時間偏移和共模雜訊。
一種印刷電路板,包括一第一訊號層、一第二訊號層和一介於第一訊號層與第二訊號層之間之介質層,該第一訊號層與第二訊號層中以上下耦合方式佈設一差分訊號對,該差分訊號對包括分別位於第一訊號層和第二訊號層中之兩條差分訊號傳輸線,該兩差分訊號傳輸線之中心線在水平方向上有一段錯位距離,該錯位距離小於每條差分訊號傳輸線之線寬。
該印刷電路板可透過調整兩差分訊號傳輸線之中心線在水平方向上之錯位距離調整傳輸線之差分阻抗值,同時減少了訊號在差分訊號傳輸線中傳輸時之時間偏移和共模雜訊。
請參照圖2,本發明印刷電路板的較佳實施方式包括一第一參考層41、一第一訊號層42、一第二訊號層43和一第二參考層44。該第一訊號層42和第二訊號層43之間佈設有介質層,該第一參考層41和第一訊號層42之間以及該第二訊號層43和第二參考層44之間也佈設有介質層,其中該第一參考層41和第二參考層44為金屬層。該第一訊號層42和第二訊號層43上以上下耦合(broadside-couple)方式佈設一差分訊號對20。該上下耦合方式是指一差分訊號對中之兩條差分訊號傳輸線在印刷電路板之兩個相鄰層間耦合。該差分訊號對20包括兩條差分訊號傳輸線201和202,該差分訊號傳輸線201佈設於該第一訊號層42上,該差分訊號傳輸線202佈設於該第二訊號層43上,該兩條差分訊號傳輸線201和202之中心線在水平方向上之錯位距離為S。兩條差分訊號傳輸線間之差分阻抗計算方法可參照相應之經驗公式,如:
其中Z Diff
為傳輸線之差分阻抗,C 22
和L 11
分別為差分訊號對之對地電容和對地電感,C 21
和L 12
分別為差分訊號對之兩條傳輸線間之耦合電容和耦合電感。
當增大錯位距離S時,差分訊號傳輸線201和202之正對面積減小,根據電容跟正對面積成正比可知差分訊號對20之對地電容C 22
會減小,差分訊號傳輸線201和202之差分阻抗會增大。因此透過調整錯位距離S即可調整傳輸線之差分阻抗值。在本發明較佳實施方式中,錯位距離S越大,差分阻抗Z Diff
也越大,因此得到之差分阻抗值越理想。當S增大到4.5mil時,差分阻抗Z Diff
也增大到99.91ohm,接近設計規範要求的100ohm之理想值。但在改變錯位距離S之過程中應保證兩差分訊號傳輸線201和202之間之正對面積不為零,即錯位距離S應小於差分訊號傳輸線之線寬。
本發明透過改變兩條差分訊號傳輸線之中心線在水平方向上之錯位距離來調整兩差分訊號傳輸線之正對面積,從而實現改變差分訊號傳輸線差分阻抗值之目的。由於採用了上下耦合佈線方式,電場大多分佈在兩條差分訊號傳輸線之間之同一介質中,因此減少了訊號在差分訊號傳輸線中傳輸時之時間偏移和共模雜訊。
綜上所述,本發明符合發明專利要件,爰依法提出專利申請。惟,以上所述者僅為本發明之較佳實施例,舉凡熟悉本案技藝之人士,在爰依本發明精神所作之等效修飾或變化,皆應涵蓋於以下之申請專利範圍內。
差分訊號對...20
第一參考層...41
第一訊號層...42
第二訊號層...43
第二參考層...44
差分訊號傳輸線...201、202
圖1係習知之印刷電路板之示意圖。
圖2係本發明印刷電路板較佳實施方式之示意圖。
差分訊號對...20
第一參考層...41
第一訊號層...42
第二訊號層...43
第二參考層...44
差分訊號傳輸線...201、202
Claims (4)
- 一種印刷電路板,包括一第一訊號層、一第二訊號層和一介於第一訊號層與第二訊號層之間之介質層,該第一訊號層與第二訊號層中以上下耦合方式佈設一差分訊號對,該差分訊號對包括分別位於第一訊號層和第二訊號層中之兩條差分訊號傳輸線,該兩差分訊號傳輸線之中心線在水平方向上有一段錯位距離,該錯位距離小於每條差分訊號傳輸線之線寬。
- 如申請專利範圍第1項所述之印刷電路板,其中當該錯位距離為4.5mil時,該等差分訊號傳輸線間之差分阻抗為99.91ohm。
- 如申請專利範圍第1項所述之印刷電路板,還包括一位於該第一訊號層之上之第一參考層和一位於該第二訊號層之下之第二參考層,第一參考層和第一訊號層之間以及第二訊號層和第二參考層之間均設有介質層。
- 如申請專利範圍第3項所述之印刷電路板,其中該第一參考層和第二參考層為金屬層。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW96139163A TWI409008B (zh) | 2007-10-19 | 2007-10-19 | 印刷電路板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW96139163A TWI409008B (zh) | 2007-10-19 | 2007-10-19 | 印刷電路板 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200920198A TW200920198A (en) | 2009-05-01 |
TWI409008B true TWI409008B (zh) | 2013-09-11 |
Family
ID=44727365
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW96139163A TWI409008B (zh) | 2007-10-19 | 2007-10-19 | 印刷電路板 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI409008B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200513162A (en) * | 2003-09-30 | 2005-04-01 | Hon Hai Prec Ind Co Ltd | PCB and layout thereof |
TW200513659A (en) * | 2003-08-25 | 2005-04-16 | Capital Formation Inc | Integrated printed circuit board and test contactor for high speed semiconductor testing |
-
2007
- 2007-10-19 TW TW96139163A patent/TWI409008B/zh not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200513659A (en) * | 2003-08-25 | 2005-04-16 | Capital Formation Inc | Integrated printed circuit board and test contactor for high speed semiconductor testing |
TW200513162A (en) * | 2003-09-30 | 2005-04-01 | Hon Hai Prec Ind Co Ltd | PCB and layout thereof |
Also Published As
Publication number | Publication date |
---|---|
TW200920198A (en) | 2009-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8049118B2 (en) | Printed circuit board | |
JP4371065B2 (ja) | 伝送線路、通信装置及び配線形成方法 | |
JP6588524B2 (ja) | 電気コネクタにおける遠端クロストークを低減するための方法および装置 | |
CN107078441B (zh) | 用于串扰控制的非连续层高频rj45插头 | |
US8072774B2 (en) | Substrate including wiring for transmitting signal, apparatus and system including the substrate | |
WO2007102597A1 (en) | Broadband transition from a via interconnection to a planar transmission line in a multilayer substrate | |
WO2009028108A1 (en) | Multi-layer substrate | |
CN205883702U (zh) | 一种避免过孔背钻的pcb布线结构 | |
CN101420818B (zh) | 差分布线架构 | |
CN101384129B (zh) | 印刷电路板 | |
US20100134201A1 (en) | Broadband Directional Coupler with Adjustable Directionality | |
JP2019096691A (ja) | プリント回路基板及び当該プリント回路基板を備える光送受信器 | |
US8536456B2 (en) | Printed circuit board | |
TWI409008B (zh) | 印刷電路板 | |
JP2009129649A (ja) | 基板のコネクタ実装部構造 | |
CN207149744U (zh) | 具有多层布线印制板的总线高速背板连接器 | |
CN107369932A (zh) | 具有多层布线印制板的高速背板连接器 | |
JP5194722B2 (ja) | 配線基板及び半導体装置 | |
TW202312582A (zh) | 電路板以及電連接器 | |
TWI393510B (zh) | 印刷電路板 | |
JP2007305756A (ja) | 回路基板 | |
TWI558276B (zh) | 電路板 | |
TWI394498B (zh) | 印刷電路板 | |
TWI361025B (en) | Printed circuit board | |
TWI229497B (en) | Signal transmission structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |