TWI408750B - 氮化鋅ｐｎ接面電晶體元件之製作方法 - Google Patents
氮化鋅ｐｎ接面電晶體元件之製作方法 Download PDFInfo
- Publication number
- TWI408750B TWI408750B TW98122534A TW98122534A TWI408750B TW I408750 B TWI408750 B TW I408750B TW 98122534 A TW98122534 A TW 98122534A TW 98122534 A TW98122534 A TW 98122534A TW I408750 B TWI408750 B TW I408750B
- Authority
- TW
- Taiwan
- Prior art keywords
- zinc nitride
- nitride film
- type
- type zinc
- film
- Prior art date
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本發明係關於一種PN接面(P-N Junction)電晶體元件之製作方法，特別是一種PN接面為同質氮化鋅的電晶體元件之製作方法。
目前，一般PN接面電晶體元件之製作方法，通常係分別製作出P型(P-Type)及N型(N-Type)之半導體材料，使該P型及N型之半導體材料之間形成一PN接面，再於該P型及N型之半導體材料之表面分別設置一電極，如此，便可完成PN接面電晶體元件之製作。
若該P型及N型之半導體材料為異質材料，則該P型及N型之半導體材料之間的異質接面(Heterojunction)容易產生晶格排列上之差異，而造成結構上之缺陷(Defect)，因此，通常係將PN接面電晶體元件設計為同質接面(Homojunctiop)之電晶體元件。
目前同質接面電晶體元件中，係可以氧化鋅(ZnO)或矽(Si)作為材料，製作出具同質接面之電晶體元件，以氧化鋅為例，通常係將氬氣(Ar)與氨氣(NH3
)或氮氣(N2
)混合作為工作氣體，並對鋅靶材進行濺鍍以形成氮化鋅，再以該氮化鋅進行400℃以上之高溫熱氧化製程，以製作出P型氧化鋅，而N型氧化鋅則另需以鋅靶材及鋁靶材進行濺鍍，或者以鋅鋁合金靶材進行濺鍍，或者以離子佈植方式製作N型氧化鋅，如此方可進一步將該P型及N型氧化鋅製作成同質接面之電晶體元件。
然而，上述氧化鋅之同質接面電晶體元件之製作方法由於該高溫熱氧化製程通常需要超過400℃以上，因此熱耗能較大，使其具有設備需求及製作成本較高之缺點；又，該N型氧化鋅若以濺鍍方式製作，該合金靶材之成本較高，若以離子佈植方式製作，則離子佈植之機台成本亦較為昂貴，且需另經加熱及退火等程序，具有製程複雜度較高之缺點；再且，該氧化鋅僅可吸收短波長之光，例如波長為380nm以下之光，具有吸光範圍較窄之缺點。
目前氮化鋅於低溫下製作僅可形成N型氮化鋅，並未能製作出P型氮化鋅，因此尚無法製作出以氮化鋅為材料之PN接面電晶體元件。然而，氮化鋅可透過製程調整來改變能隙，應用範圍較為寬廣，其製程溫度低，具有低電阻的半導體特性，亦具有直接能隙的特性，而波長為1000nm以下之光便可產生吸收，吸光範圍較廣，適合應用於光電產業。因此若可製作出氮化鋅PN接面電晶體元件，相信不但可降低製作成本，亦可廣泛的應用於光電及太陽能產業。
本發明係提供一種氮化鋅PN接面電晶體元件之製作方法。本發明之主要目的是製作出氮化鋅同質PN接面電晶體元件。
為達到前述發明目的，本發明所運用之技術手段及藉由該技術手段所能達到之功效包含有：一種氮化鋅PN接面電晶體元件之製作方法，係包含一薄膜設置步驟，於一基板上形成一第一N型氮化鋅薄膜；一熱處理步驟，將該第一N型氮化鋅薄膜置入一含氧環境中，並加熱至280℃至350℃，使該第一N型氮化鋅薄膜轉變成一P型氮化鋅薄膜；一薄膜成形步驟，於該P型氮化鋅薄膜之表面形成一第二N型氮化鋅薄膜；及一電極製作步驟，設置數個分別與該第二N型氮化鋅薄膜及P型氮化鋅薄膜相連接之電極。藉此，本發明之氮化鋅PN接面電晶體元件之製作方法可提升PN接面電晶體元件之製程效率、降低製程溫度及降低製作成本。
為讓本發明之上述及其他目的、特徵及優點能更明顯易懂，下文特舉本發明之較佳實施例，並配合所附圖式，作詳細說明如下：請參照第1及2圖所示，本發明較佳實施例之氮化鋅PN接面電晶體元件之製作方法之薄膜設置步驟S1係：於一基板1上形成一第一N型氮化鋅薄膜2。更詳言之，本實施例之基板1係選擇為玻璃基板，當然亦可選擇為其他材質製成之基板1，例如矽晶圓或康寧玻璃等材料，並於一反應腔體內以物理氣相沈積(Physical Vapor Deposition,PVD)或有機金屬化學氣相沈積(Metal-Organic CVD,MOCVD)等方式於該基板1之表面沈積形成該第一N型氮化鋅薄膜2。本實施例以RF電源供應器提供電源，並選擇以鋅靶材搭配一工作氣體，該工作氣體係包含一濺鍍氣體及一氮源，該濺鍍氣體係選擇為惰性氣體，但不受限於氬氣(Ar)，當然其他惰性氣體，例如氪氣(Kr)也可使用；該氮源係選擇但不受限於氨氣(NH3
)或氮氣(N2
)，以於濺鍍過程中提供氮原子與鋅原子共同結合成氮化鋅。如此，便可於該基板1之表面製作形成該第一N型氮化鋅薄膜2，且該第一N型氮化鋅薄膜2之電性係為N型。
請參照第1及3圖所示，本發明較佳實施例之氮化鋅PN接面電晶體元件之製作方法之熱處理步驟S2係：將該第一第一N型氮化鋅薄膜2置入一含氧環境中，並加熱至280℃至350℃，使該第一N型氮化鋅薄膜2轉變成一P型氮化鋅薄膜3。更詳言之，本實施例係選擇於一般空氣中，當然亦可選擇於純氧或含氧混合氣體的環境中，將該第一N型氮化鋅薄膜2加熱到280℃至350℃之溫度，使得該空氣中所含之氧可適當摻入該第一N型氮化鋅薄膜2，以將該第一N型氮化鋅薄膜2轉換為具P型電性之P型氮化鋅薄膜3。若加熱溫度低於280℃，則氧不易摻入該第一N型氮化鋅薄膜2，而無法使該第一N型氮化鋅薄膜2之電性產生轉變；若加熱溫度高於350℃，則氧將會過度取代該第一N型氮化鋅薄膜2中之氮原子，而使該第一N型氮化鋅薄膜2轉變為氧化鋅薄膜，亦將增加熱能之損耗。藉此，透過該熱處理步驟S2於280℃至350℃之含氧環境下對該第一N型氮化鋅薄膜2進行加熱，便可完成該P型氮化鋅薄膜3之製作。對該第一N型氮化鋅薄膜2加熱之時間較佳係為1至24小時，本實施例之加熱時間係選擇為3小時，但不以此為限。
請再參照第1及4圖所示，本發明之氮化鋅PN接面電晶體元件之製作方法的薄膜成形步驟S3係；於該P型氮化鋅薄膜3之表面形成另一第二N型氮化鋅薄膜2’。更詳言之，本實施例係於該P型氮化鋅薄膜3之上方設置一具有至少一通孔41之遮罩4，並進行濺鍍，此步驟中之濺鍍與該薄膜設置步驟S1中所述之濺鍍相同，皆係以鋅靶材搭配該含氮源之工作氣體，共同於低壓環境下進行濺鍍，以使鋅及氮原子穿過該遮罩4之通孔41，並沈積於該P型氮化鋅薄膜3之表面，以形成對應該通孔41形狀之第二N型氮化鋅薄膜2’。如此，該第二N型氮化鋅薄膜2’及P型氮化鋅薄膜3皆係以氮化鋅之材質製成，因此可形成同質接面(homojunction)，可降低結構缺陷的產生。
請參照第1及5圖所示，本發明較佳實施例之電極設置步驟S4係設置數個電極5，且該數個電極5分別與該第二N型氮化鋅薄膜2’及P型氮化鋅薄膜3相連接。更詳言之，本實施例係於該第二N型氮化鋅薄膜2’及P型氮化鋅薄膜3之上方設置另一具有數個通孔41’之遮罩4’，且該些通孔41’分別對應該第二N型氮化鋅薄膜2’及P型氮化鋅薄膜3之一部分，並選擇進行濺鍍，以於該第二N型氮化鋅薄膜2’及P型氮化鋅薄膜3之部分表面形成該數個電極5。舉例而言，本實施例係選擇沈積金(Au)作為該電極5，當然亦可選擇沈積其他種類之金屬作為該電極5，例如白金(Pt)、鋁(Al)或銦(In)等其他金屬。完成該電極5之設置後，便可獲得如第6圖所示之氮化鋅PN接面電晶體元件。由於該氮化鋅PN接面電晶體元件具有直接能隙及光吸收效率高等特性，因此可廣泛應用於光電產業，例如應用於太陽能板或感光元件之製造。
如此，本發明之氮化鋅PN接面電晶體元件的製造方法之薄膜設置步驟S1、熱處理步驟S2、薄膜成形步驟S3及電極製作步驟S4皆可於該反應腔體內連續進行，因此可大幅降低製程複雜度並提升製程效率。
本發明另對不同溫度熱處理後之氮化鋅進行電性分析及穿透光譜分析，以驗證本發明之氮化鋅PN接面電晶體元件的製造方法確實可製作出P型氮化鋅，以進一步與N型氮化鋅共同製作形成氮化鋅PN接面電晶體元件，以及驗證氮化鋅薄膜之良好光吸收效率。
請參照表1所示，其係經不同溫度熱處理後之氮化鋅的電性分析結果。其中，第A組為未經熱處理之N型氮化鋅薄膜，第B組至第F組分別為對N型氮化鋅薄膜以150℃、200℃、250℃、300℃及350℃之溫度進行熱處理後之氮化鋅薄膜。可發現僅第E組及第F組之氮化鋅電性為P型，其餘皆為N型。這是因為若加熱溫度低於280℃，則氧不易摻入該N型氮化鋅薄膜，而無法使該N型氮化鋅薄膜之電性產生轉變；若加熱溫度高於350℃，則氧將會過度取代該N型氮化鋅薄膜中之氮原子，而將導致該N型氮化鋅薄膜轉變為氧化鋅薄膜。因此，本發明之熱處理步驟S2之加熱溫度較佳係介於280℃至350℃之間，以確保形成該P型氮化鋅薄膜3。
請參照第7圖所示，其係經不同溫度熱處理後之氮化鋅的穿透光譜圖。由結果可得知氮化鋅薄膜對光之吸收帶相當寬，可驗證透過本發明之製作方法製成之氮化鋅PN接面電晶體元件之光吸收效率高，可廣泛應用於光電產業。
如上所述，本發明透過於280℃至350℃之環境下對該第一N型氮化鋅薄膜2加熱，使該第一N型氮化鋅薄膜2轉變為該P型氮化鋅薄膜3，可降低習用氧化鋅同質PN接面之電晶體元件因400℃以上高溫製程所造成之高度耗能，進而降低製作成本；再且，本發明之薄膜設置步驟S1、熱處理步驟S2、薄膜成形步驟S3及電極製作步驟S4僅需於該反應腔體內進行沈積及加熱等連續製程，便可完成該氮化鋅PN接面電晶體元件之製作，而不需如習用電晶體元件製作方法需以昂貴之合金靶材進行沈積，或以昂貴之離子佈植機台進行離子佈植製程方可完成PN接面電晶體元件之製作，因此可增進製程效率，並降低PN接面電晶體元件之製作成本。而透過本方法所製作而成之氮化鋅PN接面電晶體元件，由於具有直接能隙及光吸收效率高等優點，因此可廣泛的應用於光電產業。
雖然本發明已利用上述較佳實施例揭示，然其並非用以限定本發明，任何熟習此技藝者在不脫離本發明之精神和範圍之內，相對上述實施例進行各種更動與修改仍屬本發明所保護之技術範疇，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
1．．．基板
2．．．第一N型氮化鋅薄膜
2’．．．第二N型氮化鋅薄膜
3．．．P型氮化鋅薄膜
4．．．遮罩
4’．．．遮罩
41．．．通孔
41’．．．通孔
第1圖：本發明較佳實施例之氮化鋅PN接面電晶體元件之製作方法的流程圖。
第2圖：本發明較佳實施例之薄膜設置步驟之示意圖。
第3圖：本發明較佳實施例之熱處理步驟之示意圖。
第4圖：本發明較佳實施例之薄膜成形步驟之示意圖。
第5圖：本發明較佳實施例之電極設置步驟之示意圖。
第6圖：本發明較佳實施例之氮化鋅PN接面電晶體元件之示意圖。
第7圖：經不同溫度熱處理後之氮化鋅的穿透光譜圖。
Claims (5)
- 一種氮化鋅PN接面電晶體元件之製作方法，係包含：一薄膜設置步驟，於一基板上形成一第一N型氮化鋅薄膜；一熱處理步驟，將該第一N型氮化鋅薄膜置入一含氧環境中，並加熱至280℃至350℃，使該第一N型氮化鋅薄膜轉變成一P型氮化鋅薄膜；一薄膜成形步驟，於該P型氮化鋅薄膜之表面形成一第二N型氮化鋅薄膜；及一電極製作步驟，設置數個分別與該第二N型氮化鋅薄膜及P型氮化鋅薄膜相連接之電極。
- 依申請專利範圍第1項所述之氮化鋅PN接面電晶體元件之製作方法，其中於該薄膜設置步驟中，係以一鋅靶材搭配一工作氣體進行濺鍍形成該第一N型氮化鋅薄膜，且該工作氣體中包含一氮源及一濺鍍氣體。
- 依申請專利範圍第2項所述之氮化鋅PN接面電晶體元件之製作方法，其中該濺鍍氣體為惰性氣體，且該氮源係為氨氣(NH3 )或氮氣(N2 )。
- 依申請專利範圍第1項所述之氮化鋅PN接面電晶體元件之製作方法，其中該熱處理步驟之加熱時間係為1至24小時，以使該第一N型氮化鋅薄膜轉變為該P型氮化鋅薄膜。
- 依申請專利範圍第1項所述之氮化鋅PN接面電晶體元件之製作方法，其中於該薄膜設置步驟中，係以物理氣相沈積或有機金屬化學氣相沈積之方式於形成該第一N型氮化鋅薄膜。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW98122534A TWI408750B (zh) | 2009-07-03 | 2009-07-03 | 氮化鋅ｐｎ接面電晶體元件之製作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW98122534A TWI408750B (zh) | 2009-07-03 | 2009-07-03 | 氮化鋅ｐｎ接面電晶體元件之製作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201103089A TW201103089A (en) | 2011-01-16 |
| TWI408750B true TWI408750B (zh) | 2013-09-11 |
Family
ID=44837737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW98122534A TWI408750B (zh) | 2009-07-03 | 2009-07-03 | 氮化鋅ｐｎ接面電晶體元件之製作方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI408750B (zh) |
-
2009
- 2009-07-03 TW TW98122534A patent/TWI408750B/zh not_active IP Right Cessation
Non-Patent Citations (1)
| Title |
|---|
| Chao W, "p-Type ZnO thin films prepared by oxidation of Zn3N2 thin films deposited by DC magnetron sputtering", Journal of Crystal Growth, July 2003, Vol. 259, pages 279-281 本案先前技術 * |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201103089A (en) | 2011-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Kato | Cu (In, Ga)(Se, S) 2 solar cell research in Solar Frontier: Progress and current status | |
| JP5161521B2 (ja) | 太陽電池および太陽電池を製造する方法 | |
| US8124502B2 (en) | Semiconductor device manufacturing method, semiconductor device and semiconductor device manufacturing installation | |
| WO2008013942A3 (en) | Methods and systems for manufacturing polycrystalline silicon and silicon-germanium solar cells | |
| WO2010046284A1 (en) | Semiconductor device manufacturing method, semiconductor device and semiconductor device manufacturing installation | |
| JP2007281156A (ja) | 裏面電極型半導体へテロ接合太陽電池ならびにその製造方法と製造装置 | |
| US20160190375A1 (en) | Hetero-junction solar cell and manufacturing method thereof | |
| US20140159042A1 (en) | Top down aluminum induced crystallization for high efficiency photovoltaics | |
| JP2008235794A (ja) | 光電変換材およびその製造方法、半導体素子、並びに太陽電池 | |
| Rau et al. | Development of a rapid thermal annealing process for polycrystalline silicon thin-film solar cells on glass | |
| US7352044B2 (en) | Photoelectric transducer, photoelectric transducer apparatus, and iron silicide film | |
| Satha et al. | Thermolytic deposition of MoS2 nanolayer for Si solar cell applications | |
| TWI489647B (zh) | 製作具有織化表面之半導體層之方法、製作太陽能電池之方法 | |
| TWI408750B (zh) | 氮化鋅ｐｎ接面電晶體元件之製作方法 | |
| US20160240708A1 (en) | Solar cell with a hetero-junction structure and method for manufacturing the same | |
| TWI408822B (zh) | Thin silicon solar cell and its manufacturing method | |
| JPH04212430A (ja) | カルコパイライト型化合物薄膜の製造方法 | |
| TWI399861B (zh) | Structure of solar cell absorbent layer and manufacturing method thereof | |
| TW200415803A (en) | Electrode for p-type SIC | |
| TWI387999B (zh) | Compound semiconductor epitaxial wafer and method of manufacturing the same | |
| KR101335656B1 (ko) | Ｃｉｓ계 박막 제조방법 | |
| TWI297218B (zh) | ||
| TWI458106B (zh) | Structure and fabrication of copper indium gallium - selenide film with high carrier mobility | |
| JP5964713B2 (ja) | 光電変換装置の製造方法 | |
| JPH06181330A (ja) | 非晶質半導体太陽電池とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |