TWI401008B - 電路板 - Google Patents

Description

電路板

本發明涉及一種電路板，特別關於一種可補償過孔殘端電容特性之電路板。

就電路板而言，例：印刷電路板(Printed Circuit Board簡稱PCB)或多層印刷電路板，目前大多應用於高階伺服器主板、主機板或背板等設計中，並具有許多的訊號層、接地層與電源層，而由於受到傳統印刷電路板制程限制，故對於改善過孔(via)影響的技術，則為多層印刷電路板不可或缺要項之一。

請同時參照圖1A與圖1B所示，為習知的電路板1(例如：多層印刷電路板)的側視圖及剖視圖，電路板1具有複數個銅箔層11、一第一線路層12、一第二線路層13、一對對稱的過孔14A、14B、一絕緣層15及複數個線路層16；各銅箔層11具有一對對稱的避開孔11A、11B並分別設置於第一線路層12、第二線路層13及各線路層16之間，而絕緣層15則設置在各銅箔層11、第一線路層12、第二線路層13及各線路層16之間，第一線路層12設置在第二線路層13上，過孔14A、14B分別穿設第一線路層12、第二線路層13、對稱的避開孔11A、11B及絕緣層15。

第一線路層12及第二線路層13分別具有一對對稱的第一導體12A、12B及一對對稱的第二導體13A、13B、一對對稱的第一訊號線L1A、L1B及一對對稱的第二訊號線 L2A、L2B，第一導體12A、12B及第二導體13A、13B，例如：焊盤，分別環設於過孔14A、14B並對應於避開孔11A、11B，而第一訊號線L1A、L1B及第二訊號線L2A、L2B分別耦接於第一導體12A、12B及第二導體13A、13B。

當第一對稱訊號線L1A、L1B自外部接收一對輸入訊號S1時，輸入訊號S1分別經由第一導體12A、12B，通過過孔14A、14B傳輸至第二導體13A、13B再送至第二訊號線L2A、L2B輸出。因第二線路層13下的過孔14A、14B不是訊號必經的路徑，故形成過孔殘端結構(via stub)W(如圖1B所示)，而呈現較大的電容特性及較低的阻抗量，使訊號的高頻成分無法通過，造成時域波形爬升速度變緩(如圖1C所示，為通道回應波形圖，其曲線C1於頻率9GHz前提早衰減)，且第二線路層13下的過孔14A、14B與第二訊號線L2A、L2B有如路徑分支，使部分的輸入訊號S1輸入至第二線路層13下的過孔14A、14B再反射回來，造成多重反射效應，甚至經由第二訊號線L2A、L2B與原來的輸入訊號S1相互迭加，進而對輸入訊號S1產生不良影響(請參考圖1D與圖1E，圖1D為訊號路徑有過孔殘端結構W的串列訊號眼圖(eye diagram)，輸入訊號S1的抖動(jitter)量大，且輸入訊號S1的雜訊提升，圖1E為訊號路徑無過孔殘端結構W的串列訊號眼圖)。

請參照圖2所示，為解決上述問題，則於電路板1製作至過孔的鍍銅步驟完成後，再加一道步驟，即藉由一鑽頭D自電路板1的線路層16朝向第一線路層12，將過孔 殘端結構W完全鑽除，以完全除去過孔殘端結構W所產生的影響。

然而，因電路板1的制程上多了一道步驟，且過孔與鑽頭D對位的困難度相對增加，易造成良率降低，進而成本提高。

爰因於此，如何提供一種不須額外製程步驟，就可補償過孔殘端電容特性之電路板，已成為重要課題之一。

鑒於以上課題，本發明之目的為提供一種不須額外製程步驟，就可補償過孔殘端電容特性之電路板。

為達上述目的，依據本發明之一種電路板包含一第一佈線層、一第二佈線層、一銅箔層、一第一過孔及第二過孔。第一佈線層具有一第一訊號線及一第二訊號線，第一訊號線及第二訊號線分別具有一彎折部。第一佈線層設置於第二佈線層上方，第二佈線層具有一第三訊號線及一第四訊號線，第三訊號線及第四訊號線也分別具有一彎折部。銅箔層具有一避開孔，銅箔層設置於第一佈線層及第二佈線層之間。第一過孔及第二過孔分別穿設第一佈線層、第二佈線層及避開孔，第一訊號線的彎折部及第二訊號線的彎折部分別耦接且設置於第一過孔及第二過孔之間，第三訊號線的彎折部及第四訊號線的彎折部分別耦接且設置於第一過孔及第二過孔之間。其中，第一訊號線、第二訊號線、第三訊號線及第 四訊號線的彎折部對應設置在避開孔的範圍內。

承上所述，本發明之電路板，僅使第一訊號線、第二訊號線、第三訊號線及第四訊號線的彎折部的彎折方向相反，並分別對應設置在銅箔層的避開孔的範圍內，就可補償電路板的電容特性，不需像習知的電路板需再增加以鑽頭除去過孔殘端的額外制程步驟。此種方式，不僅不會增加任何成本，更能藉由線路上的改變而產生電感特性，進而達到補償過孔殘端的電容特性。

以下將參照相關圖式，說明依據本發明較佳實施方式之一種電路板。

請同時參照圖3與圖4所示，分別為本實施方式中的電路板2的側視圖及剖視圖，電路板2包含複數個第一佈線層21、複數個第二佈線層22、複數個銅箔層23、一第一過孔24、一第二過孔25、複數個絕緣層26、一對對稱的第一導電部27A、27B及一對對稱的第二導電部28A、28B。

本實施方式中，第一佈線層21皆設置在第二佈線層22上方，各佈線層21、22之間設有一銅箔層23，各佈線層21、22及銅箔層23之間設有絕緣層26。

各銅箔層23分別具有一相互對應的避開孔231。此外，避開孔231的形狀並無限制，可為不規則形狀(如圖3與圖5A至圖5B所示)。

第一過孔24及第二過孔25相互對應且分別穿過各 第一佈線層21、各第二佈線層22、各絕緣層26及各避開孔231。

第一導電部27A、27B佈設於其中一第一佈線層21，第二導電部28A、28B佈設於其中一第二佈線層22。第一導電部27A及第二導電部28A環設耦接於第一過孔24，第一導電部27B及第二導電部28B環設耦接於第二過孔25。第一導電部27A、27B及第二導電部28A、28B於實施上可分別為一焊盤。

本實施方式中，佈設有第一導電部27A、27B的第一佈線層21具有相對稱的一第一訊號線LA及一第二訊號線LB，並設置於第一過孔24及第二過孔25之間，第一訊號線LA具有相連的一彎折部LA1及一傳輸部LA2，第二訊號線LB具有相連的一彎折部LB1及一傳輸部LB2。

第一訊號線LA的彎折部LA1及第二訊號線LB的第二彎折部LB1對應設置在銅箔層23的避開孔231的範圍內，並藉由第一導電部27A、27B分別稱接第一過孔24及第二過孔25。

於本實施方式中，第一訊號線LA的彎折部LA1及第二訊號線LB的彎折部LB1設置在第一過孔24及第二過孔25之間(如圖3、圖5A及圖5B所示)，在其他實施方式中第一訊號線LA的彎折部LA1及第二訊號線LB的彎折部LB1可分別環設於第一過孔24及第二過孔25(如圖5B所示)。第一訊號線LA的彎折部LA1及第二訊號 線LB的彎折部LB1的形狀並無限制，於實施上可為一J型(如圖3、圖5A所示)或一C型(如圖5B所示)或一弧型(圖未示)。

此外，第一訊號線LA的彎折部LA1及第二訊號線LB的彎折部LB1的線寬於實施上並無限制，甚至可大於第一訊號線LA的傳輸部LA2及第二訊號線LB的傳輸部LB2的線寬(如圖5A所示)，但不超過所相對應銅箔層23的避開孔231的範圍。

請再同時參照圖3及圖4所示，本實施方式中，佈設有第二導電部28A、28B的第二佈線層22具有相對稱的一第三訊號線LC及一第四訊號線LD，第三訊號線LC具有相連的一彎折部LC1及一傳輸部LC2，第四訊號線LD具有相連的一彎折部LD1及一傳輸部LD2。

第三訊號線LC及第四訊號線LD設置於第一過孔24及第二過孔25之間，且第三訊號線LC及第四訊號線LD的彎折部LC1、LD1更對應設置在銅箔層23的避開孔231的範圍內。

第三訊號線LC的彎折部LC1及第四訊號線LD的彎折部LD1藉由第二導電部28A、28B分別耦接第一過孔24及第二過孔25。

本實施方式的第三訊號線LC的彎折部LC1及第四訊號線LD的彎折部LD1的形狀並無限制，於實施上可為一J型(如圖3與圖5A所示)或一C型(如圖5B所示)或一弧型(圖未示)，且設置於第一過孔24及第二過孔25之 間(如圖3與圖5A、5B所示)，在其他實施方式中第三訊號線LC的彎折部LC1及第四訊號線LD的彎折部LD1也可分別環設於第一過孔24及第二過孔25(如圖5B所示)。另外，第三訊號線LC的彎折部LC1及第四訊號線LD的彎折部LD1的線寬亦無限制，更可大於第三訊號線LC的第三傳輸部LC2及第四訊號線LD的傳輸部LD2的線寬(如圖5A所示)，但不超過所相對應銅箔層23的避開孔231的範圍。

此外，請再同時參照圖3、圖5A及圖5B所示，於本實施方式中，第一訊號線LA的彎折部LA1及第二訊號線LB的彎折部LB1的設置方向V2，與第三訊號線LC的彎折部LC1及第四訊號線LD的彎折部LD1的設置方向V1相反，故第一訊號線LA的彎折部LA1及第三訊號線LC的彎折部LC1的設置情形，與第二訊號線LB的彎折部LB1及第四訊號線LD的彎折部LD1的設置情形分別形成狀似螺旋的形狀，而產生螺旋電感特性。

請再參照圖3所示，本實施方式的第一訊號線LA、第二訊號線LB、第三訊號線LC及第四訊號線LD於實施上傳輸一傳輸訊號對S2A、S2B，在此以第一訊號線LA及第二訊號線LB皆為接收傳輸訊號對S2A、S2B，並傳送至第三訊號線LC及第四訊號線LD輸出為例；而傳輸訊號對S2A、S2B於實施上並無限制，可為一串列訊號對或一差分訊號對。

請參照圖6所示，本實施方式的電路板2與習知的 電路板1經由實驗而得到通道回應波形圖，電路板2的曲線C2、C3、C4較習知的電路板1的曲線C1於頻率9GHz前大大地減少衰減量，由此可以得知，電路板2藉由第一訊號線LA、第二訊號線LB、第三訊號線LC及第四訊號線LD的彎折部LA1、LB1、LC1、LD1，而形成螺旋電感特性進而補償電路板2的過孔殘端的電容特性。

本發明的電路板2，僅使第一訊號線LA、第二訊號線LB、第三訊號線LC及第四訊號線LD的彎折部LA1、LB1、LC1、LD1的彎折方向相反，並分別對應設置在銅箔層23的避開孔231的範圍內，就可補償電路板2的電容特性，不需像習知的電路板需再增加以鑽頭除去過孔殘端的額外制程步驟。此種方式，不僅不會增加任何成本，更能藉由線路上的改變而產生電感特性，進而達到補償過孔殘端的電容特性。

本發明符合發明專利要件，爰依法提出專利申請。惟，以上所述者僅為本發明之較佳實施方式，舉凡熟悉本案技藝之人士，在爰依本發明精神所作之等效修飾或變化，皆應涵蓋於以下之申請專利範圍內。

電路板‧‧‧1、2

銅箔層‧‧‧11、23

第一線路層‧‧‧12

第二線路層‧‧‧13

絕緣層‧‧‧15、26

線路層‧‧‧16

第一佈線層‧‧‧21

第二佈線層‧‧‧22

避開孔‧‧‧11A、11B、231

曲線‧‧‧C1、C2、C3、C4

鑽頭‧‧‧D

過孔‧‧‧14A、14B

第一導體‧‧‧12A、12B

第二導體‧‧‧13A、13B

第二過孔‧‧‧25

第一過孔‧‧‧24

第二導電部‧‧‧28A、28B

第一導電部‧‧‧27A、27B

第二訊號線‧‧‧L2A、L2B、LB

第一訊號線‧‧‧L1A、L1B、LA

彎折部‧‧‧LA1、LB1、LC1、LD1

第三訊號線‧‧‧LC

傳輸部‧‧‧LA2、LＢ2、LC2、LD2

輸入訊號‧‧‧S1

第四訊號線‧‧‧LD

過孔殘端結構‧‧‧W

傳輸訊號對‧‧‧S2A、S2B

方向‧‧‧V1、V2

圖1A為習知之電路板的側視圖。

圖1B為習知之電路板的剖視圖。

圖1C為習知之電路板的通道回應波形圖。

圖1D為習知之電路板有過孔殘端結構的串列訊號眼圖。

圖1E為習知之電路板無過孔殘端結構的串列訊號眼圖。

圖2為習知之電路板藉由鑽頭除去過孔殘端結構的示意圖。

圖3為本發明較佳實施方式的一種電路板的側視圖。

圖4為本發明較佳實施方式的電路板的剖視圖。

圖5A至圖5B為本發明較佳實施方式的電路板的側視圖。

圖6為本發明較佳實施方式的電路板，其通道響應波形圖。

電路板‧‧‧2

第一佈線層‧‧‧21

第二佈線層‧‧‧22

銅箔層‧‧‧23

避開孔‧‧‧231

第一過孔‧‧‧24

第二過孔‧‧‧25

第一導電部‧‧‧27A、27B

第二導電部‧‧‧28A、28B

第一訊號線‧‧‧LA

彎折部‧‧‧ＬA1、LB1、LC1、LD1

第二訊號線‧‧‧LB

傳輸部‧‧‧ＬA2、ＬB2、ＬC2、LD2

第四訊號線‧‧‧LD

第三訊號線‧‧‧LC

方向‧‧‧V1、V2

傳輸訊號對‧‧‧S2A、S2B

Claims (12)

1. 一種電路板，包含：一第一佈線層，具有一第一訊號線及一第二訊號線，該第一訊號線及該第二訊號線分別具有一彎折部；一第二佈線層，該第一佈線層設置於該第二佈線層上方，該第二佈線層具有一第三訊號線及一第四訊號線，該第三訊號線及該第四訊號線也分別具有一彎折部；一銅箔層，具有一避開孔，該銅箔層設置於該第一佈線層及第二佈線層之間；以及一第一過孔及一第二過孔，分別穿設該第一佈線層、該第二佈線層及該避開孔，該第一訊號線的彎折部及該第二訊號線的彎折部分別耦接且設置於該第一過孔及該第二過孔之間，該第三訊號線的彎折部及該第四訊號線的彎折部分別耦接且設置於該第一過孔及該第二過孔之間；其中，該第一訊號線、該第二訊號線、該第三訊號線及該第四訊號線的彎折部對應設置在該避開孔的範圍內。
2. 如申請專利範圍第1項所述之電路板，其中該第一訊號線的彎折部環設且耦接於該第一過孔，該第二訊號線的彎折部環設且耦接於該第二過孔。
3. 如申請專利範圍第1項所述之電路板，其中該第三訊號線的彎折部環設且耦接於該第一過孔，該第四訊號線的彎折部環設且耦接於該第二過孔。
4. 如申請專利範圍第1項所述之電路板，其中該第一訊號線、該第二訊號線、該第三訊號線及該第四訊號線的彎 折部的形狀呈J型或C型或弧型。
5. 如申請專利範圍第1項所述之電路板，其中該第一訊號線及該第二訊號線分別具有一與其彎折部相連的傳輸部，該第一訊號線及該第二訊號線對稱設於該第一佈線層。
6. 如申請專利範圍第5項所述之電路板，其中該第一訊號線及第二訊號線的彎折部的線寬分別大於其傳輸部的線寬。
7. 如申請專利範圍第1項所述之電路板，其中該第三訊號線及該第四訊號線分別還具有一與其彎折部相連的傳輸部，該第三訊號線及第四訊號線對稱設於該第二佈線層。
8. 如申請專利範圍第7項所述之電路板，其中該第三訊號線及第四訊號線的彎折部的線寬分別大於其傳輸部的線寬。
9. 如申請專利範圍第1項所述之電路板，其中該第一訊號線及該第二訊號線，與該第三訊號線及該第四訊號線分別為一傳輸訊號對。
10. 如申請專利範圍第9項所述之電路板，其中該傳輸訊號對為一串列訊號對或一差分訊號對。
11. 如申請專利範圍第1項所述之電路板，其中該第一佈線層與該銅箔層之間及該第二佈線層及該銅箔層之間分別設有一絕緣層，該第一過孔及第二過孔並穿過該絕緣層。
12. 如申請專利範圍第1項所述之電路板，其中該第一佈 線層設有兩分別環設且耦接該第一過孔及第二過孔的一第一導電部，該第一訊號線及第二訊號線的彎折部藉由該第一導電部耦接該第一過孔及第二過孔，該第二佈線層設有兩分別環設且稱接該第一過孔及第二過孔的一第二導電部，該第三訊號線及第四訊號線的彎折部藉由該第二導電部耦接該第一過孔及第二過孔。