TWI395831B - 添加前驅物至氧化矽化學氣相沉積以增進低溫間隙填充的方法 - Google Patents

添加前驅物至氧化矽化學氣相沉積以增進低溫間隙填充的方法 Download PDF

Info

Publication number
TWI395831B
TWI395831B TW098141920A TW98141920A TWI395831B TW I395831 B TWI395831 B TW I395831B TW 098141920 A TW098141920 A TW 098141920A TW 98141920 A TW98141920 A TW 98141920A TW I395831 B TWI395831 B TW I395831B
Authority
TW
Taiwan
Prior art keywords
ruthenium
precursor
substrate
deposition
flowing
Prior art date
Application number
TW098141920A
Other languages
English (en)
Other versions
TW201030175A (en
Inventor
Shankar Venkataraman
Hiroshi Hamana
Manuel A Hernandez
Nitin K Ingle
Paul Edward Gee
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of TW201030175A publication Critical patent/TW201030175A/zh
Application granted granted Critical
Publication of TWI395831B publication Critical patent/TWI395831B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)

Description

添加前驅物至氧化矽化學氣相沉積以增進低溫間隙填充的方法
本申請案主張Venkatarama等人於2008年12月18日申請且標題為「RECURSOR ADDITION TO SILICON OXIDE CVD FOR IMPROVED LOW TEMPERATURE GAPFILL」之美國臨時申請案第61/138,864號之權利，該案之全部內容為所有目的併入本文。
本申請案係關於涉及用於薄膜及塗層之沉積、圖案化及處理中之設備、製程及材料的製造技術解決方案，其中代表性實例包括(但不限於)涉及以下諸者之應用：半導體及介電性材料及裝置、矽基晶圓及平板顯示器(諸如薄膜電晶體(TFTs)。
積體電路之製造順序通常包括若干圖案化製程。該等圖案化製程可用於界定可由金屬、多晶矽或摻雜矽形成之傳導特徵結構之一層。此後，可藉由將介電性材料沉積於該圖案化層上來形成電隔離結構，該圖案化層包括位於電活性區域之間的溝槽。該介電性材料不僅在沉積平面中而且在傳導特徵結構之垂直分離層之間提供電隔離。
與次微米裝置之形成相關聯之挑戰係以無空隙方式填充一窄溝槽。為了以氧化矽填充一溝槽，首先將一氧化矽層沉積於圖案化基板上。該氧化矽層通常覆蓋場以及溝槽之壁及底部。若溝槽寬且淺，則完全填充該溝槽相當容易。隨著溝槽變窄且深寬比(溝槽高度與溝槽寬度之比)增加，將變得更有可能在該溝槽經完全填充之前閉合(或「夾斷」)該溝槽之開口。
夾斷溝槽可在該溝槽內陷入一空隙。在某些情況下，該空隙將在一重流製程期間得以填充，例如在該沉積之氧化矽於高溫下經摻雜且經歷黏性流之情況下。然而，隨著該溝槽變窄，即使重流製程亦難以填充該空隙。此外，若干類型之應用需要輕微或無摻雜之氧化矽之沉積，該沉積可能甚至在高溫下亦難以重流。由夾斷造成之空隙係不樂見的，因為其可降低每晶圓之優良晶片之效能及良率以及該等裝置之可靠性。
使正矽酸四乙酯(TEOS)及臭氧(O3 )流入處理腔室係用於建立氧化矽膜之技術，該氧化矽膜可歸因於在基板上之高初始遷移率而充分地填充高深寬比溝槽。在相對高之基板溫度(600℃以上)可無空隙地填充溝槽。可使用諸如水蒸汽之添加物以進一步降低該膜之初始黏度，進而減少或消除在隨後步驟中使該膜重流之需要。在較低基板溫度下使用類似之前驅物將導致隨空間變化之膜生長速度。膜生長速度不規則性可能引起在溝槽內陷入空隙，進而降低使用TEOS/臭氧製程之益處。
因此，需要能夠在較低溫度下以氧化矽膜填充窄溝槽而不留下空隙。
本揭示案之態樣係關於將氧化矽層沉積於基板上之方法。在實施例中，氧化矽層係藉由使含矽前驅物、氧化氣體、水及添加前驅物流入處理腔室中來沉積，從而使得在整個基板表面上達成均勻之氧化矽生長速度。根據實施例生長之氧化矽層之表面在與添加前驅物一起生長時可具有降低之粗糙度。在本揭示案之其他態樣中，氧化矽層係藉由使含矽前驅物、氧化氣體、水及添加前驅物流入處理腔室中來沉積於表面上具有溝槽之圖案化基板上，從而使得該等溝槽得以填充，其中氧化矽填充材料內之空隙具有減少之數目及/或減小之尺寸。
在一實施例中，本揭示案提供一種用於在處理腔室中之一基板上形成氧化矽層之方法。該方法包括使含矽前驅物及氧化氣體流入該處理腔室中。該方法進一步包括使水及添加前驅物流入該處理腔室中。該氧化矽層係經由化學氣相沉積自含矽前驅物、氧化氣體、水及添加前驅物而形成於該基板上。該添加前驅物促進整個基板上之氧化矽層之均勻生長速度且降低該氧化矽層之粗糙度。
在另一實施例中，本揭示案提供一種以氧化矽填充溝槽之方法。該溝槽位於處理腔室內之基板上。該方法包括使第一含矽前驅物流入該處理腔室中。該第一含矽前驅物包含至少一個Si-O鍵。該方法進一步包括使氧化前驅物、水及第二含矽前驅物流入該腔室中。該第二含矽前驅物包含至少一個Si-C鍵。該方法進一步包括經由化學氣相沉積藉由該等第一及第二含矽前驅物及該氧化前驅物將氧化矽沉積於溝槽中。該第二前驅物使生長速度平均，進而減小留在沉積後之溝槽中的空隙之尺寸及/或減少空隙之數目。
額外實施例及特徵結構在隨後之部分描述中進行闡述，且部分地將在熟習此項技術者檢驗本專利說明書之後可更加明白或藉由所揭示之實施例之實施而瞭解。所揭示之實施例之特徵結構及優點可藉由本專利說明書中所描述之手段、組合及方法來實現及獲得。
本揭示案之態樣係關於將氧化矽層沉積於基板上之方法。在實施例中，氧化矽層係藉由使含矽前驅物、氧化氣體、水及添加前驅物流入處理腔室中來沉積，從而使得在整個基板表面達成均勻之氧化矽生長速度。根據實施例生長之氧化矽層之表面在與添加前驅物一起生長時可具有降低之粗糙度。在本揭示案之其他態樣中，氧化矽層係藉由使含矽前驅物、氧化氣體、水及添加前驅物流入處理腔室中來沉積於表面上具有溝槽之圖案化基板上，從而使得該等溝槽得以填充，其中氧化矽填充材料之內之空隙具有減少之數目及/或減小之尺寸。
本發明之實施例係針對在基板之圖案化表面上之溝槽中形成氧化矽的方法。添加前驅物在膜形成期間流入處理腔室中以促進空間均勻之生長速度。次大氣壓化學氣相沉積(SACVD)及相關製程涉及使含矽前驅物及氧化前驅物流入處理腔室中以在基板上形成氧化矽。該含矽前驅物可包括正矽酸四乙酯(TEOS)且該氧化前驅物可包括臭氧(O3 )、氧氣(O2 )及/或氧基。另一前驅物(例如，水蒸汽)可添加至處理腔室中以增強基板上材料之流動性。已發現自低於大約600℃之基板上之TEOS及臭氧前驅物生長的氧化矽膜具有粗糙表面，該粗糙表面可藉由各種表面成像技術(諸如原子力顯微法)看見。已發現添加前驅物(例如，六甲基二矽氮烷(HMDS)或四甲基二矽氧烷(TMDSO))之添加在沉積後產生較低之表面粗超度。
為了較佳理解及瞭解本發明，現參考第1圖(其為根據所揭示之實施例之氧化矽間隙填充沉積製程之流程圖)及表I(其含有沉積之後所採取之表面粗糙度量測)。當一基板轉移至處理腔室中時(操作110)，該製程開始。在操作115、操作120及操作122中使水、臭氧及正矽酸四乙酯流入腔室中。在彼等前驅物之流動期間，使添加前驅物(例如，四甲基二矽氧烷、六甲基二矽氮烷或其組合)流入該腔室中(操作125)以促進操作130中基板上之氧化矽層之均勻生長。在膜生長之後，在操作135中自該腔室移除基板。
在製備為表I分析之膜期間，正矽酸四乙酯之流速約為每分鐘3克且臭氧之流速約為30000sccm。蒸氣(水)在膜生長期間以接近4000sccm之速率流動且四甲基二矽氧烷以約0mg/min、75mg/min、150mg/min、300mg/min及700mg/min之基本恒定之速率流動。大體惰性載氣(氦氣及氮氣)用於輔助將四甲基二矽氧烷、水及正矽酸四乙酯傳送至腔室中。載氣流速之量值通常以每分鐘標準立方公分(sccms)給出。由載氣運載之氣體之質量流量的量值通常以mg/min給出，其不包括載氣之質量流量。可用許多方式量測粗糙度。本文詳述之粗糙度量係對於二維原子力顯微法(AFM)量測而給出，該量測係對氧化矽膜之表面之5μm×5μm部分進行。可購自Plainview,New York之Veeco的Dimension 7000 AFM係以高於或約為104 /μm之量測點密度及以敲擊模式操作之同量解析度尖端來使用。
如本文中所使用，流速在製程期間並不必恒定。不同前驅物之流速可以不同之次序開始及終止且其量值可變化。除非另有指示，否則本文所指示之質量流速之量值係對於在製程期間使用之大約峰值流速而給出。四甲基二矽氧烷之流速與在沉積期間及沉積後氧化矽膜之粗糙度降低相互關聯。
表I：氧化矽粗糙度對添加前驅物之流速之依賴性
本文中所指示之流速量值係用於單一300mm直徑之晶圓之一側面上(面積大約700cm2 )之沉積。需要對多個晶圓、較大或較小晶圓、雙側沉積或替代幾何形狀基板(例如，矩形基板)上之沉積進行基於沉積面積之適當校正。
藉由諸如四甲基二矽氧烷及/或六甲基二矽氮烷之添加前驅物的輔助使氧化矽膜生長增加沉積之共形性，此對稍後將闡釋之圖案化表面上之氧化矽的沉積具有影響。在毯覆晶圓上形成該等膜亦提供實用性且提供對與添加前驅物一起生長之膜之一般特性的瞭解。生長膜之表面粗糙度的降低減少非圖案化基板上形成之氧化矽膜中的空隙之形成。空隙(尺寸及/或總數)之減少產生一密集膜，且已發現其可導致濕式蝕刻速度(WER，Wet Etch Rate)之降低以及折射率(RI，Refractive Index)之增加。
歸因於更加均勻之生長速度，第1圖之該等製程亦可用於以氧化矽更加完全地填充溝槽。在相對低溫基板上進行之無添加前驅物的正矽酸四乙酯-臭氧製程可能由於不均勻之生長速度而產生陷入之空隙，其有時被稱作「指印形」或「蘑菇形」。第2圖為根據所揭示之實施例之在沉積氧化矽之前的溝槽之截面圖。所描繪之溝槽形成於符合淺溝槽隔離(STI)製程之矽200、氧化矽205及氮化矽210中，該STI製程為本文所揭示之方法之示範性應用。
正矽酸四乙酯-臭氧氧化矽生長製程在矽200及氧化矽205上產生與其在氮化矽210上產生之膜生長相比而言等待時間較短之膜生長。較短等待時間或低等待時間之膜生長為比高等待時間之膜生長較快開始之膜生長。等待時間描述介於前驅物流動之起始與高速膜生長之開始之間的延遲。等待時間可由在加速生長速度之前建立一起始層或長晶位點之需要而產生。等待時間之變化在不同下伏材料之中很常見。在高基板溫度下，等待時間之差異延遲淺溝槽區域220中之氧化矽生長，此允許深溝槽區域215得以更加完全地填充。另一方面，低溫基板上之相同製程可能歸因於蘑菇形之生長行為而在深溝槽區域215中陷入空隙，此與淺溝槽區域220中之開口之尺寸無關。
當正矽酸四乙酯及臭氧(及水蒸汽，若實施)之流動伴隨著添加前驅物之流動時，將氧化矽沉積於低溫基板上之溝槽中產生較少空隙。舉例而言，氧化矽之生長速度在深溝槽區域215中更加均勻，進而允許膜生長在形成較少及/或較小空隙的同時繼續進行。藉由氧化矽填充深溝槽區域215，且在與氮化矽上之生長相關聯之等待週期之後，其上之生長速度增加且淺溝槽區域220之剩餘部分得以填充。
與下伏材料之差異無關，伴隨其他前驅物之添加前驅物之流速可藉由減少併入溝槽中之間隙之數目及/或減小間隙之尺寸來增進填充。在300mm之晶圓或類似面積之基板的狀況下，在不同實施例中之前驅物之流動期間的某些點，添加前驅物之流速可超過或約為1mg/min、超過或約為5mg/min、超過或約為10mg/min、超過或約為25mg/min、超過或約為50mg/min或超過或約為100mg/min、超過或約為150mg/min、超過或約為200mg/min、超過或約為300mg/min或超過或約為500mg/min。
已發現正矽酸四乙酯-臭氧-水蒸汽製程中包括添加前驅物不僅降低生長膜之粗糙度而且降低所沉積之材料之表面流動性。由於較高之表面流速有助於填充深溝槽，故添加前驅物之流速可在沉積期間傾斜或以其他方式增加。第3圖展示此類型之製程流。將該基板傳送(操作310)至處理腔室中。水、臭氧及正矽酸四乙酯之流動在操作315、操作320及操作322中開始。添加前驅物之流動在操作325中以相對低之流速開始。在起始膜生長(操作330)之後，在一或多個相對離散時間突然增加或在沉積期間逐漸增加流動(操作335)。將前驅物之流動停止且將基板自腔室移除(操作340及操作345)。
添加前驅物之流速之一或多個突然增加可在沉積期間之特定時間進行。可在製程中之早期維持一低流速(例如，在不同實施例中，低流速可超過或約為1mg/min、超過或約為5mg/min、超過或約為10mg/min、超過或約為20mg/min或超過或約為50mg/min)以用於膜生長之早期階段。此等低流速不僅產生較不平滑之膜而且產生較不保形之膜生長製程。較不共形之膜生長製程避免在通孔中間形成受載焊縫(strong seam)。
一旦基板上之該等溝槽之一部分得以填充，則可增加流速以進一步降低生長膜之粗糙度。生長變得更加共形，但歸因於初始不共形之生長，焊縫仍在減少。在不同實施例中，在生長製程之後期維持之高流速可超過或約為10mg/min、超過或約為25mg/min、超過或約為50mg/min、超過或約為100mg/min、超過或約為150mg/min、超過或約為200mg/min、超過或約為300mg/min或超過或約為500mg/min。量測指示六甲基二矽氮烷之較低流速可用於達成與四甲基二矽氧烷類似之結果。然而，已發現表面材料及表面條件影響添加前驅物之功效。增加流速可對在膜生長製程之後期生長之氧化矽膜的一部分產生較高的折射率及較低濕式蝕刻速度。
添加前驅物之流速之逐漸增加係對一或多個突然增加之有效替代。在製程早期之各種實施例中，傾斜上升之起始流速可超過或約為1mg/min、超過或約為5mg/min、超過或約為10mg/min、超過或約為20mg/min或超過或約為50mg/min。在傾斜上升期間增加流速實際可涉及流速之一系列相對小但離散之增加，此產生流速與時間之階梯形比。增加之平均速度可為變量或常量。在不同實施例中，傾斜上升之終止流速可超過或約為10mg/min、超過或約為25mg/min、超過或約為50mg/min、超過或約為100mg/min、超過或約為150mg/min、超過或約為200mg/min、超過或約為300mg/min或超過或約為500mg/min。示範性傾斜上升可涉及以1mg/(min-sec)之平均傾斜上升速度將四甲基二矽氧烷之流動自30mg/min增加至150mg/min，而六甲基二矽氮烷之相應示範性傾斜上升可涉及以0.33mg/(min-sec)之平均傾斜上升速度將流動自10mg/min增加至50mg/min。替代之平均線性傾斜上升速度可基於傾斜上升持續時間、傾斜上升起始流速及傾斜上升終止流速來計算。
添加前驅物可為與基板相互化學作用之各種前驅物，且比含矽前驅物(通常為正矽酸四乙酯)具有更少之位點選擇性。在低基板溫度下，具有較少或無添加前驅物之膜生長可能歸因於長晶位點附近增加之反應機率而產生優先之生長位點。本文含有之化學機制之描述可能有助於理解本發明之實施例，但其未必正確且亦無意於限制申請專利範圍之範疇。在一些實施例中，添加前驅物可包含似乎減小位點選擇性之矽碳鍵，進而當其與含矽前驅物及氧化前驅物結合時產生更加均勻之氧化矽生長速度。在不同實施例中，添加前驅物可為四甲基二矽氧烷(TMDSO)或六甲基二矽氮烷(HMDS)或含有至少一個矽碳鍵之另一前驅物。
添加前驅物之流速及含矽前驅物(例如，正矽酸四乙酯)之流速皆可在氧化矽層之生長期間增加。在圖案化晶圓上將要開始填充溝槽時之較慢且較平滑之生長速度進一步增進更加完全地填充溝槽之能力。在完全填充或部分填充溝槽之後，可增加添加前驅物之流速以使生長膜平滑，同時可增加含矽前驅物以增加膜之生長速度。
在不同實施例中，沉積期間基板溫度之上界可低於或約為600℃、低於或約為540℃、低於或約為500℃、低於或約為400℃、低於或約為350℃或低於或約為300℃。在不同實施例中，沉積期間基板溫度之下界可超過或約為100℃、超過或約為150℃、超過或約為200℃或超過或約為300℃。根據額外揭示之實施例，下界中每一者可與基板溫度之上界中任一者結合以形成基板溫度之額外範圍。
示範性基板處理系統
在已描述可能對根據本發明之實施例進行之修改及根據本發明之實施例之使用半導體處理系統之方法之後，注意針對第4A圖，其圖示在半導體處理工具409中之示範性半導體處理腔室410之簡圖。此系統適用於執行各種半導體處理步驟，該等步驟可包括化學氣相沉積製程以及諸如重流、驅入、清潔、蝕刻及吸氣製程之其他製程。多步驟製程亦可在單基板上執行，而無需將該基板自腔室移除。系統之代表性主要組件包括自氣體傳送系統489接收製程氣體及其他氣體之腔室內部空間415、泵送系統488、遠端電漿系統(RPS)455及控制系統453。此等及其他組件將在下文中描述以理解本發明。
半導體處理腔室410包括容納具有氣體反應區416之腔室內部空間415的外殼總成412。在氣體反應區416之上提供一氣體分配板420以用於將反應氣體及其他氣體(諸如淨化氣)經由氣體分配板420中之穿孔分散至位於可垂直移動之加熱器425(其亦可稱作一基板支撐底座)上之基板(未圖示)。加熱器425可在一較低位置(例如，可裝載或卸載基板之位置)與一緊鄰氣體分配板420之處理位置(如虛線413所指示)之間可控地移動，或移動至其他位置以用於其他目的(諸如用於蝕刻或清潔製程)。一中心板(未圖示)包括用於提供關於該基板之位置之資訊的感測器。
氣體分配板420可為美國專利第6,793,733號中描述之品種。此等平板增進基板上氣體分配之均勻性且尤其有利於改變氣體濃度比之沉積製程。在某些實施例中，該等平板結合可垂直移動之加熱器425(或可移動之基板支撐底座)一起工作以使得當該比沿一個方向上嚴重偏斜時(例如，當含矽氣體之濃度與含氧化劑氣體之濃度相比而言較小時)，距基板較遠地釋放沉積氣體，且當濃度改變時(例如，當混合物中含矽氣體之濃度較高時)，較靠近基板釋放沉積氣體。在其他實施例中，氣體分配板之孔口經設計以提供更加均勻之氣體混合。
加熱器425包括封閉於一陶器中之電阻性加熱元件(未圖示)。該陶器保護該加熱元件不受潛在腐蝕性之腔室環境之影響且允許加熱器獲得高達約800℃之溫度。在一示範性實施例中，暴露於腔室內部空間415內的加熱器425之所有表面皆由陶瓷材料(諸如氧化鋁(Al2 O3 或鋁氧)或氮化鋁)製成。
反應氣體及載氣經由供應管線443供應至氣體混合箱(亦稱為一氣體混合塊)427中，其中氣體可較佳地混合在一起且傳送至氣體分配板420。該氣體混合塊427較佳為耦接至製程氣體供應管線443且耦接至清潔/蝕刻氣體導管447之雙輸入混合塊。閥428運作以收納或密封自該氣體導管447至氣體混合塊427之氣體或電漿。該氣體導管447接收來自遠程電漿系統(RPS)455之氣體，該氣體導管447具有用於接收輸入氣體之入口457。在沉積處理期間，供應至平板420之氣體排向基板表面(如箭頭421所指示)，在該基板表面上氣體可通常以層狀流徑向均勻分配於整個基板表面上。
淨化氣體可經由平板420及/或經由穿過外殼總成412之壁(較佳底部)的入口端或入口管(未圖示)傳送至腔室內部空間415中。該淨化氣體自該入口端向上流動經過加熱器425且到達環狀泵送通道440。排氣系統隨後將氣體排入(如箭頭422所示)至環狀泵送通道440中且經由排氣管線460排至泵送系統488，該泵送系統488包括一或多個真空泵。排氣及混入粒子以由節流閥系統463控制之速度經由排氣管線460自該環狀泵送通道440吸取。
遠程電漿系統455可產生用於選定應用(諸如腔室清潔或蝕刻來自製程基板之自然氧化物或殘餘物)之電漿。遠端電漿系統455中自經由輸入管線457供應之前驅物產生的電漿物質經由導管447發送，以經由平板420分配至氣體反應區416。用於清潔應用之前驅物氣體可包括氟、氯及其他反應元素。遠端電漿系統455亦可適用於藉由選擇用於遠端電漿系統455中之適當沉積前驅物氣體來沉積電漿增強化學氣相沉積膜。
系統控制器453控制該沉積系統之活動及作業參數。處理器451執行系統控制軟體，諸如儲存於耦接至處理器451之記憶體452中之電腦程式。記憶體452通常由靜態隨機存取記憶體(快取記憶體)、動態隨機存取記憶體(DRAM)及硬碟驅動組成，但當然該記憶體452亦可由其他種類之記憶體(諸如固態記憶體裝置)組成。除了此等記憶體構件之外，在一較佳實施例中，半導體處理工具409包括一軟性磁碟驅動、USB埠及一插卡框架(未圖示)。
該處理器451根據系統控制軟體來運作，該軟體經程式設計以根據本文所揭示之方法操作裝置。舉例而言，指令集可命令特定製程之時序、氣體之混合、腔室壓力、腔室溫度、電漿功率位準、晶座位置及其他參數。該等指令較佳經由載運類比或數位訊號之直接電纜線路輸送至適當硬體，該等訊號輸送源自輸入-輸出I/O模組450之訊號。諸如儲存於其他記憶體(包括，例如，USB拇指驅動、軟性磁碟或插入硬碟或其他適當驅動中之另一電腦程式產品)上之彼等電腦程式的其他電腦程式亦可用於操作處理器451以組態半導體處理工具409以用於不同用途。
處理器451可具有含有單板電腦、類比及數位輸入/輸出板、介面板及步進器馬達控制器板之插卡框架(未圖示)。半導體處理工具409之各種部分符合Versa Modular European(VME)標準，該標準定義板、卡片機架以及連接器尺寸及類型。該VME標準亦定義具有16位元資料匯流排及24位元位址匯流排之匯流排結構。
本文所揭示之實施例依直接電纜線路及單處理器451而定。包含多芯處理器、分散式控制下之多個處理器及系統控制器與受控目標之間的無線通訊的替代實施例亦為可能。
第4B圖係與半導體處理腔室410有關之使用者介面之簡圖。半導體處理工具409可包括如圖所示一個以上之處理腔室410。可將基板自一腔室轉移至另一腔室以用於額外處理。在一些狀況下，該等基板可在真空或選定氣體下轉移。使用者與處理器之間的介面係經由一陰極射線管(CRT，Cathode Ray Tube)監控器473a(其亦可為一平板監控器)及一指標裝置473b(其可為一光筆)。主框架單元475為處理腔室410提供電、管路及其他支撐功能。與半導體處理系統之說明性實施例相容之示範性主框架單元當前作為PRECISION 5000TM 、CENTURA 5200TM 、PRODUCER GTTM 及PRODUCER SETM 系統市售，其可購自Santa Clara,California之APPLIED MATERIALS,INC.。
在一些實施例中使用兩台監控器473a，一台安裝於潔淨室壁471中以供操作員使用，且另一台安裝於壁472後以供服務技術員使用。兩台監控器473a同時顯示相同資訊，但僅啟用一個光筆473b。該光筆473b藉由該筆尖端中之光感測器來偵測由陰極射線管顯示器發出之光。為了選擇一特定螢幕或功能，操作者觸摸該顯示螢幕之指定區且按下筆473b上之按鈕。觸摸區改變其高亮顯示之顏色，或顯示一新選單或螢幕，進而確認光筆與顯示螢幕之間的通訊。當然，可使用諸如鍵盤、滑鼠或其他指標或通訊裝置的其他裝置作為光筆473b之替代或添加以允許使用者與處理器通訊。
第4C圖圖示與定位於潔淨室中之氣體供應分配板480有關之半導體處理腔室410的一實施例之一般綜述。如上文所討論，半導體處理工具409包括具有加熱器425之處理腔室410，具有來自入口管443及導管447之輸入的氣體混合箱427及具有輸入管線457之遠程電漿系統455。如上文提及，氣體混合箱427經組態以用於經由入口管443及輸入管線457將沉積氣體及清潔氣體或其他氣體混合並注入至腔室內部空間415中。
遠端電漿系統455整體地定位及安裝於處理腔室410下，其中導管447沿腔室410側面上升至定位於該腔室410上的閘閥428及氣體混合箱427。電漿功率產生器411及臭氧發生器459定位於潔淨室之遠端。自氣體供應分配板480之供應管線483及供應管線485向氣體供應管線443提供反應氣體。該氣體供應分配板480包括自提供用於選定應用之製程氣體的氣源或液體源490之管線。該氣體供應分配板480具有在選定氣體流入氣體混合箱427之前將其混合之混合系統493。在一些實施例中，氣體混合系統493包括用於汽化諸如正矽酸四乙酯(「TEOS」)、硼酸三乙酯(「TEB」)及磷酸三乙酯(「TEPO」)之反應物液體之液體注入系統。來自該等液體之蒸汽通常與載氣(諸如氦)結合。用於製程氣體之供應管線可包括：(i)關閉閥495，其可用於自動或手動關閉進入管線485或管線457中之製程氣體流；及(ii)液體流量計(LFM)401或量測經由供應管線之氣體或液體流量的其他類型之控制器。
舉例而言，包括正矽酸四乙酯作為矽源之混合物在沉積製程中可藉由氣體混合系統493使用以形成氧化矽膜。諸如磷及硼之摻雜劑源可包括亦可引入至氣體混合系統493中之磷酸三乙酯及硼酸三乙酯。另外，諸如四甲基二矽氧烷或六甲基二矽氮烷之添加前驅物可經傳送至氣體混合系統493。傳送至氣體混合系統493之前驅物可為在室溫及室壓下之液體且可由習知鍋爐型或起泡器型熱箱汽化。或者，可使用一液體注入系統且該液體注入系統對引入至氣體混合系統中之反應物液體之體積提供更大控制。在載氣流經傳送至加熱氣體傳送管線485進而到達氣體混合塊及混合室之前，液體通常作為微細噴霧或霧氣注入至載氣流中。當然，應認識到亦可使用摻雜劑、矽、氧氣及添加前驅物之其他源。雖然管線485經展示為一獨立氣體分配管線，但是管線485實際上可包含在前驅物流入腔室內部空間415中之前經分離以阻止前驅物間反應之多個管線。諸如氧氣(O2 )、臭氧(O3 )及/或氧基(O)之一或多個源經由另一氣體傳送管線483流入腔室，以與來自該腔室附近或該腔室中之加熱氣體傳送管線485之反應物氣體結合。
本文使用之「基板」可為在其上有或無層形成之支撐基板。該支撐基板可為各種摻雜濃度及外形之絕緣體或半導體，且可為(例如)在積體電路之製造中使用之類型之半導體基板。「激發態」下之氣體描述其中氣體分子中至少一些處於受振動激發、解離及/或離子化狀態下之氣體。氣體可為兩種或兩種以上氣體之結合。全文使用之術語溝槽並不暗示蝕刻之幾何形狀必須具有大水平深寬比。自表面之上方觀看，溝槽可呈現圓形、卵形、多邊形、矩形或各種其他形狀。
在已揭示若干實施例之後，熟習此項技術者將認識到，在不偏離所揭示之實施例之精神的情況下可使用各種修改、替代構造及等效物。另外，未描述若干熟知製程及元件以避免不必要地混淆本發明。因此，上文描述不應視為限制本發明之範疇。
在提供值之一範圍之情況下，應理解亦特定地揭示彼範圍之上限與下限之間對於下限之單位之十分之一(除非本文另有明確指定)的每一中間值。將涵蓋在陳述範圍中之任一陳述值或中間值與在彼陳述範圍中之任一其他陳述值或中間值之間的每一較小範圍。此等較小範圍之上限及下限可獨立地包括於該範圍中或排除於該範圍之外，且在界限中任一者、界限皆不或界限皆包括於該等較小範圍中之每一範圍亦涵蓋於本發明內，其受所陳述範圍中任何特定排除之界限管轄。在所陳述範圍包括該等限制中一者或兩者之情況下，亦包括排除彼等包括之限制中一者或兩者之範圍。
如本文及隨附申請專利範圍中所使用，除非本文另有明確指定，否則單數形式「一」及「該」包括複數個指示物。因此，例如，參考「一製程」包括複數個該等製程且參考「該介電性材料」包括參考一或多個介電性材料及熟習此項技術者熟知之其等效物，等等。
又，諸詞「包含」、「包括」在用於本專利說明書中及下文申請專利範圍中時意欲指定陳述之特徵結構、整數、組件或步驟之存在，但其不排除一或多個其他特徵結構、整數、組件、步驟、動作或群組之存在或添加。
110．．．處理步驟
115．．．處理步驟
120．．．處理步驟
122．．．處理步驟
125．．．處理步驟
130．．．處理步驟
135．．．處理步驟
200．．．矽
205．．．氧化矽
210．．．氮化矽
215．．．深溝槽區域
220．．．淺溝槽區域
310．．．處理步驟
315．．．處理步驟
320．．．處理步驟
322．．．處理步驟
325．．．處理步驟
330．．．處理步驟
335．．．處理步驟
340．．．處理步驟
345．．．處理步驟
401．．．液體流量計
409．．．處理工具
410．．．處理腔室
411．．．電漿功率產生器
412．．．外殼總成
413．．．虛線
415．．．腔室內部空間
416．．．氣體反應區
420．．．氣體分配板
421．．．氣體供應箭頭
422．．．氣體排氣箭頭
425．．．加熱器
427．．．氣體混合塊
428．．．閥
440．．．環狀泵送通道
443．．．供應管線
447．．．清潔/蝕刻氣體導管
450．．．I/O模組
451．．．處理器
452．．．記憶體
453．．．系統控制器
455．．．遠端電漿系統(RPS)
457．．．遠端電漿系統入口
459．．．臭氧發生器
460．．．排氣管線
463．．．節流閥系統
471．．．潔淨室壁
472．．．壁
473a．．．監控器
473b．．．指標裝置
475．．．主框架單元
480．．．氣體供應分配板
483．．．供應管線
485．．．供應管線
488．．．泵送系統
489．．．氣體傳送系統
490．．．氣源或液體源
493．．．氣體混合系統
495．．．關閉閥
對所揭示之實施例之特性及優點的進一步瞭解可藉由參考本專利說明書之剩餘部分及圖式來實現。
第1圖為根據所揭示之實施例之氧化矽間隙填充沉積製程的流程圖。
第2圖為根據所揭示之實施例之在沉積氧化矽之前的溝槽之截面圖。
第3圖為根據所揭示之實施例之氧化矽間隙填充沉積製程的流程圖。
第4A圖展示根據本發明之實施例之半導體處理系統的簡化表示。
第4B圖展示用於與多腔室系統中之處理腔室有關之半導體處理系統的使用者介面之簡化表示；及
第4C圖展示與處理腔室有關之氣體分配板及供應管線之簡圖。
在該等附圖中，類似之組件及/或特徵結構可具有相同參考標記。另外，相同類型之各種組件可藉由附帶短劃線之參考標記及區別類似組件之第二標記來區別。若僅第一參考標記用於本專利說明書中，則該描述適用於具有相同第一參考標記之類似組件中任一者，此與第二參考標記無關。
110．．．處理步驟
115．．．處理步驟
120．．．處理步驟
122．．．處理步驟
125．．．處理步驟
130．．．處理步驟
135．．．處理步驟

Claims (29)

  1. 一種在一處理腔室中之一基板上形成一氧化矽層之方法，包含：使一含矽前驅物及一氧化氣體流入該處理腔室中；使一添加前驅物流入該處理腔室中，其中該添加前驅物包含一含有至少一矽碳鍵之有機矽化合物；及藉由化學氣相沉積自該含矽前驅物、該氧化氣體及該添加前驅物在該基板上形成該氧化矽層，其中該添加前驅物促進整個該基板上之該氧化矽層之一均勻生長速度且降低該氧化矽層之粗糙度。
  2. 如申請專利範圍第1項之方法，進一步包含使水流入該處理腔室中。
  3. 如申請專利範圍第1項之方法，其中該基板為一圖案化基板，該圖案化基板具有形成於該基板之表面上之一溝槽，且形成該氧化矽層之步驟以氧化矽填充該溝槽。
  4. 如申請專利範圍第1項之方法，其中該基板包含一矽表面、氮化矽表面及氧化矽表面，在該等表面上形成該氧化矽層。
  5. 如申請專利範圍第1項之方法，其中該含矽前驅物包含正矽酸四乙酯(TEOS)、四甲氧基矽烷(TMOS)或四 乙氧基矽烷(TRIES)。
  6. 如申請專利範圍第1項之方法，其中該氧化氣體包含臭氧(O3 )。
  7. 如申請專利範圍第1項之方法，其中該添加前驅物係一平滑前驅物。
  8. 如申請專利範圍第1項之方法，其中該有機矽化合物係四甲基二矽氧烷(TMDSO)。
  9. 如申請專利範圍第1項之方法，其中該有機矽化合物係六甲基二矽氮烷(HMDS)。
  10. 如申請專利範圍第1項之方法，其中該方法進一步包含在該氧化矽層之形成期間使水蒸汽流入該處理腔室中。
  11. 如申請專利範圍第1項之方法，其中在該氧化矽層之形成期間該含矽前驅物之流速增加。
  12. 如申請專利範圍第1項之方法，其中該方法進一步包含將該基板之溫度調整至低於600℃。
  13. 如申請專利範圍第12項之方法，其中將該基板調整至介於約300℃與約450℃範圍之間的一溫度。
  14. 如申請專利範圍第12項之方法，其中將該基板調整至一低於約300℃之溫度。
  15. 如申請專利範圍第1項之方法，其中將該處理腔室中之壓力調整至低於700托爾。
  16. 如申請專利範圍第8項之方法，其中在該氧化矽層之沉積期間該有機矽化合物之流速約為每分鐘1 mg或更高。
  17. 如申請專利範圍第8項之方法，其中在該氧化矽層之沉積期間該有機矽化合物之流速小於或約為每分鐘50 mg。
  18. 如申請專利範圍第10項之方法，其中在該氧化矽層之沉積期間水蒸汽之流速約為3000 sccm或更高。
  19. 一種以氧化矽填充一溝槽之方法，其中該溝槽位於一處理腔室中之一基板上，該方法包含：使一第一含矽前驅物流入該處理腔室中，其中該第一含矽前驅物包含至少一矽氧鍵； 使一氧化前驅物流入該腔室中；使一第二含矽前驅物流入該腔室中，其中該第二含矽前驅物包含至少一矽碳鍵；及藉由化學氣相沉積以該第一含矽前驅物、該第二含矽前驅物及該氧化前驅物將該氧化矽沉積於該溝槽中，其中該第二含矽前驅物使該氧化矽的一生長速度平均，藉此減小沉積後留在該溝槽中的空隙之尺寸及/或減少空隙之數目。
  20. 如申請專利範圍第19項之方法，其中使該第一含矽前驅物流動之操作包含使正矽酸四乙酯(TEOS)流動。
  21. 如申請專利範圍第20項之方法，其中在該氧化矽之沉積期間正矽酸四乙酯之流速約為每分鐘1 gm或更高。
  22. 如申請專利範圍第19項之方法，其中使該氧化前驅物流動之操作包含使選自臭氧(O3 )、氧氣(O2 )及氧基(O)組成之群之至少一前驅物流動。
  23. 如申請專利範圍第19項之方法，其中該方法進一步包含在該氧化矽層之形成期間使水蒸汽流入該處理腔室中。
  24. 如申請專利範圍第19項之方法，其中該第二含矽前 驅物包含四甲基二矽氧烷(TMDSO)。
  25. 如申請專利範圍第19項之方法，其中使該第二含矽前驅物流動的步驟包含在該氧化矽之沉積期間使四甲基二矽氧烷(TMDSO)以大於每分鐘約1 mg之流速流動。
  26. 如申請專利範圍第24項之方法，其中在該氧化矽之沉積期間該第二含矽前驅物之流速增加。
  27. 如申請專利範圍第19項之方法，其中該第二含矽前驅物包含六甲基二矽氮烷(HMDS)。
  28. 如申請專利範圍第19項之方法，其中使該第二含矽前驅物流動的步驟包含在該氧化矽之沉積期間使六甲基二矽氮烷(HMDS)以大於每分鐘約1 mg之流速流動。
  29. 如申請專利範圍第27項之方法，其中在該氧化矽之沉積期間該第二含矽前驅物之流速增加。
TW098141920A 2008-12-18 2009-12-08 添加前驅物至氧化矽化學氣相沉積以增進低溫間隙填充的方法 TWI395831B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13886408P 2008-12-18 2008-12-18
US12/489,234 US8012887B2 (en) 2008-12-18 2009-06-22 Precursor addition to silicon oxide CVD for improved low temperature gapfill

Publications (2)

Publication Number Publication Date
TW201030175A TW201030175A (en) 2010-08-16
TWI395831B true TWI395831B (zh) 2013-05-11

Family

ID=42266753

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098141920A TWI395831B (zh) 2008-12-18 2009-12-08 添加前驅物至氧化矽化學氣相沉積以增進低溫間隙填充的方法

Country Status (6)

Country Link
US (1) US8012887B2 (zh)
JP (1) JP2012513117A (zh)
KR (1) KR20110104062A (zh)
CN (1) CN102282649A (zh)
TW (1) TWI395831B (zh)
WO (1) WO2010080216A2 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8476142B2 (en) 2010-04-12 2013-07-02 Applied Materials, Inc. Preferential dielectric gapfill
US9285168B2 (en) 2010-10-05 2016-03-15 Applied Materials, Inc. Module for ozone cure and post-cure moisture treatment
US8664127B2 (en) * 2010-10-15 2014-03-04 Applied Materials, Inc. Two silicon-containing precursors for gapfill enhancing dielectric liner
US10283321B2 (en) 2011-01-18 2019-05-07 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US20120180954A1 (en) 2011-01-18 2012-07-19 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US8716154B2 (en) 2011-03-04 2014-05-06 Applied Materials, Inc. Reduced pattern loading using silicon oxide multi-layers
US9404178B2 (en) 2011-07-15 2016-08-02 Applied Materials, Inc. Surface treatment and deposition for reduced outgassing
US20130252440A1 (en) * 2011-09-26 2013-09-26 Applied Materials, Inc. Pretreatment and improved dielectric coverage
KR101862547B1 (ko) 2012-04-13 2018-05-31 삼성전자주식회사 폴리실리콘막 형성 방법 및 반도체 장치의 제조 방법
CN102709426A (zh) * 2012-06-11 2012-10-03 华灿光电股份有限公司 一种表面粗化的GaN基LED芯片的制作方法
US8889566B2 (en) 2012-09-11 2014-11-18 Applied Materials, Inc. Low cost flowable dielectric films
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
US9412581B2 (en) 2014-07-16 2016-08-09 Applied Materials, Inc. Low-K dielectric gapfill by flowable deposition
US9355922B2 (en) 2014-10-14 2016-05-31 Applied Materials, Inc. Systems and methods for internal surface conditioning in plasma processing equipment
US9966240B2 (en) 2014-10-14 2018-05-08 Applied Materials, Inc. Systems and methods for internal surface conditioning assessment in plasma processing equipment
CN114121605A (zh) * 2015-06-26 2022-03-01 应用材料公司 氧化硅膜的选择性沉积
US10264663B1 (en) * 2017-10-18 2019-04-16 Lam Research Corporation Matchless plasma source for semiconductor wafer fabrication
US10872762B2 (en) * 2017-11-08 2020-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming silicon oxide layer and semiconductor structure
US10672590B2 (en) * 2018-03-14 2020-06-02 Lam Research Corporation Frequency tuning for a matchless plasma source
JP7076490B2 (ja) 2020-03-24 2022-05-27 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
US11404465B2 (en) * 2020-06-15 2022-08-02 Taiwan Semiconductor Manufacturing Company Limited Epitaxial semiconductor liner for enhancing uniformity of a charged layer in a deep trench and methods of forming the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020142579A1 (en) * 2001-01-17 2002-10-03 Vincent Jean Louise Organosilicon precursors for interlayer dielectric films with low dielectric constants
TW200729395A (en) * 2006-01-26 2007-08-01 United Microelectronics Corp Porous low-k dielectric film and fabrication method thereof
TW200816313A (en) * 2006-07-07 2008-04-01 Applied Materials Inc Method to reduce gas-phase reactions in a PECVD process with silicon and organic precursors to deposit defect-free initial layers

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05121568A (ja) * 1991-05-21 1993-05-18 Fujitsu Ltd 半導体装置の製造方法
US6008540A (en) * 1997-05-28 1999-12-28 Texas Instruments Incorporated Integrated circuit dielectric and method
US6727190B2 (en) * 1998-09-03 2004-04-27 Micron Technology, Inc. Method of forming fluorine doped boron-phosphorous silicate glass (F-BPSG) insulating materials
US20020090834A1 (en) * 2000-12-18 2002-07-11 Lee Wei William Method for depositing silicon dioxide on a substrate surface using hexamethyldisiloxane (HMDSO) as a precursor gas
US6596654B1 (en) * 2001-08-24 2003-07-22 Novellus Systems, Inc. Gap fill for high aspect ratio structures
US6890850B2 (en) * 2001-12-14 2005-05-10 Applied Materials, Inc. Method of depositing dielectric materials in damascene applications
US20070212850A1 (en) * 2002-09-19 2007-09-13 Applied Materials, Inc. Gap-fill depositions in the formation of silicon containing dielectric materials
US7456116B2 (en) * 2002-09-19 2008-11-25 Applied Materials, Inc. Gap-fill depositions in the formation of silicon containing dielectric materials
US6905940B2 (en) * 2002-09-19 2005-06-14 Applied Materials, Inc. Method using TEOS ramp-up during TEOS/ozone CVD for improved gap-fill
US7087536B2 (en) * 2004-09-01 2006-08-08 Applied Materials Silicon oxide gapfill deposition using liquid precursors
JP2006339506A (ja) * 2005-06-03 2006-12-14 Semiconductor Process Laboratory Co Ltd 成膜方法及び半導体装置の製造方法
US7790634B2 (en) * 2006-05-30 2010-09-07 Applied Materials, Inc Method for depositing and curing low-k films for gapfill and conformal film applications
US20080124946A1 (en) * 2006-11-28 2008-05-29 Air Products And Chemicals, Inc. Organosilane compounds for modifying dielectrical properties of silicon oxide and silicon nitride films
JP5211572B2 (ja) * 2007-07-27 2013-06-12 株式会社明電舎 酸化膜形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020142579A1 (en) * 2001-01-17 2002-10-03 Vincent Jean Louise Organosilicon precursors for interlayer dielectric films with low dielectric constants
TW200729395A (en) * 2006-01-26 2007-08-01 United Microelectronics Corp Porous low-k dielectric film and fabrication method thereof
TW200816313A (en) * 2006-07-07 2008-04-01 Applied Materials Inc Method to reduce gas-phase reactions in a PECVD process with silicon and organic precursors to deposit defect-free initial layers

Also Published As

Publication number Publication date
TW201030175A (en) 2010-08-16
WO2010080216A3 (en) 2010-08-26
CN102282649A (zh) 2011-12-14
US8012887B2 (en) 2011-09-06
JP2012513117A (ja) 2012-06-07
WO2010080216A2 (en) 2010-07-15
KR20110104062A (ko) 2011-09-21
US20100159711A1 (en) 2010-06-24

Similar Documents

Publication Publication Date Title
TWI395831B (zh) 添加前驅物至氧化矽化學氣相沉積以增進低溫間隙填充的方法
US8664127B2 (en) Two silicon-containing precursors for gapfill enhancing dielectric liner
US11049716B2 (en) Gap fill using carbon-based films
US7939422B2 (en) Methods of thin film process
US7902080B2 (en) Deposition-plasma cure cycle process to enhance film quality of silicon dioxide
TWI534290B (zh) 透過自由基化成份化學氣相沉積形成的共形層
KR101027266B1 (ko) 하나 이상의 유전층을 형성시키는 방법 및 시스템
KR101847593B1 (ko) 유동가능한 ｃｖｄ 갭 충진을 위한 산화물­부화 라이너 층
TW201137165A (en) Silicon-ozone CVD with reduced pattern loading using incubation period deposition
JP2014514729A (ja) 酸化ケイ素多重層を使用したパターンローディングの低減
WO2007140377A9 (en) A novel deposition-plasma cure cycle process to enhance film quality of silicon dioxide
TW201134977A (en) Reduced pattern loading using BIS(DIETHYLAMINO)SILANE (C8H22N2Si) as silicon precursor
JP2008227511A (ja) 誘電体材料を含有するシリコンの形成過程における改良されたギャップ充填堆積
TW200531206A (en) Improved gap-fill techniques
KR20090081396A (ko) 에스티아이를 위한 실리콘 디옥사이드의 고품질 유전 필름의 제조: 하프 ⅱ― 원격 플라즈마 향상된 증착 공정을 위한 상이한 실록산―기재 전구체의 용도
TWI373823B (en) Limited thermal budget formation of pmd layers
US8476142B2 (en) Preferential dielectric gapfill
TW201320187A (zh) 前處理和改善介電質覆蓋率

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees