TWI391954B - 一種高阻抗傳輸線 - Google Patents

Description

一種高阻抗傳輸線

本發明涉及一種高阻抗傳輸線。

在電子裝置傳輸信號時，為了遮罩一些射頻信號，一般都要用到高阻抗傳輸線來傳輸信號。所謂高阻抗傳輸線就係阻抗較高之傳輸線，尤其係阻抗值在千歐級以上之傳輸線。該高阻抗傳輸線可阻止這些射頻信號通過這些高阻抗傳輸線，從而避免對所傳輸之信號造成干擾。先前之高阻抗傳輸線大多由相互平行之兩條導線組成，為使所述高阻抗傳輸線具有較高之阻抗值，所述導線一般採用特殊工藝及特殊材料製成。譬如，採用特殊之工藝如噴膜工藝等將本身具有高阻抗性質之材料與導電材料多次噴射形成極細極薄之層狀結構，所述具有高阻抗性質之材料可為鐵氧體、矽、鐵酸鹽、複合材料等。綜上，先前之高阻抗傳輸線形成之工藝比較複雜，價格昂貴，不利於降低使用該高阻抗傳輸線之電子裝置之成本。

有鑒於此，提供一種具有價格低廉，工藝簡單之具有高阻抗值之高阻抗傳輸線實為必要。

一種高阻抗傳輸線，其包括複數線圈連續排列且電性連接。每個線圈進一步包括相互平行且間隔設置之一第一平行部與一第二平行部。任意兩個相鄰之線圈中之第一平行部相互電性連接，任意兩個相鄰之線圈中之第二平行部相互電性連接。

一種高阻抗傳輸線，其包括一第一傳輸線及一第二傳輸線。該第一傳輸線及第二傳輸線相互絕緣設置並經過多次交叉以形成複數線圈。該第一傳輸線及第二傳輸線分別至少串聯有一電阻。

相較於先前技術，上述高阻抗傳輸線通過於該第一傳輸線及第二傳輸線之間形成之分佈電容、分佈電感及該第一、第二電阻於該第一傳輸線及第二傳輸線之間形成較高之阻抗，用於阻止射頻訊號。由於該第一傳輸線及第二傳輸線僅由普通之導電絲與電阻組成，而導電絲與電阻係常用之元件，價格低廉，製作工藝也比較簡單。故，由該第一傳輸線及第二傳輸線構成之高阻抗傳輸線價格低廉，工藝簡單。

100‧‧‧高阻抗傳輸線

11‧‧‧第一傳輸線

111‧‧‧第一平行部

112‧‧‧第一連接部

113‧‧‧第一電阻

12‧‧‧第二傳輸線

121‧‧‧第二平行部

122‧‧‧第二連接部

123‧‧‧第二電阻

13‧‧‧電路板

14‧‧‧訊號輸入裝置

15‧‧‧訊號輸出裝置

20‧‧‧線圈

圖1係本發明實施例所提供之一種高阻抗傳輸線之結構示意圖。

圖2係圖1中高阻抗傳輸線中之第一傳輸線與第二傳輸線去掉電阻時之結構示意圖。

圖3係圖1中高阻抗傳輸線中之第一傳輸線與第二傳輸線分開時之結構示意圖。

圖4係圖1之高阻抗傳輸線中之第一平行部與第二平行部串聯有電感線圈時之等效電路示意圖。

圖5係圖1之高阻抗傳輸線中之第一平行部與第二平行部並聯有電容時之電路示意圖。

圖6係圖1之高阻抗傳輸線中第一傳輸線與第二傳輸線之等效電路示意圖。

以下將結合附圖詳細說明本發明實施例之高阻抗傳輸線。

請參閱圖1，為本發明實施例所提供之一種高阻抗傳輸線100。該高阻抗傳輸線100包括一個第一傳輸線11、一個第二傳輸線12以及一個電路板13。該第一傳輸線11與第二傳輸線12均設置於該電路板13上。該第一傳輸線11及第二傳輸線12經過至少兩次交叉絕緣設置以形成至少一個由該第一傳輸線11及第二傳輸線12形成之線圈20。

請一併參閱圖2及圖3，該第一傳輸線11包括複數第一平行部111、複數第一連接部112及至少一個第一電阻113。相鄰兩個第一平行部111相互電連接。每一第一連接部112或每一第一電阻113均電連接於相鄰兩個第一平行部111之間。可以理解，每相鄰兩個第一平行部111之間既可均由一個第一連接部112電連接，使該複數第一平行部111與複數第一連接部112連續地交替設置，成“S”形連接，此時，該第一電阻113電連接於該第一連接部112。每相鄰兩個第一平行部111之間也可由一個第一連接部112或者一個第一電阻113電連接。當然，每相鄰兩個第一平行部111之間還可均由一個第一電阻113電連接，此時，該第一連接部112為可選元件。在本實施例中，每相鄰兩個第一平行部111之間由一個第一連接部112或者一個第一電阻113電連接。該第一平行部111與第一連接部112均為由導電材料製成之導電絲，優選地，該第一平行部111與第一連接部112由金、銀或銅等金屬製成。該第一平行部111與第一連接部112具體形狀不限，該第一平行部111與第一連接部112可為普通之導線，也可為印刷於該電路板13上之導線。在本實施例中，該第一平行部111與第一連接部112均為通過普通印刷電路板工藝印刷於該電路板13上之直線導線，相鄰之第一平行部111彼此平行。該第一平行部111之個數不限，長度小於等於15毫米，線徑小於等於1毫米。在本實施例中，該第一傳輸線11包括10個第一平行部111，每一個第一平行部111之長度小於等於10毫米，奇數位之5個第一平行部111處於同一直線，偶數位元之5個第一平行部111處於同一直線。該第一平行部111之線 徑小於等於0.2毫米。該複數第一電阻113之阻值大於500歐姆。在本實施例中，該第一傳輸線11包括5個第一電阻113，每一個第一電阻113之電阻均大於1000歐姆，以提高該第一傳輸線11之電阻值。可以理解，當該第一平行部111利用特殊之材料或工藝製備使本身之電阻阻值大於500歐姆時，該第一電阻113為可選元件。

該第二傳輸線12與第一傳輸線11之結構基本相同，該第二傳輸線12包括複數第二平行部121、複數第二連接部122及至少一個第二電阻123。相鄰之兩個第二平行部121通過一個第二連接部122或者一個第二電阻123相互電連接。該複數第二連接部122或複數第二電阻123與第一傳輸線11中複數第一連接部112或複數第一電阻121相互交叉設置以形成至少一個該由該第一傳輸線11及第二傳輸線12形成之線圈20。在本實施例中，該該第二傳輸線12與第一傳輸線11形成有複數線圈20。每一個線圈20有且只包括一個第一平行部111及一個第二平行部121。每個線圈20中，該第一平行部111與該第二平行部121間隔且平行設置。每一個線圈20中之第一平行部111與與之平行之第二平行部121之間之距離D小於等於2毫米，該第一平行部111與第二平行部121之間之長度也大致相等。在本實施例中，該距離D小於等於0.7毫米。需要指出，該距離D係指該第一平行部111與第二平行部121內緣之間之距離。相鄰之兩個線圈20之間至少電連接有一個第一電阻113或一個第二電阻123。在本實施例中，該第一電阻113及第二電阻123交替電連接於該複數線圈20之間，從而使該第一傳輸線11與第二傳輸線12之電阻阻值大致相等。

該第一傳輸線11與第二傳輸線12通過上述設置形成分佈電感，該分佈電感串聯於第一傳輸線11與第二傳輸線12中。請參閱圖4，為該第一、第二平行部111、121中串聯有分佈電感時之等效電路圖。假設該第一傳輸線11與第 二傳輸線12中之等效電感之電感為L，射頻訊號之頻率為ω，則該等效電感形成之阻抗Z為j ω L。因此，當射頻訊號之頻率越大時，電抗Z將會越大。因此，如圖4所示，該第一傳輸線11與第二傳輸線12對射頻訊號之電抗也會越大，從而可起到阻止射頻訊號被該第一傳輸線11與第二傳輸線12接收之作用。

該第一傳輸線11與第二傳輸線12通過上述設置還可形成分佈電容。請參閱圖5，為該第一、第二平行部111、121之間形成分佈電容時之等效電路圖。假設等效電容大小為C，射頻訊號之頻率為ω，則每個電容形成之電抗Z為1/j ω C，其中j為複數。因此，當射頻訊號之頻率越大時，電抗Z將會越小。因此，如圖5所示，該等效電容並聯於電路中，該第一傳輸線11與第二傳輸線12之電抗也越大，從而可起到阻止射頻訊號被該第一傳輸線11與第二傳輸線12接收之作用。進一步，根據電容之計算公式，電容C跟極板間之距離成反比。因此第一、第二平行部111、121之間之距離越小，該第一傳輸線11與第二傳輸線12之阻高頻效果越好。

請參閱圖6，為本發明第一傳輸線11與第二傳輸線12之等效電路圖，由於上述分佈電感L，分佈電容C以及複數第一、第二電阻113、123之作用，使得第一、第二傳輸線11，12間對射頻訊號具有很高之阻抗，可阻止某個頻段之射頻訊號。在本實施例中，該第一傳輸線11與第二傳輸線12至少能夠遮罩850Hz以上之射頻訊號。

該電路板13用來承載該第一傳輸線11與第二傳輸線12。該第一、第二平行部111、121以及第一、第二電阻112、122可通過焊接等工藝固定於該電路板13上，從而可進一步簡化製程。該電路板13可為印刷電路板(Printed Circuit Board，簡稱PCB板)。該電路板可將具有特定功能之電子元器件，鑲於該電路板13上。而且除了固定各種小之電子元器件外，該電路板13 還用於為上述各電子元器件與該高阻抗傳輸線100提供相互之電連接。

該高阻抗傳輸線100之兩端還可電性連接一個訊號輸入裝置14以及一個訊號輸出裝置15。該訊號輸入裝置14可為助聽相容性測試檢測探頭或其他用來檢測射頻訊號之檢測裝置。該訊號接收裝置15可為一資料處理設備，如模數轉換器、中央處理器(Central Processing Unit,CPU)等。

上述高阻抗傳輸線通過於該第一傳輸線11及第二傳輸線12之間形成之分佈電容、分佈電感及該第一電阻113、第二電阻123於該第一傳輸線11及第二傳輸線12之間形成較高之阻抗，用於阻止某個頻段之射頻訊號。由於該第一傳輸線11及第二傳輸線12僅由普通之導電絲與電阻組成，而導電絲與電阻係常用之元件，價格低廉，製作工藝也比較簡單。如該導電絲可通過普通之印刷電路板形成於該電路板13上形成分佈參數如分佈電容、分佈電感等，而該集總元件如第一、第二電阻113、123可通過焊接等方式使其與該導電絲電連接。因此，由該第一傳輸線11及第二傳輸線12構成之高阻抗傳輸線100價格低廉，工藝簡單。

綜上所述，本發明確已符合發明專利之要件，遂依法提出專利申請。惟，以上所述者僅為本發明之較佳實施例，自不能以此限制本案之申請專利範圍。舉凡習知本案技藝之人士援依本發明之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。

100‧‧‧高阻抗傳輸線

11‧‧‧第一傳輸線

111‧‧‧第一平行部

112‧‧‧第一連接部

113‧‧‧第一電阻

12‧‧‧第二傳輸線

121‧‧‧第二平行部

122‧‧‧第二連接部

123‧‧‧第二電阻

13‧‧‧電路板

14‧‧‧訊號輸入裝置

15‧‧‧訊號輸出裝置

20‧‧‧線圈

Claims (17)

1. 一種高阻抗傳輸線，其改進在於，其包括複數線圈連續排列且電性連接，每個線圈進一步包括相互平行且間隔設置之一第一平行部與一第二平行部，任意兩個相鄰之線圈中之第一平行部通過一電阻或者一連接部相互電性連接，任意兩個相鄰之線圈中之第二平行部通過一電阻或者一連接部相互電性連接。
2. 如申請專利範圍第1項所述之高阻抗傳輸線，其中，該第一平行部及第二平行部之長度小於或者等於10毫米。
3. 如申請專利範圍第1項所述之高阻抗傳輸線，其中，該電阻之阻值大於等於500歐姆。
4. 如申請專利範圍第3項所述之高阻抗傳輸線，其中，該電阻之阻值大於等於1000歐姆。
5. 如申請專利範圍第1項所述之高阻抗傳輸線，其中，該第一平行部及第二平行部之阻值大於等於500歐姆。
6. 如申請專利範圍第5項所述之高阻抗傳輸線，其中，該第一平行部及第二平行部之阻值大於等於1000歐姆。
7. 如申請專利範圍第1項所述之高阻抗傳輸線，其中，每一線圈中之第一平行部與第二平行部之間之距離小於等於2毫米。
8. 如申請專利範圍第7項所述之高阻抗傳輸線，其中，每一線圈中之第一平行部與第二平行部之間之距離小於等於0.7毫米。
9. 如申請專利範圍第1項所述之高阻抗傳輸線，其中，兩個相鄰之線圈中之第一平行部相互平行，兩個相鄰之線圈中之第二平行部相互平行。
10. 如申請專利範圍第1項所述之高阻抗傳輸線，其中，該第一平行部與第二 平行部均為直線導線。
11. 如申請專利範圍第10項所述之高阻抗傳輸線，其中，奇數位之複數個第一平行部處於同一直線，偶數位之複數個第一平行部處於同一直線。
12. 如申請專利範圍第1項所述之高阻抗傳輸線，其中，該高阻抗傳輸線包括至少10個該線圈。
13. 如申請專利範圍第12項所述之高阻抗傳輸線，其中，每相鄰之兩個線圈之間電連接有一個電阻，相鄰之兩個電阻中，其中一個電阻電連接於第一平行部，另外一個電阻電連接於第二平行部。
14. 如申請專利範圍第1項所述之高阻抗傳輸線，其中，該高阻抗傳輸線之兩端分別電性連接有一訊號輸入裝置與一訊號輸出裝置。
15. 如申請專利範圍第1項所述之高阻抗傳輸線，其中，該高阻抗傳輸線設置於一電路板上。
16. 如申請專利範圍第1項所述之高阻抗傳輸線，其中，該第一平行部及第二平行部通過印刷電路板的方式形成於一電路板上。
17. 一種高阻抗傳輸線，其改進在於，其包括一第一傳輸線及一第二傳輸線，該第一傳輸線及第二傳輸線相互絕緣設置並經過多次交叉以形成複數線圈，該第一傳輸線及第二傳輸線分別至少串聯有一電阻，每一個由該第一傳輸線與第二傳輸線交叉形成之線圈均包括相互平行且間隔設置之一第一平行部與一第二平行部，相鄰之兩個線圈中第一平行部通過一第一連接部電連接，相鄰之兩個線圈中第二平行部通過一第二連接部電連接，相鄰之兩個第一連接部中，其中一個第一連接部串聯有至少一個該電阻，相鄰之兩個第二連接部中，其中一個第二連接部串聯有至少一個該電阻。