TWI391938B - 半導體電路、移位暫存器電路、顯示器器件以及電子裝置 - Google Patents

半導體電路、移位暫存器電路、顯示器器件以及電子裝置 Download PDF

Info

Publication number
TWI391938B
TWI391938B TW096136792A TW96136792A TWI391938B TW I391938 B TWI391938 B TW I391938B TW 096136792 A TW096136792 A TW 096136792A TW 96136792 A TW96136792 A TW 96136792A TW I391938 B TWI391938 B TW I391938B
Authority
TW
Taiwan
Prior art keywords
circuit
potential
switching element
period
output
Prior art date
Application number
TW096136792A
Other languages
English (en)
Other versions
TW200826106A (en
Inventor
Werapong Jarupoonphol
Yuko Yamauchi
Yoshiharu Nakajima
Original Assignee
Japan Display West Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display West Inc filed Critical Japan Display West Inc
Publication of TW200826106A publication Critical patent/TW200826106A/zh
Application granted granted Critical
Publication of TWI391938B publication Critical patent/TWI391938B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers

Landscapes

  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Shift Register Type Memory (AREA)

Description

半導體電路、移位暫存器電路、顯示器器件以及電子裝置
本發明關於半導體電路、移位暫存器電路、與顯示器器件，且明確地說，關於在一絕緣基板上形成之一半導體電路、一移位暫存器電路、與一顯示器器件。本發明亦關於一種電子裝置，其中併入此種顯示器器件。
一般而言，一已知半導體電路，(例如)一移位暫存器電路使用一單一相位時脈來作為一操作的參考時脈以便能減少功率消耗，並使用一鎖存器電路以便能提升電位保持特性且即便一器件之電晶體特性較差，如使用低溫多晶矽(例如，參考日本未審查專利申請公開案第2002－175050與10－302494號)的情況下亦能操作。
不僅在使用低溫多晶矽的電晶體且在使用具缺陷之矽的電晶體中，該電晶體之特性會靜態或動態(瞬間)變化(例如，參考"Characterization of Switching Transient Behavior in Polycrystalline－Silicon Thin－Film Transistors"、Hiroyuki Ikeda、Japanese Journal of Applied Physics第43卷、第2號、2004年、第477至484頁)。
圖10顯示根據日本未審查專利申請公開案第2002－175050號之移位暫存器電路的組態。在圖10中，儘管為求簡明僅顯示第n個傳送級(單元電路)101n與第(n＋1)個傳送級101n＋1，然而其他傳送級亦具有相同組態。將以第n個傳送級101n作為範例詳細說明該等組態。
在圖10中，一開關103係連接於一時脈線路102與第n個傳送級101n之間。該開關103係運用一時脈選擇控制電路(稍後將有所說明)來控制開啟與關閉，以便能選擇性讓一單一相位水平傳送時脈HCK從該時脈線路102傳輸至第n個傳送級101n。
第n個傳送級101n包括：一鎖存器電路104，其會鎖存透過該開關103選擇性供應之水平傳送時脈HCK；一緩衝器電路105，其會輸出由該鎖存器電路104所供應的鎖存脈衝；以及一時脈選擇控制電路，如一OR電路106，其會根據由第(n－1)個傳送級輸出之鎖存脈衝Ain與由第n個傳送級101n本身輸出之鎖存脈衝Aout來控制該開關103。
圖11顯示該鎖存器電路104之一組態。如同圖11中顯示，該鎖存器電路104包括：一CMOS反相器201，其具有一P通道MOS電晶體Qp201與一N通道MOS電晶體Qn201；以及一CMOS反相器202，其具有一P通道MOS電晶體Qp202與一N通道MOS電晶體Qn202。該CMOS反相器201之輸入端子(該電晶體Qp201之閘極與該電晶體Qn201之閘極的共用連接節點)係連接至該CMOS反相器202之輸出端子(該電晶體Qp202之汲極與該電晶體Qn202之汲極的共用連接節點)。該CMOS反相器202之輸入端子(該電晶體Qp202之閘極與該電晶體Qn202之閘極的共用連接節點)係連接至該CMOS反相器201之輸出端子(該電晶體Qp201之汲極與該電晶體Qn201之汲極的共用連接節點)。
現將參考圖12說明具有上述組態之鎖存器電路104的操作，圖12顯示一波形時序圖，其說明該鎖存器電路104之輸入/輸出電位的變化。應注意，一移位暫存器電路之特徵係輸出處於一低位準狀態(以下稱為"L位準"狀態)持續一段較長時間週期並處於一高位準狀態(以下稱為"H位準"狀態)持續一段較短時間週期的一信號之特殊電路。"L位準"與"H位準"可根據該移位暫存器電路邏輯而倒轉。
在圖10顯示之開關103係處於關閉狀態的週期A中，由於該鎖存器電路104之輸入/輸出電位(即，該CMOS反相器201之輸入端子的電位)係處於該L位準狀態(例如，接地(GND)位準)持續一段較長時間週期，故而該電晶體Qp201係處於一升高狀態而該電晶體Qn201係處於一降低狀態。
於此週期A中，由於該CMOS反相器202之輸入端子的電位(該CMOS反相器201之輸出端子的電位)係處於該H位準狀態(例如，電源供應電位VDD)持續一段較長時間週期，故而該電晶體Qp202係處於該降低狀態而該電晶體Qn202係處於該升高狀態。在此情況下，一旦圖10中顯示之開關103係開啟且該水平傳送時脈HCK係供應至該鎖存器電路104，則該CMOS反相器201之輸入端子的電位會在週期B中驟然上升。
在長短等於該水平傳送時脈HCK循環之一半的週期C中，該CMOS反相器201之輸入端子的電位係處於該H位準狀態，而該CMOS反相器202之輸入端子的電位係處於該L位準狀態。由於從升高狀態變成降低狀態所需時間比從降低狀態變成升高狀態所需時間長，故而該鎖存器電路104中所包括之所有電晶體Qp201、Qn201、Qp202、與Qn202係處於升高狀態。
於是，一旦該水平傳送時脈HCK下降，則由於所有電晶體Qp201、Qn201、Qp202、與Qn202係處於升高狀態，該CMOS反相器201之輸入端子的電位(該CMOS反相器202之輸出端子的電位)便會在週期D中逐漸(緩和地)下降。
如上所述，若一電晶體特性動態(瞬間)變化，則由於該CMOS反相器201之輸入端子的電位在該水平傳送時脈HCK下降時會逐漸下降，故而由該移位暫存器電路輸出之波形寬度便會改變。此改變導致該電晶體特性之變化與操作頻率之變化的餘裕不足、可靠性降低、以及難以高速驅動。
應注意，移位暫存器電路係作為半導體電路之範例，且其之問題係說明於上文中。然而，此等問題並非僅發生於移位暫存器電路，其他包括用以在操作時保持電位且特性會動態變化之電路元件的任何半導體電路亦出現此等問題。
需要提供一半導體電路、一移位暫存器電路、與一顯示器器件以產生具有恆定寬度之輸出波形，並使一電晶體特性之變化與操作頻率之變化的餘裕充足、可靠性升高、以及能夠高速驅動。
根據本發明之一項具體實施例，提供一種半導體電路，其在一第一週期中輸出一主動電位，且其在一比該第一週期長之第二週期中保持一非主動電位，隨後並輸出該非主動電位，該半導體電路包括一開關元件，其係連接於一供應該非主動電位之電位供應區段與一電路輸出端子之間，且其在該第二週期中係處於一導電狀態以便能將該非主動電位輸出至該電路輸出端子。該半導體電路係用作一移位暫存器電路的一單元電路(一單元/一傳送級)。此外，以該半導體電路作為一單元電路的移位暫存器電路係用於一顯示器器件(其包括具有由配置於一矩陣之電光學元件構成之像素的像素陣列部分)中，以作為構成驅動該像素陣列部分中各像素之驅動電路的移位暫存器電路。
於該半導體電路中，該移位暫存器電路，以及組態如上述之顯示器器件，由於使用連接於供應該非主動電位之電位供應區段與該電路輸出端子間之開關元件來取代一鎖存器電路，以便能在該第二週期中保持該非主動電位，隨後並輸出該非主動電位，故而可避免該鎖存器電路之電晶體特性因轉換變化造成負面影響。
因此，由於免除該鎖存器電路之電晶體特性因轉換變化所造成的負面影響，故而獲得具有恆定寬度之輸出波形，且因此，亦使一電晶體特性之變化與操作頻率之變化的餘裕充足、可靠性升高、以及能夠高速驅動。
以下將參考附圖詳細說明本發明之具體實施例。
第一具體實施例
圖1係說明根據本發明之一第一具體實施例之一半導體電路(如移位暫存器電路)之組態的方塊圖。此具體實施例之移位暫存器電路包括一絕緣基板且係由(例如)多晶矽形成。
儘管該移位暫存器電路包括複數個互相串聯的單元電路(單元：以下稱為"傳送級")，然而為求簡明僅代表性顯示一第n個傳送級10n與一第(n＋1)個傳送級10n＋1。
第n個傳送級該第n個傳送級10n包括一第一開關元件11、一第二開關元件12、一OR電路13、一反相器14、與一緩衝器電路15。
該第一開關元件11具有一第一端子，其連接至供應一單一相位水平傳送時脈HCK的時脈供應線路20。該第二開關元件12具有一第一端子與一第二端子，該第一端子連接至供應一接地電位GND的電位供應區段，而該第二端子連接至該第一開關元件11之第二端子並連接至一輸出節點Na，其係第n個傳送級10n之電路輸出端子。該第一開關元件11與該第二開關元件12之每一元件由(例如)一電晶體構成。
該OR電路(控制電路)13會接收輸入至第n個傳送級10n的脈衝Ain(即，從第(n－1)個傳送級10n－1輸出的脈衝)，然後一脈衝Aout從第n個傳送級10n本身輸出至該輸出節點Na以作為二輸入。該OR電路13之輸出脈衝係供應至該第一開關元件11以作為一控制脈衝，其會控制該第一開關元件11的開啟(導電狀態)或關閉(不導電狀態)。此外，該OR電路13之輸出脈衝係透過該反相器14供應至該第二開關元件12以作為一控制脈衝，其會控制該第二開關元件12的開啟或關閉。
該第一開關元件11與該第二開關元件12的操作彼此相互補。此即，若該第一開關元件11處於開啟狀態，則該第二開關元件12便處於關閉狀態，而若該第一開關元件11處於關閉狀態，則該第二開關元件12便處於開啟狀態。
該輸出節點Na中所獲得之輸出脈衝Aout係供應至第(n+1)個傳送級10n+1以作為一輸入脈衝Bin，然後透過該緩衝器電路15輸出以作為第n個傳送級10n的移位脈衝。
第(n+1)個傳送級
該第(n+1)個傳送級10n+1包括一第一開關元件21、一第二開關元件22、一OR電路23、一反相器24、一緩衝器電路25、與一反相器26。
該第一開關元件21係連接至該時脈供應線路20的第一端子。該第二開關元件22具有一第一端子與一第二端子，該第一端子連接至供應一電源供應電位VDD之電位供應區段，而該第二端子連接至該第一開關元件21之第二端子並透過該反相器26連接至一輸出節點Nb，其係該第(n+1)個傳送級10n+1的電路輸出端子。該第一開關元件21與該第二開關元件22之每一元件由(例如)一電晶體構成。
該OR電路(控制電路)23會接收輸入至第(n+1)個傳送級10n+1的脈衝Bin(即，從第(n)個傳送級10n輸出的脈衝Aout)，然後一脈衝Bout從第(n+1)個傳送級10n+1輸出至該輸出節點Nb以作為二輸入。該OR電路23之輸出脈衝係供應至該第一開關元件21以作為一控制脈衝，其會控制該第一開關元件21的開啟(導電狀態)或關閉(不導電狀態)。此外，該OR電路23之輸出脈衝係透過該反相器24供應至該第二開關元件22以作為一控制脈衝，其會控制該第二開關元件22的開啟或關閉。
如同該第一開關元件11與該第二開關元件12之間的關係一般，該第一開關元件21與該第二開關元件22的操作彼此亦相互補。來自該第一開關元件21與該第二開關元件22之輸出之每一輸出係經過運用該反相器26之極性倒轉處理，係供應至該輸出節點Nb以作為該第(n＋1)個傳送級10n＋1的輸出脈衝Bout，而後係各自供應至一接續級(即，第(n＋2)個傳送級10n＋2)以作為一輸入脈衝。此外，來自該第一開關元件21與該第二開關元件22之輸出之每一輸出係透過該緩衝器電路25而輸出作為該第(n＋1)個傳送級10n＋1的移位脈衝。
圖2係說明具有上述根據該第一具體實施例之組態之移位暫存器電路之操作的波形時序圖。應注意，如同圖2之波形時序圖中顯示，由於該輸出脈衝Aout與該輸出脈衝Bout分別通過該等第一開關元件11與21，故而該輸出脈衝Aout與該輸出脈衝Bout相對於該水平傳送時脈HCK便稍微延遲。
在該水平傳送時脈HCK處於L位準狀態的週期A中，一旦將一處於H位準狀態之輸入脈衝Ain從第(n－1)個傳送級10n－1供應至第n個傳送級10n，則該OR電路13之輸出L31便處於H位準狀態。因此，根據該反相器14之反相輸出XL31該第一開關元件11係開啟，而該第二開關元件12係關閉。結果，該輸出節點Na僅受該水平傳送時脈HCK的影響。
接著，在該水平傳送時脈HCK處於H位準狀態的週期B中，由於該輸出節點Na僅受該水平傳送時脈HCK的影響，故而第n個傳送級10n之輸出脈衝Aout便處於H位準狀態。此外，在該水平傳送時脈HCK處於L位準狀態的週期C中，該輸出脈衝Aout亦處於L位準狀態。
此時，由於第n個傳送級10n之輸入脈衝Ain係處於L位準狀態且第n個傳送級10n之輸出脈衝Aout亦處於L位準狀態，故而該第一開關元件11係關閉，而該第二開關元件12係開啟。由於該第二開關元件12係開啟，故而該接地電位GND係供應至該輸出節點Na。結果，該輸出節點Na之電位係維持在L位準狀態。
明確地說，該輸出脈衝Aout在一第一週期中具有一主動電位(即，H位準電位)。然後，該輸出脈衝Aout在一第二週期中維持一非主動電位(即，L位準電位)，該第二週期係一較長週期且會持續到供應接續的輸入脈衝Ain為止。
相似地，於該週期B中，一旦將處於H位準狀態之輸入脈衝Bin(第n個傳送級10n之輸出脈衝Aout)供應至第(n＋1)個傳送級10n＋1，該OR電路23之輸出脈衝L35便處於H位準狀態。因此，根據來自該反相器24之反相輸出XL35該第一開關元件21係開啟，而該第二開關元件22係關閉。結果，該輸出節點Nb僅受透過該反相器26中之極性倒轉處理而獲得之水平傳送時脈HCK的影響。
然後，在該水平傳送時脈HCK處於L位準狀態的週期C中，由於該輸出節點Nb僅受透過該反相器26中之極性倒轉處理而獲得之水平傳送時脈HCK的影響，故而第(n+1)個傳送級10n+1之輸出脈衝Bout便處於H位準狀態。接著，在該水平傳送時脈HCK處於H位準狀態的週期D中，該輸出脈衝Bout係處於L位準狀態。
此時，由於第(n+1)個傳送級10n+1之輸入脈衝Bin(第n個傳送級10n之輸出脈衝Aout)係處於L位準狀態且第(n+1)個傳送級10n+1之輸出脈衝Bout亦處於L位準狀態，故而該第一開關元件21係關閉，而該第二開關元件22係開啟。由於該第二開關元件22係開啟，故而該電源供應電位VDD係經過運用該反相器26之極性倒轉處理並供應至該輸出節點Nb。結果，該輸出節點Nb之電位係維持在L位準狀態。
明確地說，該輸出脈衝Bout會維持L位準狀態持續一段較長之時間週期直到供應接續的輸入脈衝Bin為止。然而，由於如同第n個傳送級10n之情況一般，該輸出脈衝Bout係透過運用該反相器26之極性倒轉處理而獲得，故而已經過該極性倒轉處理之第(n+1)個傳送級10n+1之輸出脈衝(輸入至該反相器26之脈衝)XBout於一第一週期中便具有一主動電位(即，L位準電位)。然後，該輸出脈衝XBout在一第二週期中便維持一非主動電位(即，H位準電位)，該第二週期係一較長週期且會持續到供應接續的輸入脈衝Bin為止。
如上所述，該移位暫存器電路組態成使得包括第n個傳送級10n與第(n＋1)個傳送級10n＋1之傳送級之每一級在一第一週期中會輸出一主動電位(於第n個傳送級10n為該電源供應電位VDD而於第(n＋1)個傳送級10n＋1為該接地電位GND)。此外，該移位暫存器電路具有一電位維持功能(鎖存功能)，以在一比該第一週期長之第二週期中維持一非主動電位(於第n個傳送級10n為該接地電位GND而於第(n＋1)個傳送級10n＋1為該電源供應電位VDD)，隨後並輸出該非主動電壓。於此移位暫存器電路中，由於該非主動電位(接地電位GND/電源供應電位VDD)係運用該等第二開關元件12與22之功能而非鎖存器電路之鎖存功能在整個第二週期期間維持一固定電位，故而該移位暫存器電路便不受鎖存器電路之電晶體特性轉換變化的影響。
因此，由於從該移位暫存器電路輸出之波形具有恆定寬度，故而電晶體特性之變化與操作頻率之變化的餘裕便充足、可靠性升高、以及能夠高速驅動。此外，由於可移除該等鎖存器電路，故而每一傳送級便可減少四個電晶體(參考圖11)，此即，電晶體之數目可減少該移位暫存器電路之級數目(單元數目)的四倍，該移位暫存器電路之大小可顯著縮小。
修改圖3係說明根據該第一具體實施例之修改之移位暫存器電路之組態範例的方塊圖。與圖1中使用之參考數字相同之參考數字在圖3中係用以指明相似的組件。
如同圖3中顯示，根據此修改之移位暫存器電路與圖1中顯示之該第一具體實施例之移位暫存器電路的相異處在於使用鎖存器電路17與27，而非供應該接地電位GND(於第n個傳送級10n中)與該電源供應電位VDD(於第(n＋1)個傳送級10n＋1)以作為非主動電位的電位供應區段(電源供應區段)。明確地說，該等第二開關元件12與22之每一元件具有一第一端子，其分別連接至該等鎖存器電路17與27中之一對應鎖存器電路的輸入/輸出端子。
根據該修改之移位暫存器電路之組態的其他部分基本上係與根據該第一具體實施例之移位暫存器電路之組態的其他部分相同。此即，該第二開關元件12之控制脈衝相對於該第一開關元件11之控制脈衝具有反相理論。因此，若該第一開關元件11係開啟，則該第二開關元件12便關閉，而若該第一開關元件11係關閉，則該第二開關元件12便開啟。
相似地，該第二開關元件22之控制脈衝相對於該第一開關元件21之控制脈衝具有反相理論。因此，若該第一開關元件21係開啟，則該第二開關元件22便關閉，而若該第一開關元件21係關閉，則該第二開關元件22便開啟。
現將參考圖2中顯示之波形時序圖說明根據組態如上之第一具體實施例之修改之移位暫存器電路的操作。
在週期A中，一旦該水平傳送時脈HCK處於L位準狀態並將一H位準輸入脈衝Ain從第(n－1)個傳送級10n－1供應至第n個傳送級10n，則該OR電路13之輸出脈衝便處於H位準狀態。因此，該第一開關元件11係開啟而該第二開關元件12係關閉。結果，該輸出節點Na僅受該水平傳送時脈HCK的影響。
在週期B中，一旦該水平傳送時脈HCK處於H位準狀態，則由於該輸出節點Na僅受該水平傳送時脈HCK的影響，故而第n個傳送級10n之輸出脈衝Aout便處於H位準狀態。接著，在週期C中，一旦該水平傳送時脈HCK處於L位準狀態，則該輸出脈衝Aout亦處於L位準狀態。
此處，由於該第二開關元件12之開啟/關閉狀態與該第一開關元件11之開啟/關閉狀態相反，故而該第二開關元件12在第n個傳送級10n之輸出脈衝Aout處於H位準狀態的週期期間係處於關閉狀態。因此，該輸出脈衝Aout不受該鎖存器電路17之特性動態變化的影響。若該輸出脈衝Aout從H位準狀態改變成L位準狀態，則在由該OR電路13與該反相器14所產生之延遲後該第二開關元件12便開啟。
一旦該第二開關元件12係開啟，則該鎖存器電路17之輸入/輸出端子便連接至該第一開關元件11之第二端子(該輸出節點Na)。然後，該第一開關元件11之第二端子的L位準電位便鎖存於該鎖存器電路17中，且該輸出節點Na之電位係維持處於L位準狀態。
明確地說，該輸出脈衝Aout在一第一週期中具有一主動電位(即，H位準電位)，並在一第二週期中維持一非主動電位(即，L位準電位)，該第二週期係一較長週期且會持續到供應接續的輸入脈衝Ain為止。
相似地，於該週期B中，一旦將處於H位準狀態之輸入脈衝Bin(第n個傳送級10n之輸出脈衝Aout)供應至第(n＋1)個傳送級10n＋1，該OR電路23之輸出脈衝便處於H位準狀態。因此，該第一開關元件21係開啟，而該第二開關元件22係關閉。結果，該輸出節點Nb僅受透過該反相器26中之極性倒轉處理而獲得之水平傳送時脈HCK的影響。
然後，在該水平傳送時脈HCK處於L位準狀態的週期C中，由於該輸出節點Nb僅受透過該反相器26中之極性倒轉處理而獲得之水平傳送時脈HCK的影響，故而第(n＋1)個傳送級10n＋1之輸出脈衝Bout便處於H位準狀態。接著，在該水平傳送時脈HCK處於H位準狀態的週期D中，該輸出脈衝Bout係處於L位準狀態。
此處，由於該第二開關元件22之開啟/關閉狀態與該第一開關元件21之開啟/關閉狀態相反，故而該第二開關元件22在第(n＋1)個傳送級10n＋1之輸出脈衝Bout處於H位準狀態的週期期間係處於關閉狀態。因此，該輸出脈衝Bout不受該鎖存器電路27之特性動態變化的影響。若該輸出脈衝Bout從H位準狀態改變成L位準狀態，則在由該OR電路23與該反相器24所產生之延遲後該第二開關元件22便開啟。
一旦該第二開關元件22係開啟，則該鎖存器電路27之輸入/輸出端子便連接至該第一開關元件21之第二端子。然後，該第一開關元件21之第二端子的H位準電位便鎖存於該鎖存器電路27中，且該輸出節點Na之電位係維持處於L位準狀態。
明確地說，該輸出脈衝Bout係維持處於L位準狀態持續一段較長之時間週期直到供應接續的輸入脈衝Bin為止。已經過該極性倒轉處理之第(n＋1)個傳送級10n＋1之輸出脈衝XBout於一第一週期中便具有一主動電位(即，L位準電位)。該輸出脈衝XBout在一第二週期中便維持一非主動電位(即，H位準電位)，該第二週期係一較長週期且會持續到供應接續的輸入脈衝Bin為止。
如上所述，即使在運用該等鎖存器電路17與27而非運用供應非主動電位之電源供應電位VDD與接地電位GND之電位供應部分的情況下，該等鎖存器電路17與27仍會在利用該等第二開關元件12與22鎖存該接地電位GND與該電源供應電位VDD的週期期間運作。因此，與相關技術不同的是，該等鎖存器電路17與27中所包括的所有電晶體不會處於一升高狀態，因而，不受該等鎖存器電路17與27之電晶體特性轉換變化的影響。因此，與該第一具體實施例不同的是，電晶體數目沒有減少，但卻使該移位暫存器電路產生具有恆定寬度的輸出波形。結果，亦使一電晶體特性之變化與操作頻率之變化的餘裕充足、可靠性升高、以及能夠高速驅動。
第二具體實施例
圖4係說明根據本發明之一第二具體實施例運用一半導體電路(如三狀態轉換器(商標))之移位暫存器電路之組態範例的方塊圖。此具體實施例之移位暫存器電路亦包括一絕緣基板且係由(例如)多晶矽形成。
儘管該移位暫存器電路包括彼此互相串聯之複數個傳送級(單元電路/單元)，然而為求簡明僅代表性顯示第n個傳送級30n與第(n＋1)個傳送級30n＋1。
第n個傳送級第n個傳送級30n包括一三狀態反相器31、一開關元件32、一控制脈衝產生電路33、以及反相器34與35。
該三狀態反相器31包括一P通道電晶體311、一N通道電晶體312、與一反相器313，並會與由一時脈供應線路40所供應之單一相位移位時脈CP同步運作。該三狀態反相器31會對第n個傳送級30n之輸入脈衝Ain(第(n－1)個傳送級30n－1之輸出脈衝)執行極性倒轉處理，且經處理之脈衝Ain係從第n個傳送級30n輸出以作為一輸出脈衝Aout。該輸出脈衝Aout係供應至第(n＋1)個傳送級30n＋1以作為一輸入脈衝Bin，且同時該輸出脈衝Aout係透過該等反相器34與35來供應以作為第n個傳送級30n的移位脈衝。
該開關元件32具有一第一端子與一第二端子，該第一端子連接至供應一電源供應電位VDD的電位供應區段，而該第二端子連接至一輸出節點Na，其係該第n個傳送級30n之電路輸出端子。該開關元件32係(例如)由一電晶體構成。該控制脈衝產生電路(一控制電路)33包括一反相器331與一NOR電路332，該反相器331會對第n個傳送級30n之輸出脈衝Aout執行極性倒轉處理，而該NOR電路332會接收由該反相器331所輸出之一脈衝與第n個傳送級30n之輸入脈衝Ain。該控制脈衝產生電路33會產生一控制脈衝且所產生之控制脈衝係供應至欲開啟或關閉的開關元件32。
第(n＋1)個傳送級第(n＋1)個傳送級30n＋1包括一三狀態反相器41、一開關元件42、一控制脈衝產生電路43、以及一反相器44。
該三狀態反相器41包括一P通道電晶體411、一N通道電晶體412、與一反相器413，並會與由該時脈供應線路40所供應之單一相位移位時脈CP同步運作。該三狀態反相器31會對第n個傳送級30n之輸入脈衝Bin(第n個傳送級30n之輸出脈衝Aout)執行極性倒轉處理，且經處理之脈衝Bin係從第(n＋1)個傳送級30n＋1輸出以作為一輸出脈衝Bout。該輸出脈衝Bout係供應至第(n＋2)個傳送級30n＋2以作為第(n＋2)個傳送級30n＋2之一輸入脈衝，且同時該輸出脈衝Bout係透過該反相器44輸出以作為第(n＋1)個傳送級30n＋1的移位脈衝。
該開關元件42具有一第一端子與一第二端子，該第一端子連接至供應該接地電位GND之電位供應區段，而該第二端子連接至一輸出節點Nb，其係該第(n＋1)個傳送級30n＋1的電路輸出端子。該開關元件42係由(例如)一電晶體構成。該控制脈衝產生電路(一控制電路)43包括一反相器431與一AND電路432，該反相器431會對第(n＋1)個傳送級30n＋1之輸出脈衝Bout執行極性倒轉處理，而該AND電路432會接收由該反相器431所輸出之一脈衝與該第(n＋1)個傳送級30n＋1之輸入脈衝Bin以作為二輸入。該控制脈衝產生電路43會產生一控制脈衝且所產生之控制脈衝係供應至欲開啟或關閉的開關元件42。
現將參考圖5中顯示之波形時序圖說明根據組態如上之第二具體實施例之移位暫存器電路的操作。應注意，如同圖5之波形時序圖中顯示，由於該輸出脈衝Aout與該輸出脈衝Bout分別通過該等三狀態反相器31與41，故而該輸出脈衝Aout與該輸出脈衝Bout相對於該移位時脈CP便稍微延遲。
在週期A中，該三狀態反相器31之輸入脈衝Ain係處於H位準狀態且該移位時脈CP亦處於H位準狀態，該三狀態反相器31之N通道電晶體312係開啟。因此，該三狀態反相器31之輸出脈衝Aout係處於L位準狀態。由於該輸入脈衝Ain係處於H位準狀態，該控制脈衝產生電路33之輸出脈衝L82便處於L位準狀態。結果，該開關元件32係關閉且該輸出節點Na與該電源供應電位VDD係彼此互相斷離。
在週期B中，一旦該移位時脈CP係處於L位準狀態，則第n個傳送級30n之輸出節點Na係處於浮動狀態。然後，運用(例如)第n個傳送級30n所包括之三狀態反相器31的輸出電容器與第(n＋1)個傳送級30n＋1所包括之三狀態反相器41的輸入電容器將該輸出脈衝Aout之電位維持處於L位準狀態。
在週期C中，一旦該移位時脈CP係處於H位準狀態，該三狀態反相器31之N通道電晶體312便開啟。結果，該三狀態反相器31之輸出脈衝Aout會維持L位準電位。
在週期D中，一旦該三狀態反相器31之輸入脈衝Ain係處於L位準狀態且該移位時脈CP亦處於L位準狀態，則該三狀態反相器31之P通道電晶體311便開啟。結果，該三狀態反相器31之輸出脈衝Aout係處於H位準狀態。此外，由於該開關元件32係開啟且該輸出節點Na係連接至該電源供應電位VDD，故而該輸出脈衝Aout係維持處於H位準狀態。
明確地說，該輸出脈衝Aout在該第一週期中具有一主動電位(即，L位準電位)，隨後並在一第二週期中維持一非主動電位(即，H位準電位)，該第二週期係一較長週期且會持續到供應接續的輸入脈衝Ain為止。
於第(n＋1)個傳送級30n＋1中執行一相似的操作。在週期B中，該三狀態反相器41之輸入脈衝Bin(第n個傳送級30n之輸出脈衝Aout)係處於L位準狀態且該移位時脈CP亦處於L位準狀態，該三狀態反相器41之P通道電晶體411係開啟。因此，該三狀態反相器41之輸出脈衝Bout係處於H位準狀態。由於該輸入脈衝Bin係處於L位準狀態，該控制脈衝產生電路43之輸出脈衝L85便處於L位準狀態。結果，該開關元件42係關閉且該輸出節點Na與該接地電位GND係彼此互相斷離。
在週期C中，一旦該移位時脈CP係處於H位準狀態，則第(n＋1)個傳送級30n＋1之輸出節點Nb係處於浮動狀態。然後，運用第(n＋1)個傳送級30n＋1所包括之三狀態反相器41的輸出電容器與第(n＋2)個傳送級30n＋2所包括之三狀態反相器的輸入電容器將該輸出脈衝Bout之電位維持處於H位準狀態。
在週期D中，一旦該移位時脈CP係處於L位準狀態，該三狀態反相器41之P通道電晶體411便開啟。結果，該三狀態反相器41之輸出脈衝Bout會維持H位準電位。
在週期E中，該三狀態反相器41之輸入脈衝Bin係處於H位準狀態且該移位時脈CP亦處於H位準狀態，該三狀態反相器41之N通道電晶體412係開啟。結果，該三狀態反相器41之輸出脈衝Bout係處於L位準狀態。此外，由於該開關元件42係開啟且該輸出節點Nb係連接至該接地電位GND，故而該輸出脈衝Bout係維持處於L位準狀態。
明確地說，該輸出脈衝Bout在該第一週期中具有一主動電位(即，H位準電位)，隨後並在一第二週期中維持一非主動電位(即，L位準電位)，該第二週期係一較長週期且會持續到供應接續的輸入脈衝Bin為止。
如上所述，在運用該等三狀態反相器31與41之此移位暫存器電路中，運用供應該電源供應電位VDD與該接地電位GND之電位供應區段以及該等開關元件32與42而非運用該等鎖存器電路，以便能產生該電位維持功能，進而能在一較長的時間週期中維持一非主動電位(在第n個傳送級30n中為L位準電位而在第(n＋1)個傳送級30n＋1中為H位準電位)直到供應接續的輸入脈衝Ain/Bin為止。因此，由於該移位暫存器電路不會受到鎖存器電路之電晶體特性轉換變化的影響，故而能夠從該移位暫存器電路輸出恆定寬度的波形。結果，使一電晶體特性之變化與操作頻率之變化的餘裕充足、可靠性升高、以及能夠高速驅動。
修改圖6係說明根據該第二具體實施例之修改之移位暫存器電路之組態範例的方塊圖。與圖4中使用之參考數字相同之參考數字在圖6中係用以指明相似的組件。
如同圖6中顯示，根據此修改之移位暫存器電路與圖4中顯示之該第二具體實施例之移位暫存器電路的相異處在於使用鎖存器電路36與46，而非使用供應該電源供應電位VDD(於第n個傳送級30n中)與該接地電位GND(於第(n＋1)個傳送級30n＋1)以作為非主動電位的電位供應區段(電源供應區段)。明確地說，該等開關元件32與42之每一元件具有一第一端子，其分別連接至該等鎖存器電路36與46中之一對應鎖存器電路的輸入/輸出端子。
此外，根據此修改之移位暫存器電路使用一緩衝器37而非使用該控制脈衝產生電路33並且使用一反相器47而非該控制脈衝產生電路43。該緩衝器37會緩衝一三狀態反相器31之輸出脈衝Aout並供應經緩衝之輸出脈衝Aout以作為控制一開關元件32的控制脈衝。該反相器47會對一三狀態反相器41之輸出脈衝Bout執行極性倒轉處理，並供應經處理之輸出脈衝Bout以作為控制一開關元件42的控制脈衝。根據該修改之移位暫存器電路之組態的其他部分基本上係與根據該第二具體實施例之移位暫存器電路之組態的其他部分相同。
接著，現將參考圖7中顯示之波形時序圖說明根據組態如上之第二具體實施例之修改之移位暫存器電路的操作。應注意，如同圖7之波形時序圖中顯示，由於該輸出脈衝Aout與該輸出脈衝Bout分別通過該等三狀態反相器31與41，故而該輸出脈衝Aout與該輸出脈衝Bout相對於該移位時脈CP便稍微延遲。
在週期A中，該三狀態反相器31之輸入脈衝Ain係處於H位準狀態且該移位時脈CP亦處於H位準狀態，該三狀態反相器31之N通道電晶體312係開啟。因此，該三狀態反相器31之輸出脈衝Aout係處於L位準狀態。
由於該輸出脈衝Aout係處於L位準狀態，該緩衝器37之輸出脈衝L61便處於L位準狀態。因此，該開關元件32係關閉且該輸出節點Na與該鎖存器電路36之輸入/輸出端子係彼此互相斷離。結果，該輸出脈衝Aout不受該鎖存器電路36之特性動態變化的影響。
在週期B中，一旦該移位時脈CP係處於L位準狀態，則第n個傳送級30n之輸出節點Na係處於浮動狀態。然後，運用(例如)第n個傳送級30n所包括之三狀態反相器31的輸出電容器與第(n＋1)個傳送級30n＋1所包括之三狀態反相器41的輸入電容器將該輸出脈衝Aout之電位維持處於L位準狀態。
在週期C中，一旦該移位時脈CP係處於H位準狀態，該三狀態反相器31之N通道電晶體312便開啟。結果，該三狀態反相器31之輸出脈衝Aout會維持L位準電位。
在週期D中，一旦該三狀態反相器31之輸入脈衝Ain係處於L位準狀態且該移位時脈CP亦處於L位準狀態，則該三狀態反相器31之P通道電晶體311便開啟。結果，該三狀態反相器31之輸出脈衝Aout係處於H位準狀態。
由於該輸出脈衝Aout係處於H位準狀態，該緩衝器37之輸出脈衝L61亦處於H位準狀態，且因此，該開關元件32係開啟。此外，由於該輸出節點Na與該鎖存器電路36之輸入/輸出端子係彼此相連接，故而該鎖存器電路36會鎖存該H位準輸出脈衝Aout，藉此該輸出脈衝Aout係維持處於H位準狀態。
明確地說，該輸出脈衝Aout在該第一週期中具有一主動電位(即，L位準電位)，隨後並在一第二週期中維持一非主動電位(即，H位準電位)，該第二週期係一較長週期且會持續到供應接續的輸入脈衝Ain為止。
於第(n+1)個傳送級30n+1中執行一相似的操作。在週期B中，該三狀態反相器41之輸入脈衝Bin(第n個傳送級30n之輸出脈衝Aout)係處於L位準狀態且該移位時脈CP亦處於L位準狀態，該三狀態反相器41之P通道電晶體411係開啟。因此，該三狀態反相器41之輸出脈衝Bout係處於H位準狀態。
由於該輸出脈衝Bout係處於H位準狀態，該反相器47之輸出脈衝L62係處於L位準狀態，且因此，該開關元件42係關閉。因此，該輸出節點Nb與該鎖存器電路46之輸入/輸出端子係彼此互相斷離。結果，該輸出脈衝Bout不受該鎖存器電路46之特性動態變化的影響。
在週期C中，一旦該移位時脈CP係處於H位準狀態，則第(n＋1)個傳送級30n＋1之輸出節點Nb係處於浮動狀態。然後，運用第(n＋1)個傳送級30n＋1所包括之三狀態反相器41的輸出電容器與第(n＋2)個傳送級30n＋2所包括之三狀態反相器的輸入電容器將該輸出脈衝Bout之電位維持處於H位準狀態。
在週期D中，一旦該移位時脈CP係處於L位準狀態，該三狀態反相器41之P通道電晶體411便開啟。結果，該三狀態反相器41之輸出脈衝Bout會維持H位準電位。
在週期E中，該三狀態反相器41之輸入脈衝Bin係處於H位準狀態且該移位時脈CP亦處於H位準狀態，該三狀態反相器41之N通道電晶體412係開啟。結果，該三狀態反相器41之輸出脈衝Bout係處於L位準狀態。
由於該輸出脈衝Bout係處於L位準狀態，該反相器47之輸出脈衝L62係處於H位準狀態，且因此，該開關元件42係開啟。因此，由於該輸出節點Nb與該鎖存器電路46之輸入/輸出端子係彼此相連接，故而該鎖存器電路46會鎖存該L位準輸出脈衝Bout，藉此該輸出脈衝Bout係維持處於L位準狀態。
明確地說，該輸出脈衝Bout在該第一週期中具有一主動電位(即，H位準電位)，隨後並在一第二週期中維持一非主動電位(即，L位準電位)，該第二週期係一較長週期且會持續到供應接續的輸入脈衝Bin為止。
如上所述，即使在運用該等鎖存器電路36與46而非運用供應非主動電位之電源供應電位VDD與接地電位GND之電位供應部分的情況下，該等鎖存器電路36與46仍會在利用該等開關元件32與42鎖存該接地電位GND與該電源供應電位VDD的週期期間運作。因此，與相關技術不同的是，該等鎖存器電路36與46中所包括的所有電晶體不會處於一升高狀態，因而，該移位暫存器電路不受該等鎖存器電路36與46之電晶體特性轉換變化的影響。因此，使該移位暫存器電路產生具有恆定寬度的輸出波形。結果，使一電晶體特性之變化與操作頻率之變化的餘裕充足、可靠性升高、以及能夠高速驅動。
應注意，儘管在上述之每一具體實施例與修改中，列舉應用該等開關元件與控制該等開關元件之控制電路以實現恆定輸出波形並改善該等電位維持功能的移位暫存器電路來作為範例，然而本發明並不侷限於此類移位暫存器電路。本發明不只可應用於該移位暫存器電路，還可應用於其中用以在操作該電路時維持一電位之內部元件特性發生動態變化的一般半導體電路以及運用缺陷矽而非多晶矽的一般半導體電路。
應用根據上述之第一與第二具體實施例與修改之每一移位暫存器電路均適合應用為構成諸如液晶顯示器器件與EL(電致發光)顯示器器件之平面(面板)顯示器器件之驅動電路的移位暫存器電路。於每一此類顯示器裝置中，驅動用於顯示之像素陣列部分中之像素的驅動電路係連同該像素陣列部分形成於一絕緣基板上。
圖8係顯示應用本發明之主動矩陣顯示器器件之組態範例的示意圖。此處，將舉例說明本發明於其中使用液晶單元作為像素之電光學元件之主動矩陣液晶顯示器器件的運用情況。
參考圖8，於一絕緣基板(如玻璃基板51)上實施其中包括液晶單元之複數個像素於其上係配置於矩陣的像素陣列部分52、H驅動器(水平驅動電路)53、V驅動器(垂直驅動電路)54、時序產生電路(TG)55、與緩衝器電路56。
該玻璃基板51包括其中包括主動元件(例如，電晶體)之複數個像素電路於其上係配置於一矩陣的第一基板以及配置成隔一預定間隙面對該第一基板的第二基板。液晶係密封於該第一基板與該第二基板之間而形成顯示器面板(液晶面板)。
圖9詳細顯示該像素陣列部分52之組態的範例。此處，為求簡明而示範性顯示具有三列(第(n－1)列至第(n＋1)列)與四行(第(m－2)行至第(m＋1)行)之像素陣列。於圖9中，該像素陣列部分52包括配置於一矩陣的垂直掃描線路61n－1至61n＋1與資料線路(信號線路)62m－2至62m＋1以及配置於該等垂直掃描線路61n－1至61n＋1與該等資料線路62m－2至62m＋1相交之處的單元像素63。
該等單元像素63包括薄膜電晶體TFT、液晶單元LC、與固持電容器Cs。此處，該等液晶單元LC意指於該等薄膜電晶體TFT所形成之像素電極(第一電極)與配置成面向該等像素電極之反電極(第二電極)間所產生的電容值。
該等薄膜電晶體TFT具有連接至相對應垂直掃描線路61n－1至61n＋1之閘極電極與連接至相對應資料線路62m－2至62m＋1之源極電極。該等液晶單元LC具有連接至相對應薄膜電晶體TFT之汲極電極之像素電極與連接至一共用線路64之反電極。該等固持電容器Cs係連接於相對應薄膜電晶體TFT之汲極電極與該共用線路64之間。一反電極電壓(一共用電壓)Vcom係供應至該共用線路64。
該等垂直掃描線路61n－1至61n＋1之第一端係連接至圖8中顯示之V驅動器54之列的相對應輸出端子。該V驅動器54係(例如)由一移位暫存器電路構成且會回應一垂直起始脈衝VST而開始運作。此外，該V驅動器54接著會與垂直傳送時脈VCK同步產生垂直選擇脈衝，將所產生之垂直選擇脈衝供應至該等垂直掃描線路61n－1至61n＋1，藉此執行垂直掃描。
該等資料線路62m－2至62m＋1之第一端係連接至圖8中顯示之H驅動器53之列的相對應輸出端子。該H驅動器53係一數位介面驅動器，其如同圖8中顯示，包括(例如)移位暫存器電路531、取樣鎖存器電路(資料信號輸入電路)532、線路順序鎖存器電路533、與D/A(數位/類比)轉換器534。
於該H驅動器53中，該移位暫存器電路531會回應一水平起始脈衝HST而開始運作，接著並與水平傳送時脈HCK同步從傳送級輸出移位脈衝，藉此執行水平掃描。該取樣鎖存器電路532會回應該移位暫存器電路531所供應之移位脈衝依照點順序原則取樣並鎖存具有預定位元之輸入數位影像資料。
已運用該取樣鎖存器電路532依照點順序原則完成鎖存之數位影像資料係運用該線路順序鎖存器電路533依照逐線路(即，線路順序)原則再次鎖存。該數位影像資料係依照逐線路原則輸出。該D/A轉換器534(例如)具有一參考電壓選擇類型電路組態，其會將該線路順序鎖存器電路533所輸出之一線路之數位影像資料轉換成類比影像信號，並將經轉換之類比影像信號供應至配置於該像素陣列部分52上之資料線路62m－2至62m＋1。
該時序產生電路55會產生外部供應之一水平同步信號HD與一垂直同步信號VD並依照具有根據該像素陣列部分52之水平方向像素(點)數目來決定之頻率的點時脈原則產生各種時序信號，如上述之垂直起始脈衝VST、垂直傳送時脈VCK、水平起始脈衝HST、與水平傳送時脈HCK。
在運用該時序產生電路55所產生之各種時序信號之中，該水平傳送時脈HCK係一從二點時脈循環產生的單一相位時脈。該單一相位水平傳送時脈HCK係透過該緩衝器電路56而配置於相對於該像素陣列部分52更加遠離之該移位暫存器電路531的時脈供應線路57。該時脈供應線路57係配置於該移位暫存器電路531之傳送(移位)方向上，並將該水平傳送時脈HCK供應至該移位暫存器電路531的每一傳送級。
在具有上述組態之主動矩陣液晶顯示器器件中，根據該第一與該第二具體實施例與該等修改之每一移位暫存器電路係用作驅動用於顯示之該像素陣列部分52中所包括之單元像素63的驅動電路，且明確地說，係用作該H驅動器53之移位暫存器電路531。因此，根據該第一與該第二具體實施例與該等修改之每一移位暫存器電路便能產生恆定寬度的輸出波形，並使該移位暫存器電路531之電晶體特性之變化與操作頻率之變化的餘裕充足、可靠性升高、以及能夠高速驅動。結果，便顯著改善該液晶顯示器器件之特性。
明確地說，在根據該第一具體實施例之移位暫存器電路中，由於電晶體數目可減少該移位暫存器電路531之級數目(單元數目)的四倍，故而該移位暫存器電路531之大小便顯著縮小。因此，該顯示器面板上之驅動電路面積便可縮小，且明確地說，該顯示器面板之框架大小(該像素陣列部分52之周邊大小)可縮小。
應注意，於此應用中，根據該第一與該第二具體實施例與該等修改之每一移位暫存器電路係用作該H驅動器53之移位暫存器電路531。然而，根據該第一與該第二具體實施例與該等修改之每一移位暫存器電路亦用作該V驅動器54而非該H驅動器53中所包括的移位暫存器電路。
根據本發明之顯示器裝置包括圖13中顯示之平面模組顯示器裝置。例如，組態使得像素整合並配置於一矩陣之像素陣列部分係置於一絕緣基板上。每一像素包括一液晶元件、一有機EL器件、一薄膜電晶體、與一薄膜電容器。一接合材料係配置成環繞該像素陣列部分(一像素矩陣部分)，且諸如玻璃基板之反基板係以該接合材料附加至該絕緣基板，藉此形成一顯示器模組。該透明反基板可視需要具有一濾色器、一保護膜、與一光屏蔽膜。該顯示器模組可包括用於從該像素陣列部分外側接收信號/將信號供應至該像素陣列部分外側的連接器，如FPC(撓性印刷電路)。
上述根據本發明之顯示器裝置為平板狀，並可當作顯示器裝置而應用於各種領域中的各種電子裝置，如靜態數位相機、膝上型個人電腦、蜂巢式電話、與視訊相機，並能夠將輸入該等電子裝置或該等電子裝置中所產生之視訊信號顯示成影像或視訊影像。下文中將說明運用此一顯示器裝置的顯示器裝置範例。
圖14顯示應用本發明之電視機。該電視機包括一前板12與一由濾光玻璃13構成之視訊影像顯示器螢幕11。運用根據本發明之顯示器裝置以作為該視訊影像顯示器螢幕11。
圖15A與15B顯示應用本發明之靜態數位相機，圖15A係前視圖而圖15B係後視圖。此靜態數位相機包括一影像讀取透鏡、一用於閃光照相的發光部分15、一顯示器16、一控制開關、一目錄開關、與一快門19。運用根據本發明之顯示器裝置以作為該顯示器16。
圖16顯示應用本發明之膝上型個人電腦。該膝上型個人電腦包括具有用於輸入字元之鍵盤21的主體20以及具有用於顯示影像之顯示器22的主體外殼。運用根據本發明之顯示器裝置以作為該顯示器22。
圖17A與17B顯示應用本發明之行動終端機，圖17A顯示處於開啟狀態的行動終端機而圖17B顯示處於關閉狀態的行動終端機。該行動終端機包括一上主體23、一下主體24、一連接部分(在此為一鉸鏈部分)25、一顯示器26、一子顯示器27、一圖燈28、一照相機單元29。運用根據本發明之顯示器裝置以作為該顯示器26與該子顯示器27。
圖18顯示應用本發明之視訊相機。該視訊相機包括一主體30、一置於該主體30前側且係用於捕捉一物體之影像的透鏡34、一用於拍攝的開始/停止開關35、與一監視器36。運用根據本發明之顯示器裝置以作為該監視器36。
熟悉本技術人士應瞭解，於隨附申請專利範圍或其等效者之範疇內，可依據設計需求及其他因素來進行各種修改、組合、次組合、以及變更。
10n．．．傳送級
10n＋1．．．傳送級
11．．．第一開關元件/視訊影像顯示器螢幕
12．．．第二開關元件/前板
13．．．OR電路/濾光玻璃
14．．．反相器
15．．．緩衝器電路/發光部分
16．．．顯示器
17．．．鎖存器電路
19．．．快門
20．．．時脈供應線路/主體
21．．．第一開關元件/鍵盤
22．．．第二開關元件/顯示器
23．．．OR電路/上主體
24．．．反相器/下主體
25．．．緩衝器電路/連接部分
26．．．反相器/顯示器
27．．．鎖存器電路/子顯示器
28．．．圖燈
29．．．照相機單元
30．．．主體
30n．．．傳送級
30n＋1．．．傳送級
31．．．三狀態反相器
32．．．開關元件
33．．．控制脈衝產生電路/透鏡
34．．．反相器/開始/停止開關
35．．．反相器/監視器
36．．．鎖存器電路
37．．．緩衝器
40．．．時脈供應線路
41．．．三狀態反相器
42．．．開關元件
43．．．控制脈衝產生電路
44．．．反相器
46．．．鎖存器電路
47．．．反相器
51．．．玻璃基板
52．．．像素陣列部分
53．．．H驅動器(水平驅動電路)
54．．．V驅動器(垂直驅動電路)
55．．．時序產生電路(TG)
56．．．緩衝器電路
57．．．時脈供應線路
61n－1至61n＋1．．．垂直掃描線路
62m－2至62m＋1．．．資料線路(信號線路)
63．．．單元像素
64．．．共用線路
101n．．．傳送級
101n＋1．．．傳送級
102．．．時脈線路
103．．．開關
104．．．鎖存器電路
105．．．緩衝器電路
106．．．OR電路
201．．．CMOS反相器
202．．．CMOS反相器
311．．．P通道電晶體
312．．．N通道電晶體
313．．．反相器
331．．．反相器
332．．．NOR電路
411．．．P通道電晶體
412．．．N通道電晶體
413．．．反相器
431．．．反相器
432．．．AND電路
531．．．移位暫存器電路
532．．．取樣鎖存器電路(資料信號輸入電路)
533．．．線路順序鎖存器電路
534．．．D/A(數位/類比)轉換器
C．．．固持電容器
LC．．．液晶單元
Na．．．輸出節點
Nb．．．輸出節點
Qn201．．．N通道MOS電晶體
Qp201．．．P通道MOS電晶體
Qn202．．．N通道MOS電晶體
Qp202．．．P通道MOS電晶體
TFT．．．薄膜電晶體
TG．．．時序產生電路
圖1係說明根據本發明之一第一具體實施例之移位暫存器電路之組態範例的方塊圖；圖2係說明根據該第一具體實施例之移位暫存器電路之操作的波形時序圖；圖3係說明根據該第一具體實施例之修改之移位暫存器電路之組態範例的方塊圖；圖4係說明根據本發明之一第二具體實施例之移位暫存器電路之組態範例的方塊圖；圖5係說明根據該第二具體實施例之移位暫存器電路之操作的波形時序圖；圖6係說明根據該第二具體實施例之修改之移位暫存器電路之組態範例的方塊圖；圖7係說明根據該第二具體實施例之修改之移位暫存器電路之操作的波形時序圖；圖8係示意性說明應用本發明之主動矩陣顯示器器件之組態範例的圖式；圖9係詳細說明一像素陣列部分之組態範例的電路圖；圖10係說明根據相關技術之移位暫存器電路之組態範例的方塊圖；圖11係說明一鎖存器電路之組態範例的電路圖；圖12係用以解說相關技術之缺失的波形時序圖；圖13係說明根據本發明之顯示器器件之模組組態的平面圖；圖14係說明運用根據本發明之顯示器器件之電視機的透視圖；圖15A與15B係說明運用根據本發明之顯示器器件之靜態數位相機的透視圖；圖16係說明運用根據本發明之顯示器器件之膝上型個人電腦的透視圖；圖17A與17B係說明運用根據本發明之顯示器器件之行動終端機裝置的示意圖；以及圖18係說明運用根據本發明之顯示器器件之視訊相機的透視圖。
10n．．．傳送級
10n＋1．．．傳送級
11．．．第一開關元件
12．．．第二開關元件
13．．．OR電路
14．．．反相器
15．．．緩衝器電路
20．．．時脈供應線路
21．．．第一開關元件
22．．．第二開關元件
23．．．OR電路
24．．．反相器
25．．．緩衝器電路
26．．．反相器

Claims (6)

  1. 一種半導體電路，其在一第一週期中輸出一主動電位並在比該第一週期長之一第二週期中維持一非主動電位，隨後並輸出該非主動電位，該半導體電路包含：一開關元件，其係連接於供應該非主動電位之電位供應區段與一電路輸出端子之間，且其在該第二週期中係處於一導電狀態以便能將該非主動電位輸出至該電路輸出端子。
  2. 一種移位暫存器電路，其包括彼此互相串聯的單元電路且其會與一時脈信號同步執行一移位操作，使得該等單元電路接著輸出移位脈衝，其中該等單元電路之每一電路，其在一第一週期中輸出一主動電位，其在一比該第一週期長之第二週期中保持一非主動電位，隨後並輸出該非主動電位，其具有一開關元件，該開關元件係連接於供應該非主動電位之一電位供應區段與一電路輸出端子之間，並在該第二週期中係處於一導電狀態以便能將該非主動電位輸出至該電路輸出端子。
  3. 如請求項2之移位暫存器電路，其中該等單元電路之每一電路包括一控制電路，其組態成控制該開關元件，使該開關元件在供應該時脈信號時處於一非導電狀態並控制該開關元件在輸出該移位脈衝之後處於該導電狀態。
  4. 一種顯示器器件，其包含： 一像素陣列部分，其包含配置於一矩陣之像素，該等像素具有電光學元件；以及一驅動電路，其包括一移位暫存器電路，該移位暫存器電路具有彼此互相串聯之單元電路並與一時脈信號同步執行一移位操作使得該等單元電路接著輸出移位脈衝，且其係用以與從該等單元電路輸出之移位脈衝同步驅動該像素陣列部分中的像素，其中該等單元電路之每一電路，其在一第一週期中輸出一主動電位，其在一比該第一週期長之第二週期中保持一非主動電位，隨後並輸出該非主動電位，其具有一開關元件，該開關元件係連接於供應該非主動電位之一電位供應區段與一電路輸出端子之間，並在該第二週期中係處於一導電狀態以便能將該非主動電位輸出至該電路輸出端子。
  5. 如請求項4之顯示器器件，其中該等單元電路之每一電路包括一控制電路，其組態成控制該開關元件，使該開關元件在供應該時脈信號時處於一非導電狀態並控制該開關元件在輸出該移位脈衝之後處於該導電狀態。
  6. 一種電子裝置，其包括如請求項4之顯示器器件。
TW096136792A 2006-10-05 2007-10-01 半導體電路、移位暫存器電路、顯示器器件以及電子裝置 TWI391938B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006273613A JP5246726B2 (ja) 2006-10-05 2006-10-05 シフトレジスタ回路および表示装置

Publications (2)

Publication Number Publication Date
TW200826106A TW200826106A (en) 2008-06-16
TWI391938B true TWI391938B (zh) 2013-04-01

Family

ID=39374968

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096136792A TWI391938B (zh) 2006-10-05 2007-10-01 半導體電路、移位暫存器電路、顯示器器件以及電子裝置

Country Status (4)

Country Link
US (1) US8519933B2 (zh)
JP (1) JP5246726B2 (zh)
CN (1) CN101202113B (zh)
TW (1) TWI391938B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5864047B2 (ja) 2010-09-23 2016-02-17 株式会社半導体エネルギー研究所 半導体装置
CN112885396B (zh) * 2021-01-21 2021-10-15 北京源启先进微电子有限公司 移位寄存器、运算单元以及芯片

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002175050A (ja) * 2000-12-06 2002-06-21 Sony Corp アクティブマトリクス型表示装置およびこれを用いた携帯端末
US6538633B1 (en) * 1999-10-12 2003-03-25 Fujitsu Limited Liquid crystal display apparatus and method for controlling the same
US6580411B1 (en) * 1998-04-28 2003-06-17 Sharp Kabushiki Kaisha Latch circuit, shift register circuit and image display device operated with a low consumption of power
US6727875B1 (en) * 1999-10-13 2004-04-27 Hitachi, Ltd. High-definition liquid crystal display including sub scan circuit which separately controls plural pixels connected to the same main scan wiring line and the same sub scan wiring line
US6894674B2 (en) * 2000-12-06 2005-05-17 Sony Corporation Timing generation circuit for display apparatus and display apparatus incorporating the same
US20060022908A1 (en) * 2004-07-28 2006-02-02 Thomas Schwanenberger Display device driving circuit
US20060109232A1 (en) * 2004-11-19 2006-05-25 Mao-Hsiung Kuo Liquid crystal display and driving circuit thereof

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5266936A (en) * 1989-05-09 1993-11-30 Nec Corporation Driving circuit for liquid crystal display
JP3993270B2 (ja) 1997-04-23 2007-10-17 東芝松下ディスプレイテクノロジー株式会社 シフトレジスタ回路
JP2002041244A (ja) 2000-07-27 2002-02-08 Shinwa Kogyo Kk 抵抗膜式透明アナログ型タッチパネル
TW525139B (en) * 2001-02-13 2003-03-21 Samsung Electronics Co Ltd Shift register, liquid crystal display using the same and method for driving gate line and data line blocks thereof
US6870895B2 (en) * 2002-12-19 2005-03-22 Semiconductor Energy Laboratory Co., Ltd. Shift register and driving method thereof
JP4026597B2 (ja) * 2004-01-19 2007-12-26 セイコーエプソン株式会社 スキップ機能を有するシフトレジスタ並びにそれを用いた表示ドライバ装置、表示装置及び電子機器
JP3958322B2 (ja) * 2004-01-28 2007-08-15 シャープ株式会社 シフトレジスタ、およびアクティブマトリクス型表示装置
CA2558515C (en) 2004-03-05 2013-12-03 Sirs-Lab Gmbh Method of enriching and/or separating prokaryotic dna by means of a protein which specifically binds dna containing non-methylated cpg motifs
US8344988B2 (en) * 2005-07-15 2013-01-01 Sharp Kabushiki Kaisha Signal output circuit, shift register, output signal generating method, display device driving circuit, and display device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6580411B1 (en) * 1998-04-28 2003-06-17 Sharp Kabushiki Kaisha Latch circuit, shift register circuit and image display device operated with a low consumption of power
US6538633B1 (en) * 1999-10-12 2003-03-25 Fujitsu Limited Liquid crystal display apparatus and method for controlling the same
US6727875B1 (en) * 1999-10-13 2004-04-27 Hitachi, Ltd. High-definition liquid crystal display including sub scan circuit which separately controls plural pixels connected to the same main scan wiring line and the same sub scan wiring line
JP2002175050A (ja) * 2000-12-06 2002-06-21 Sony Corp アクティブマトリクス型表示装置およびこれを用いた携帯端末
US6894674B2 (en) * 2000-12-06 2005-05-17 Sony Corporation Timing generation circuit for display apparatus and display apparatus incorporating the same
US20050168428A1 (en) * 2000-12-06 2005-08-04 Sony Corporation Timing generation circuit for display apparatus and display apparatus incorporating the same
US20060022908A1 (en) * 2004-07-28 2006-02-02 Thomas Schwanenberger Display device driving circuit
US20060109232A1 (en) * 2004-11-19 2006-05-25 Mao-Hsiung Kuo Liquid crystal display and driving circuit thereof

Also Published As

Publication number Publication date
JP2008090983A (ja) 2008-04-17
CN101202113B (zh) 2012-11-28
TW200826106A (en) 2008-06-16
US20080130821A1 (en) 2008-06-05
JP5246726B2 (ja) 2013-07-24
CN101202113A (zh) 2008-06-18
US8519933B2 (en) 2013-08-27

Similar Documents

Publication Publication Date Title
US10741139B2 (en) Goa circuit
US7733321B2 (en) Shift register and display device using same
US7187373B2 (en) Display apparatus
KR100519468B1 (ko) 평면표시장치
KR20070119346A (ko) 액정표시장치의 게이트구동회로 및 그 구동방법
US9799294B2 (en) Liquid crystal display device and GOA scanning circuit of the same
US10629154B2 (en) Circuit for powering off a liquid crystal panel, peripheral drive device and liquid crystal panel
KR100648141B1 (ko) 표시 장치 및 상기 표시 장치의 구동 방법
US8144098B2 (en) Dot-matrix display refresh charging/discharging control method and system
US20100220045A1 (en) Display device
US8115719B2 (en) Electro-optical device
US11393402B2 (en) OR logic operation circuit and driving method, shift register unit, gate drive circuit, and display device
TWI313445B (en) Electro-optical device and electronic apparatus
TWI391938B (zh) 半導體電路、移位暫存器電路、顯示器器件以及電子裝置
KR100616711B1 (ko) 액정표시장치의 구동회로
JP2001060398A (ja) シフトレジスタ及び電子装置
US20070171178A1 (en) Active matrix display device
JP2003228080A (ja) 表示画素回路および平面表示装置
JP5386441B2 (ja) 液晶表示装置、液晶表示装置の駆動方法、及び、電子機器
JP2008170687A (ja) 液晶表示装置、液晶表示装置の駆動方法および電子機器
KR100879769B1 (ko) 능동 매트릭스 어레이 장치
KR20060118773A (ko) 액정 표시 장치
JP2005308942A (ja) 表示装置および表示装置の駆動方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees