TWI388850B

TWI388850B - Capacitance measurement calibration method

Info

Publication number: TWI388850B
Application number: TW98129365A
Authority: TW
Original assignee: Univ Minghsin Sci & Tech
Priority date: 2009-09-01
Filing date: 2009-09-01
Publication date: 2013-03-11
Also published as: TW201109683A

Description

電容量測校正方法

本發明係有關一種校正方法，特別是關於一種電容量測校正方法。

按，電容元件是由二導電板夾有一介電層而形成之電性元件，一般的電容元件因為導電板不是理想導體，且其介電層亦非完全絕緣，因此在對電容進行量測時，其電容量測值常會藉由不同頻率之測量訊號而產生變化。

以動態隨機存取記憶體(Dynamic Random Access Memory，DRAM)為例，它是一種半導體記憶體，主要的作用原理是利用電容內儲存電荷的多寡來代表一個二進位位元(bit)是1還是0。在以往對DRAM之電容值的測量經驗中，發現在10k赫茲(Hz)的頻率之低頻訊號下，測量的電容數據約為一定值，但是當DRAM的電容面積愈大，且訊號的頻率提升到如100kHz的高頻訊號時，測量出來的電容數據卻不會依照面積比例而增加，反而發現DRAM之單位面積電容值有明顯大幅下降(roll-off)的情形。上述情形對生產端有極大的困擾，因為不知道電容值出現roll-off是由於元件本身損壞，或是元件本身特性所造成，換言之，生產端也就不知道是否要對元件進行維修了。

因此，本發明係在針對上述之困擾，提出一種電容量測校正方法，以解決習知所產生的問題。

本發明之主要目的，在於提供一種電容量測校正方法，其係利用一電容模型關係式對在高頻測量訊號下有出現大幅下降(roll-off)的情形的電容量測值進行校正，以得到一電容校正值，使生產端可以比較上述電容量測值與電容校正值的關係，以對被測量元件進行適當的處理。

為達上述目的，本發明提供一種電容量測校正方法，其係利用由低頻訊號測量一第一電容以得到之第一電容量測值，與由此低頻訊號測量一電容面積較第一電容小的第二電容，以得到之第二電容量測值，對由高頻訊號測量第一電容以得到之第三電容量測值進行校正，此電容量測校正方法係首先將第二電容量測值與第二電容之電容面積進行計算，以得到第二電容之單位面積電容量測值，接著根據一電阻參數、電容量測值、等效電容值、等效電容面積、測量訊號之頻率值之電容模型關係式計算單位面積電容量測值、第一、第二電容量測值，以取得電阻參數之數值，最後根據電容模型關係式計算電阻參數之數值、單位面積電容量測值與高頻訊號之頻率值，以取得第一電容之第一電容校正值，並藉此取代第三電容量測值。

茲為使貴審查委員對本發明之結構特徵及所達成之功效更有進一步之瞭解與認識，謹佐以較佳之實施例圖及配合詳細之說明，說明如後：

由於動態隨機存取記憶體(DRAM)之大面積電容在較高頻率之測量訊號作用時，所測出的電容量測值會產生大幅下降(roll-off)的情形，因此本發明提供一電容模型關係式，以供DRAM之電容量測值校正之用。

本發明之校正方法係利用由低頻訊號測量一第一電容以得到之第一電容量測值，與由此低頻訊號測量一電容面積較第一電容小的第二電容，以得到之第二電容量測值，對由高頻訊號測量此第一電容以得到之第三電容量測值進行校正。以下請參閱第1圖，首先如步驟S10所示，將第二電容量測值，除以第二電容之電容面積，以得到第二電容之單位面積電容量測值。接著再說明下一步驟前，係先說明本發明提出之電容模型關係式，並請同時參閱第2圖，本發明將一般DRAM之被測電容10拆解為由複數個等效電容12與複數個電阻14連接而成，但此處為簡化等效電路，茲將被測電容10拆解為一階電路，即由虛框內的一等效電容12串聯一電阻14而形成。電容模型關係式為：

在式(1)中，C _T為電容量測值，C _eq為等效電容值，亦即等效電容12之電容值，k為電阻參數之數值，亦即電阻14之電阻值，ω為量測訊號之頻率值，A _eff為等效電容面積，A _o為一常數，代表被測電容與一量測器的接觸面積，在此實施例係定義為500μm²。

在完成步驟S10後，將上述以低頻訊號所量測最小面積之電容值為基礎，計算出其單位面積的電容值代入電容模型關係式中，詳細過程如步驟S12所示，係令電容模型關係式中之C _eq等於A _eff乘上該單位面積電容量測值，且將第一電容量測值、低頻訊號之頻率值分別作為C _T、ω代入電容模型關係式，以得到下列方程式：

並同時將第二電容量測值、低頻訊號之頻率值分別作為C _T、ω亦代入電容模型關係式，以得到下列方程式：

之後，再利用式(2)、式(3)計算出電阻參數之數值。

最後如步驟S14所示，係令電容模型關係式中之C _eq等於A _eff乘上單位面積電容量測值，且將高頻訊號之頻率值、第一電容之電容面積分別作為ω、A _eff代入電容模型關係式，以取得作為第一電容校正值之C _T，並藉此取代第三電容量測值。

在步驟S14完成後，即完成本發明之流程，但若有需要，則再次可令C _eq等於A _eff乘上該單位面積電容量測值，且以低頻訊號之頻率值、第一電容之電容面積分別作為ω、A _eff代入電容模型關係式中，以得到作為一第二電容校正值之C _T，並藉此取代第一電容量測值。

下面係以實際數據說明本發明之實施流程。首先請參閱表一、表二與第3圖，其皆為利用10k赫茲(Hz)之低頻訊號與100kHz之高頻訊號對DRAM之一第一、第二、第三電容進行量測而得到的數據，第一、第二、第三電容之電容面積分別為1.161×10⁶、1.138×10⁵、1.147×10⁴平方微米(μm²)。表一提供了10k Hz之低頻訊號與100kHz之高頻訊號分別對一第一、第二、第三電容所量測出來的電容量測值，總共六個數據。表二則將上述六個電容量測值分別除以對應之電容面積，以表示出此六個電容量測值對應的單位面積電容量測值。另外，第3圖為表二中的六個單位面積電容量測值與第一、第二、第三電容之電容面積之關係圖，從圖中可知，利用100kHz之高頻訊號對第一電容測量出來的電容量測值有明顯產生roll-off的情形。

本發明利用10k Hz之低頻訊號對第三電容所測量出來的電容量測值除以第三電容之電容面積，可得到第三電容之單位面積電容量測值C¹，即1.1255×10^-5奈法拉/平方微米(nF/μm²)。

接著將上述以低頻(10k Hz)訊號所量測最小面積之電容值為基礎，計算出其單位面積的電容值C¹代入電容模型關係式中，詳細過程係陳述如下。

令電容模型關係式中之C _eq等於C¹乘上A _eff，並將由10k Hz之低頻訊號對第一電容測量之電容量測值與10k Hz分別作為C _T與ω，代入電容模型關係式中，以得到下列方程式：

同時也將由10k Hz之低頻訊號對第三電容測量之電容量測值與10k Hz分別作為C _T與ω，代入電容模型關係式中，以得到下列方程式：

由於A _o為500μm²，因此將式(4)與式(5)聯立求解，便可得到k之值，即1.61×10^-15歐姆(Ω)。

最後，在電容模型關係式中，仍令C _eq等於A _eff乘上C¹，且以100k Hz、第一電容之電容面積分別作為ω、A _eff與已知之A _o、k代入該電容模型關係式中，得到之C _T係作為第一電容校正值，即4.7655奈法拉，並藉此取代100k Hz之高頻訊號對第一電容所測量出來的電容量測值，即4.765452奈法拉。

至此即完成本發明之流程，但若有需要，更可繼續對由10k Hz之低頻訊號對第一、第二、第三電容所測量出來的電容量測值與由100k Hz之高頻訊號對第二、第三電容所測量出來的電容量測值進行取代。舉例來說，在電容模型關係式中，令C _eq等於A _eff乘上C¹，且以10k Hz、第一電容之電容面積分別作為ω、A _eff與已知之A _o、k代入電容模型關係式中，得到之C _T係作為第二電容校正值，即12.6609奈法拉，並藉此取代10k Hz之低頻訊號對第一電容所測量出來的電容量測值，即12.64991奈法拉。利用上述方式，同樣可對由10k Hz之低頻訊號與100k Hz之高頻訊號分別對第二、第三電容所測量出來的電容量測值進行取代，茲將所有取代後的電容量測值列於表三中。

由上述實施例可知，測量出來的DRAM之電容量測值不管有沒有出現roll-off的情形，皆可透過本發明所提供的電容模型關係式校正，以得到正確的電容量測值。如此一來，生產端對於有出現roll-off的情形的電容量測值之DRAM元件，可以利用本發明之校正方法對此電容量測值進行校正，以得到一電容校正值，若該電容校正值與原電容量測值近似，則可判斷是由於元件本身特性所造成，因此生產端就可以直接對此元件進行後續製程，若該電容校正值與原電容量測值相差太多，則可判斷是由於元件本身損壞所造成，因此生產端就可以直接對此元件進行報廢或維修，進而減少此元件在後續製程於成本上的消耗。

綜上所述，本發明在量測DRAM之電容值時，係利用一電容模型關係式對有出現roll-off的情形的電容量測值進行校正，以得到一電容校正值，使生產端可以比較上述電容量測值與電容校正值的關係，以對DRAM元件進行適當的處理，是一種相當實用的發明。

以上所述者，僅為本發明一較佳實施例而已，並非用來限定本發明實施之範圍，故舉凡依本發明申請專利範圍所述之形狀、構造、特徵及精神所為之均等變化與修飾，均應包括於本發明之申請專利範圍內。

10‧‧‧電容

12‧‧‧等效電容

14‧‧‧電阻

第1圖為本發明之方法流程圖。

第2圖為本發明之電容的等效電路圖。

第3圖為本發明之單位面積電容與電容面積的對應關係圖。

Claims

一種電容量測校正方法，其係利用由低頻訊號測量一第一電容以得到之第一電容量測值，與由該低頻訊號測量一電容面積較該第一電容小的第二電容，以得到之第二電容量測值，對由高頻訊號測量該第一電容以得到之第三電容量測值進行校正，該電容量測校正方法係包含下列步驟：利用該第二電容量測值與該第二電容之電容面積進行計算，以得到該第二電容之單位面積電容量測值；根據一電阻參數、電容量測值、等效電容值、等效電容面積、測量訊號之頻率值之電容模型關係式計算該單位面積電容量測值、該第一、第二電容量測值，以取得該電阻參數之數值，該電容模型關係式為，C _T為該電容量測值，C _eq為該等效電容值，k為該電阻參數之該數值，ω為量測訊號之頻率值，A _eff為該等效電容面積，A _o為一常數且代表被測電容與一量測器的接觸面積；以及根據該電容模型關係式計算該數值、該單位面積電容量測值與該高頻訊號之頻率值，以取得該第一電容之第一電容校正值，並藉此取代該第三電容量測值。
如申請專利範圍第1項所述之電容量測校正方法，其中該單位面積電容量測值係由該第二電容量測值除以該第二電容之電容面積而得之。
如申請專利範圍第1項所述之電容量測校正方法，其中該低、高頻訊號之頻率值分別為10k、100k赫茲。
如申請專利範圍第1項所述之電容量測校正方法，其中該第一、第二電容為動態隨機存取記憶體(DRAM)之電容。
如申請專利範圍第1項所述之電容量測校正方法，其中在得到該電阻參數之該數值之步驟中，係令C _eq等於A _eff乘上該單位面積電容量測值，且將該第一電容量測值、該低頻訊號之頻率值分別作為C _T、ω代入該電容模型關係式，以得到第一方程式，並將該第二電容量測值、該低頻訊號之頻率值分別作為C _T、ω代入該電容模型關係式，以得到第二方程式後，利用該第一、第二方程式計算出該電阻參數之該數值。
如申請專利範圍第1項所述之電容量測校正方法，其中該接觸面積為500平方微米。
如申請專利範圍第1項所述之電容量測校正方法，其中在得到該第一電容校正值之步驟中，係令C _eq等於A _eff乘上該單位面積電容量測值，且將該高頻訊號之頻率值、該第一電容之電容面積分別作為ω、A _eff代入該電容模型關係式，得到之C _T係作為該第一電容校正值。
如申請專利範圍第1項所述之電容量測校正方法，其中在該第一電容校正值被取代之步驟進行完後，係令C _eq等於A _eff乘上該單位面積電容量測值，且以該低頻訊號之頻率值、該第一電容之電容面積分別作為ω、A _eff代入該電容模型關係式中，以得到作為一第二電容校正值之C _T，並藉此取代該第一電容量測值。