TWI387107B

TWI387107B - 半導體裝置及其製造方法和橫向擴散金氧半電晶體及其製造方法

Info

Publication number: TWI387107B
Application number: TW98100910A
Authority: TW
Inventors: Hung Shern Tsai; Hui Ting Yang
Original assignee: Vanguard Int Semiconduct Corp
Priority date: 2009-01-12
Filing date: 2009-01-12
Publication date: 2013-02-21
Also published as: TW201027747A

Description

半導體裝置及其製造方法和橫向擴散金氧半電晶體及其製造方法

本發明係有關於一種半導體裝置及其製造方法，特別係有關於一種橫向擴散金氧半電晶體及其製造方法。

橫向擴散金氧半電晶體(lateral diffused metal-oxide-semiconductor transistor,以下簡稱LDMOS)因為與標準CMOS製程有很高的相容性，因此廣泛地被應用在例如直流-直流轉換器積體電路(DC-DC converter ICs)、用於液晶顯示器(LCD)或電漿顯示器(PDP)之顯示器驅動元件(display driver)等高電壓的電源管理元件(power management device)中。然而，當施加高電壓於LDMOS時，其無法維持低導通電阻(on resistance,Ron)，進而影響LDMOS的效能。

在習知技術中，會增加一道光罩，以於LDMOS的漂移區(drift region)進行一道表面離子植入步驟，以降低LDMOS的導通電阻。然而，上述額外的光罩會使製程成本大為增加，且會降低產率。

在此技術領域中，有需要一種半導體裝置的製造方法，其具有較低的導通電阻和較低的製程成本。

有鑑於此，本發明之一實施例係提供一種半導體裝置，包括一半導體基板，上述半導體基板具有一第一導電類型；一井區，形成於部分上述半導體基板中，上述井區具有相反於上述第一導電類型的一第二導電類型，其中上述井區於上述半導體基板中形成一界面；一絕緣區，從部分上述井區上方延伸至未形成上述井區的部分上述半導體基板上方；一第一摻雜區，位於上述井區中，其中部分上述第一摻雜區係直接位於部分上述絕緣區的下方，且上述第一摻雜區具有上述第一導電類型；一第二摻雜區，位於未形成上述井區的部分上述半導體基板中，其中整個上述第二摻雜區係直接位於部分上述絕緣區的下方，且上述第二摻雜區具有上述第一導電類型，且上述第一摻雜區和上述第二摻雜區為利用同一遮罩形成；一閘極，完全位於部分上述絕緣區上。

本發明之另一實施例係提供一種橫向擴散金氧半電晶體，包括一p型半導體基板；一n型井區，形成於部分上述p型半導體基板中，其中上述n型井區於上述p型半導體基板中形成一界面；一絕緣區，從部分上述n型井區上方延伸至未形成上述n型井區的部分上述p型半導體基板上方；一第一p型摻雜區，位於上述n型井區中，其中部分上述第一p型摻雜區係直接位於部分上述絕緣區的下方；一第二p型摻雜區，位於未形成上述n型井區的部分上述p型半導體基板中，其中整個上述第二p型摻雜區係直接位於部分上述絕緣區的下方，且上述第一p型摻雜區和上述第二p型摻雜區為利用同一遮罩形成；一閘極，完全位於部分上述絕緣區上。

本發明之又一實施例係提供一種半導體裝置的製造方法，包括提供一半導體基板，上述半導體基板具有一第一導電類型；形成一第一遮罩，以覆蓋部分上述半導體基板；進行一第一離子植入製程，以形成一井區，上述井區具有相反於上述第一導電類型的一第二導電類型，其中上述井區於上述半導體基板中形成一界面；移除上述第一遮罩；於部分上述半導體基板中形成一絕緣區，上述絕緣區從部分上述井區上方延伸至未形成上述井區的部分上述半導體基板上方；形成一第二遮罩，以覆蓋部分上述井區和未形成上述井區的部分上述半導體基板；進行一第二離子植入製程，於上述井區中形成一第一摻雜區，並於未形成上述井區的部分上述半導體基板中形成一第二摻雜區，其中部分上述第一摻雜區係直接位於部分上述絕緣區的下方，整個上述第二摻雜區係直接位於部分上述絕緣區的下方，且上述第一摻雜區和上述第二摻雜區具有上述第一導電類型；移除上述第二遮罩；於部分上述絕緣區上形成一閘極。

本發明之又另一實施例係提供一種橫向擴散金氧半電晶體的製造方法，包括提供一p型半導體基板；形成一第一遮罩，以覆蓋部分上述p型半導體基板；進行一第一離子植入製程，以形成一n型井區，其中上述n型井區於上述p型半導體基板中形成一界面；移除上述第一遮罩；於部分上述p型半導體基板中形成一絕緣區，上述絕緣區從部分上述n型井區上方延伸至未形成上述井區的部分上述p型半導體基板上方；形成一第二遮罩，以覆蓋部分上述n型井區和未形成上述n型井區的部分上述p型半導體基板；進行一第二離子植入製程，於上述n型井區中形成一第一p型摻雜區，並於未形成上述n型井區的部分上述p型半導體基板中形成一第二p型摻雜區，其中部分上述第一p型摻雜區係直接位於部分上述絕緣區的下方，整個上述第二p型摻雜區係直接位於部分上述絕緣區的下方；移除上述第二遮罩；於部分上述絕緣區上形成一閘極。

以下以各實施例詳細說明並伴隨著圖式說明之範例，做為本發明之參考依據。在圖式或說明書描述中，相似或相同之部分皆使用相同之圖號。且在圖式中，實施例之形狀或是厚度可擴大，並以簡化或是方便標示。再者，圖式中各元件之部分將以分別描述說明之，值得注意的是，圖中未繪示或描述之元件，為所屬技術領域中具有通常知識者所知的形式，另外，特定之實施例僅為揭示本發明使用之特定方式，其並非用以限定本發明。

第1至6圖為本發明一實施例之半導體裝置的製程剖面圖。本發明實施例之半導體裝置可為一p型橫向擴散金氧半電晶體(lateral diffused metal-oxide-semiconductor transistor,LDMOS)。如第1圖所示，首先，提供一半導體基板200。在本發明實施例中，半導體基板200可為絕緣層上覆矽(silicon on insulator,SOI)基板，其具有一埋藏氧化層202以及位於埋藏氧化層202上的一主動層204，其中主動層204可包括半導體材料的結晶層或磊晶層。一般而言，基板200的材料也可包括矽(silicon)、鍺(germanium)、鍺化矽(silicon germanium)等。半導體基板200可植入p型或n型不純物，以針對設計需要改變其導電類型。在本發明一實施例中，半導體基板200的導電類型為p型。

接著，請參考第2圖，可於半導體基板200上形成一圖案化光阻(圖未顯示)，定義出n型井區206的形成位置。接著，進行一第一離子植入製程，以於主動層204中導入例如鉮、磷或類似材料之n型摻質，以於半導體基板200的部分主動層204中形成一n型井區206。之後，移除上述圖案化光阻。在形成n型井區(n-well)206之後，可進行一高溫退火製程，以擴散n型井區(n-well)206的摻質。經過退火製程之後形成的n型井區206的底部係位於埋藏氧化層202與主動層204的界面上，且n型井區206於半導體基板200的主動層204中形成平行於半導體基板200法線方向的一界面210。在本發明一實施例中，井區206的導電類型可與半導體基板200的導電類型相反。在本發明實施例中，井區206可視為一n型井區(n-well)206，其中n型井區(n-well)206可做為本發明實施例之半導體裝置的通道井區，而未形成n型井區206的部分半導體基板200的主動層204可做為本發明實施例之半導體裝置的漂移區(drift region)。

然後，請參考第3圖，於部分半導體基板200的主動層204中形成一絕緣區208，絕緣區208從部分n型井區206上方延伸至未形成n型井區206的部分半導體基板200的主動層204上方。在本發明一實施例中，絕緣區208可視為場氧化物208。上述場氧化物208的形成方式可包括全面性形成例如氮化矽(SiN)的一遮罩層(圖未顯示)。接著，圖案化上述遮罩層，以形成複數個開口。然後，進行一區域氧化製程(local oxidation)，以於開口中形成絕緣區(場氧化物)208。之後，移除上述遮罩層。

在上述之實施例中，係於n型井區206形成之後形成絕緣區208。然而，也可利用不同的製程順序形成n型井區206和絕緣區208。舉例來說，在其他實施例中，可先形成絕緣區208，之後再形成n型井區206。

之後，請參考第4圖，可於半導體基板200上形成一圖案化光阻(圖未顯示)，定義出第一p型摻雜區212a和第二p型摻雜區212b的形成位置。接著，進行一第二離子植入製程，以導入例如硼、銦或類似材料的p型摻質，以於部分n型井區206中形成一第一p型摻雜區212a，並同時於未形成n型井區206的部分半導體基板200的主動層204中形成一第二p型摻雜區212b，其中部分第一p型摻雜區212a係直接位於部分絕緣區208的下方，整個第二p型摻雜區212b係直接位於部分絕緣區208的下方。另外，第一p型摻雜區212a和第二p型摻雜區212b分別與界面210隔開。在本發明一實施例中，第一p型摻雜區212a可視為延伸源極摻雜區(extended source region)212a。而位於本發明實施例之半導體裝置的漂移區(drift region)(即為未形成n型井區206的部分半導體基板200的主動層204的區域)之第二p型摻雜區212b的摻質濃度係大於該p型半導體基板的摻質濃度，因此第二p型摻雜區212b可降低本發明實施例之半導體裝置的導通電阻(on resistance,Ron)。在本發明一實施例中，第二離子植入製程可包括複數道(例如兩至三道)不同能量的離子植入步驟，上述每一個離子植入步驟的能量可介於30KeV至400KeV之間。因此，第一p型摻雜區212a和第二p型摻雜區212b可分別為多道離子植入而形成。之後，移除上述圖案化光阻。

接著，請參考第5圖，於部分絕緣區208上形成一閘極214。閘極214可為多晶矽(polysilicon)、非晶矽(amorphous silicon)、摻雜多晶矽(doped polysilicon)、鍺(polysilicon-germanium)、金屬(metal)或其組合，可利用化學氣相沉積(CVD)或濺鍍(sputtering)等方式全面性形成一閘極層(圖未顯示)。接著，圖案化上述閘極層，以於部分絕緣區208上形成閘極214，其中閘極214的部分區域係位於界面210正上方，且部分第一p型摻雜區212a和部分第二p型摻雜區212b係位於閘極214的正下方。而絕緣區208可做為本發明實施例之半導體裝置的閘極介電質208。

然後，請參考第6圖，可於半導體基板200上形成一圖案化光阻(圖未顯示)，定義出p型重摻雜(P+)區域218和222的形成位置。再進行一第三離子植入製程，以導入例如硼、銦或類似材料的p型摻質，分別於該第一p型摻雜區212a中形成一p型重摻雜(P+)區域218，於n型井區206中形成一p型重摻雜(P+)區域222，其中p型重摻雜(P+)區域218可視為本發明實施例之半導體裝置的源極區218(source region)，而p型重摻雜(P+)區域222可視為n型井區206的接觸區域222(也可視為n型井區206的接線區域222(pickup region))。之後，移除上述圖案化光阻。然後，可再於半導體基板200上形成一圖案化光阻(圖未顯示)，定義出n型重摻雜(N+)區域220的形成位置，然後進行一第四離子植入製程，以導入例如鉮、磷或類似材料之n型摻質，以於未形成n型井區206的部分半導體基板200的主動層204中形成一n型重摻雜(N+)區域220，其中n型重摻雜(N+)區域220可視為本發明實施例之半導體裝置的汲極區220(drain region)。之後，移除上述圖案化光阻。

在上述之實施例中，係於源極區218和接觸區域222形成之後形成汲極區220。然而，第三離子植入製程與第四離子植入製程的製程順序可以互換。舉例來說，在其他實施例中，可先形成汲極區220，之後再形成源極區218和接觸區域222。

如第6圖所示，源極區218、接觸區域222和汲極區220係從半導體基板200的表面延伸至半導體基板200中，源極區218和汲極區220係鄰接於絕緣區208。經過上述製程之後，形成本發明實施例之半導體裝置500。

本發明實施例之半導體裝置500可視為一p型橫向擴散金氧半電晶體(LDMOS)。上述半導體裝置500，係利用同一遮罩形成第一p型摻雜區212a和第二p型摻雜區212b，可在形成延伸源極摻雜區(extended source region)的同時降低半導體裝置500導通電阻(on resistance,Ron)。相較於習知製程，本發明實施例之半導體裝置500不須額外的光罩，即可達到降低導通電阻(Ron)的目的。因而可以降低製程成本。

雖然本發明實施例係顯示一p型橫向擴散金氧半電晶體(LDMOS)的形成方式，熟於此技術之人士可應用本發明的概念形成n型LDMOS，其中半導體基板200、井區206、第一p型摻雜區212a、第二p型摻雜區212b以及p型重摻雜區218才222以及n型重摻雜區220等為相反的導電類型。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定為準。

200．．．半導體基板

202．．．埋藏氧化層

204．．．主動層

206．．．井區

208．．．絕緣區

210．．．界面

212a．．．第一p型摻雜區

212b．．．第二p型摻雜區

214．．．閘極

218．．．p型重摻雜區

220．．．n型重摻雜區

222．．．p型重摻雜區

500．．．半導體裝置

第1至6圖為本發明一實施例之半導體裝置的製程剖面圖。

200‧‧‧半導體基板

202‧‧‧埋藏氧化層

204‧‧‧主動層

206‧‧‧井區

208‧‧‧絕緣區

210‧‧‧界面

212a‧‧‧第一p型摻雜區

212b‧‧‧第二p型摻雜區

214‧‧‧閘極

218‧‧‧p型重摻雜區

220‧‧‧n型重摻雜區

222‧‧‧p型重摻雜區

Claims

一種半導體裝置，包括：一半導體基板，該半導體基板具有一第一導電類型；一井區，形成於部分該半導體基板中，該井區具有相反於該第一導電類型的一第二導電類型，其中該井區於該半導體基板中形成一界面；一絕緣區，從部分該井區上方延伸至未形成該井區的部分該半導體基板上方；一第一摻雜區，位於該井區中，其中部分該第一摻雜區係直接位於部分該絕緣區的下方，且該第一摻雜區具有該第一導電類型；一第二摻雜區，位於未形成該井區的部分該半導體基板中，其中整個該第二摻雜區係直接位於部分該絕緣區的下方，且該第二摻雜區具有該第一導電類型，且該第一摻雜區和該第二摻雜區為利用同一遮罩形成；以及一閘極，完全位於部分該絕緣區上。
如申請專利範圍第1項所述之半導體裝置，其中該閘極的部分區域係位於該界面上方。
如申請專利範圍第1項所述之半導體裝置，其中部分該第一摻雜區和部分該第二摻雜區係位於該閘極的下方。
如申請專利範圍第1項所述之半導體裝置，其中該第一摻雜區和該第二摻雜區分別與該界面隔開。
如申請專利範圍第1項所述之半導體裝置，更包括一源極區，位於該第一摻雜區中，且鄰接於該絕緣區。
如申請專利範圍第1項所述之半導體裝置，更包括一汲極區，位於未形成該井區的部分該半導體基板中，且鄰接於該絕緣區。
如申請專利範圍第1項所述之半導體裝置，其中該第一導電類型為p型，該第二導電類型為n型。
如申請專利範圍第1項所述之半導體裝置，其中該第一導電類型為n型，該第二導電類型為p型。
如申請專利範圍第1項所述之半導體裝置，更包括一埋藏氧化層，其位於該半導體基板中，且位於該井區下方。
如申請專利範圍第1項所述之半導體裝置，其中該第二摻雜區的摻質濃度大於該半導體基板的摻質濃度。
一種橫向擴散金氧半電晶體，包括：一p型半導體基板；一n型井區，形成於部分該p型半導體基板中，其中該n型井區於該p型半導體基板中形成一界面；一絕緣區，從部分該n型井區上方延伸至未形成該n型井區的部分該p型半導體基板上方；一第一p型摻雜區，位於該n型井區中，其中部分該第一p型摻雜區係直接位於部分該絕緣區的下方；一第二p型摻雜區，位於未形成該n型井區的部分該p型半導體基板中，其中整個該第二p型摻雜區係直接位於部分該絕緣區的下方，且該第一p型摻雜區和該第二p型摻雜區為利用同一遮罩形成；以及一閘極，完全位於部分該絕緣區上。
如申請專利範圍第11項所述之橫向擴散金氧半電晶體，其中該閘極的部分區域係位於該界面上方。
如申請專利範圍第11項所述之橫向擴散金氧半電晶體，其中部分該第一p型摻雜區和部分該第二p型摻雜區係位於該閘極的下方。
如申請專利範圍第11項所述之橫向擴散金氧半電晶體，其中該第一p型摻雜區和該第二p型摻雜區分別與該界面隔開。
如申請專利範圍第11項所述之橫向擴散金氧半電晶體，更包括一源極區，位於該第一p型摻雜區中，且鄰接於該絕緣區。
如申請專利範圍第11項所述之橫向擴散金氧半電晶體，更包括一汲極區，位於未形成該n型井區的部分該半導體基板中，且鄰接於該絕緣區。
如申請專利範圍第11項所述之橫向擴散金氧半電晶體，更包括一埋藏氧化層，其位於該p型半導體基板中，且位於該n型井區下方。
如申請專利範圍第11項所述之橫向擴散金氧半電晶體，其中該第二p型摻雜區的摻質濃度大於該p型半導體基板的摻質濃度。
一種半導體裝置的製造方法，包括下列步驟；提供一半導體基板，該半導體基板具有一第一導電類型；形成一第一遮罩，以覆蓋部分該半導體基板；進行一第一離子植入製程，以形成一井區，該井區具有相反於該第一導電類型的一第二導電類型，其中該井區於該半導體基板中形成一界面；移除該第一遮罩；於部分該半導體基板中形成一絕緣區，該絕緣區從部分該井區上方延伸至未形成該井區的部分該半導體基板上方；形成一第二遮罩，以覆蓋部分該井區和未形成該井區的部分該半導體基板；進行一第二離子植入製程，於該井區中形成一第一摻雜區，並於未形成該井區的部分該半導體基板中形成一第二摻雜區，其中部分該第一摻雜區係直接位於部分該絕緣區的下方，整個該第二摻雜區係直接位於部分該絕緣區的下方，且該第一摻雜區和該第二摻雜區具有該第一導電類型；移除該第二遮罩；以及於部分該絕緣區上形成一閘極。
如申請專利範圍第1項所述之半導體裝置的製造方法，其中該閘極的部分區域係位於該界面上方。
如申請專利範圍第1項所述之半導體裝置的製造方法，其中部分該第一摻雜區和部分該第二摻雜區係位於該閘極的下方。
如申請專利範圍第1項所述之半導體裝置的製造方法，其中該第一摻雜區和該第二摻雜區分別與該界面隔開。
如申請專利範圍第1項所述之半導體裝置的製造方法，更包括於該第一摻雜區中形成一源極區，該源極區係鄰接於該絕緣區。
如申請專利範圍第1項所述之半導體裝置的製造方法，更包括於未形成該井區的部分該半導體基板中形成一汲極區，該汲極區係鄰接於該絕緣區。
如申請專利範圍第1項所述之半導體裝置的製造方法，其中該第一導電類型為p型，該第二導電類型為n型。
如申請專利範圍第1項所述之半導體裝置的製造方法，其中該第一導電類型為n型，該第二導電類型為p型。
如申請專利範圍第1項所述之半導體裝置的製造方法，更包括位於該半導體基板中形成一埋藏氧化層，且該埋藏氧化層係位於該井區下方。
如申請專利範圍第1項所述之半導體裝置的製造方法，其中該第二摻雜區的摻質濃度大於該半導體基板的摻質濃度。
一種橫向擴散金氧半電晶體的製造方法，包括下列步驟：提供一p型半導體基板；形成一第一遮罩，以覆蓋部分該p型半導體基板；進行一第一離子植入製程，以形成一n型井區，其中該n型井區於該p型半導體基板中形成一界面；移除該第一遮罩；於部分該p型半導體基板中形成一絕緣區，該絕緣區從部分該n型井區上方延伸至未形成該井區的部分該p型半導體基板上方；形成一第二遮罩，以覆蓋部分該n型井區和未形成該n型井區的部分該p型半導體基板；進行一第二離子植入製程，於該n型井區中形成一第一p型摻雜區，並於未形成該n型井區的部分該p型半導體基板中形成一第二p型摻雜區，其中部分該第一p型摻雜區係直接位於部分該絕緣區的下方，整個該第二p型摻雜區係直接位於部分該絕緣區的下方；移除該第二遮罩；以及於部分該絕緣區上形成一閘極。
如申請專利範圍第29項所述之橫向擴散金氧半電晶體的製造方法，其中該閘極的部分區域係位於該界面上方。
如申請專利範圍第29項所述之橫向擴散金氧半電晶體的製造方法，其中部分該第一p型摻雜區和部分該第二p型摻雜區係位於該閘極的下方。
如申請專利範圍第29項所述之橫向擴散金氧半電晶體的製造方法，其中該第一p型摻雜區和該第二p型摻雜區分別與該界面隔開。
如申請專利範圍第29項所述之橫向擴散金氧半電晶體的製造方法，更包括於該第一p型摻雜區中形成一源極區，該源極區係鄰接於該絕緣區。
如申請專利範圍第29項所述之橫向擴散金氧半電晶體的製造方法，更包括於未形成該n型井區的部分該半導體基板中形成一汲極區，該汲極區域鄰接於該絕緣區。
如申請專利範圍第29項所述之橫向擴散金氧半電晶體的製造方法，更包括於該p型半導體基板中形成一埋藏氧化層，該埋藏氧化層係位於該n型井區下方。
如申請專利範圍第29項所述之橫向擴散金氧半電晶體的製造方法，其中該第二p型摻雜區的摻質濃度大於該p型半導體基板的摻質濃度。