TWI374350B - Serial bus clock frequency calibration system and method - Google Patents

Description

1374350 » 九、發明說明： . 【發明所屬之技術領域】 本發明係關於一種序列匯流排時脈頻率校準系統及其方法’ v 特別是指一種序列匯流排時脈頻率校準系統及其方法，用於提昇 序列匯流排主機與裝置之間傳輸資料時的時脈頻率精確度（Clock Frequency Revolution) ° 【先前技術】 ® 目前，常用於連接外部周邊設備的高速序列匯流排(Serialbus) 傳輸架構包括像是通用性串列匯流排（Universe Serial Bus，USB ) 或IEEE1394。如以USB介面資料傳輸架構為例，一般主機(Host) 利用USB控制晶片可使一個USB埠（Port)同時串接數種所需的周 邊設備如鍵盤、滑鼠、搖桿、讀卡機、隨身碟、數位相機或掃瞄 器等，以簡化外部周邊設備與該主機的連線，故最多可同時支援 127個周邊設備，並支援隨插即用（P丨ug_and_play)，可在不關閉電 源情況下作熱插入(Hot plugging)並可偵測到新增硬體。目前USB • 規格已發展到2.0版，可提供高達480Mbps之資料傳輸速率，且 依據USB規格要求，微訊框計時範園（Microframe timer range)必 須是從59904到60096的高速位元，才能大幅度提昇頻寬並玄 更多資訊傳輸封包。 ^ 如第1圖所示，即顯示一種習知USB介面資料傳輸架構， 其中包括一 USB主機1〇及一 USB裝置12透過兩者之USB介 面相互連接並進行USB訊號傳輸；惟，USB介面要求的傳輸訊 號頻率的精確度要很高，因此在第丨圖之USB裝置12中之usb 5 1374350 控制晶片中使用一外部石英振盪元件M來產生時脈（clock)頻 率作為其工作頻率，但使用外部石英振蘯元件不僅成本較高’ 且與USB主機10傳來的USB訊號相比’此工作頻率可能存在 頻率誤差的問題。 又如第2圖所示，為中華民國發明專利公開號第200719154 號（下稱’154號公開專利說明書）所揭之另一種習知USB介面 資料傳輸架構，其包括一 USB主機20及一 USB裝置24之間 進行USB訊號傳輪。於’ 154號公開專利說明書第2圖所揭之 USB裝置中’需額外使用一頻率信號源（請參考’154號公開專 利說明書第7圖所揭之參考時脈產生電路132)依據輸出修正， 作為一參考時脈信號，再經由一頻率合成器（請參考’154號公開 專利說明書第7圖所揭之一鎖相迴路(PLL)134)依據該參考時 脈信號以校正其工作頻率，惟此設計過於複雜’有元件成本過 高的問題，且利用參考時脈產生電路來產生頻率信號源以校正 其工作頻率，對USB傳輸訊號而言，仍存在頻率不精確的問題。 【發明内容】 為解決前述習知技術的問題’本發明之一主要目的在於提供 一種序列匯流排時脈頻率校準系統及其方法，係整合了具不同頻 率調控範圍之兩階段時脈頻率精確度校正’包括··先用S〇F(Start 之操作時脈頻率 號作參考時脈頻 of frame)訊號作為粗調（Coarse Tuning) USB 裝置 的初步參考，以及接下來再利用該USB輸入訊 6 率’來持續微調(Fine Timing) USB裝置之操作時脈頻率，進而獲 取最佳的頻率精確度（Clock Frequency Revolution)。 同時，本發明之另一目的在於提供一種序列匯流排時脈頻率 校準系統及其方法，其中利用第一頻率調整裝置及第二頻率調整 裝置共用同一振盪器，以執行該兩階段時脈頻率精確度校正，故 能大幅簡化系統設計’使元件成本降低。 為達上述發明目的，本發明提供一種序列匯流排時脈頻率校 準系統用妗接收一 USB主機傳來的USB輸入訊號’且該USB輪 入訊號具有至少一 s〇F週期訊號及一參考時脈頻率，且該序列匯 流排時脈頻率校準系統包括：一第一頻率調整裝置、一振盪器及 /第二頻率調整裝置，其中當該序列匯流排時脈頻率校準系統操 作時，振盪器輸出不同時脈頻率予該第一頻率調整裝置及第二頻 率調整裝置以分別進行兩階段時脈頻率精確度校正。 該第/頻率調整裝置基於S〇F週期訊號及振盈器輸出之時脈 頻率，產生一第一控制訊號來設定一第一階頻率調控範圍，藉以 持續調整振盪器輸出的時脈頻率，直到獲得一符合s〇F週期訊號 之間隔時間之第一時脈頻率，以及同時產生一第二控制訊號。實 質上，該第一頻率調整裝置疋與振盪器組成一第一階頻率獲取迴 路以更改或維持振盪器輸出之時脈頻率。 該第二頻率調整裝置基於第二控制訊號的致能及參考時脈頻 率的相位或波形邊緣，產生一第三控制訊號來設定一第二階頻率 調控範園，藉以持續調整該振盪器輸出之時脈頻率，直到獲得— 趨近於前述參考時脈頻率之第二時脈頻率。實質上，該第二頻 率調整裝置是與此振盪器組成一第二階頻率獲取迴路以更改 戒維持振盪器輸出之時脈頻率，且該第二階頻率獲取迴路為— 1374350 種鎖相迴路或鎖頻迴路。 此外， 準方法，包括

下列步驟： 自一 L

一控制訊號更改或維持該振盪器輸出時脈頻率，直到獲取一符 此外，本發明提供一種序列匯流排時脈頻率校 • 合S〇F週期訊號之間隔時間之第一時脈頻率，並同時產生一第 二控制訊號；以及 第一頻率調整裝置基於第二控制訊號的致能，依據前述 參考時脈頻率與該振盪器輸出之時脈頻率兩者之間的相位差 或波形邊緣差’產生一第三控制訊號更改或維持該振盈器輸出 之時脈頻率，直到獲取一符合前述參考時脈頻率之第二時脈頻 率。 【實施方式】 •以下將參照所附圖式詳細說明本發明之技術内容。 請參专第3圖，係顯示一種依據本發明之較佳實施例之功 能方塊圖’其令揭示一UBS (Universe SerialBus，USB)主機30 及一 USB裝置32之間進行USB介面訊號傳輸，其中該USB 裝置32(如USB集線器（Hub))設有一序列匯流排時脈頻率校準系 統36 ’係依據該USB裝置32接收到的前述USB主機傳來的USB 輸入訊號，對該USB裝置32之操作時脈頻率整合了具不同調控 範圍之兩階段時脈頻率精確度校正，其中包括：第一階段頻率精 確度校正’疋利用該USB輸入訊號中的s〇F(Start of frame)訊號 8 1374350 為一種週期訊號，來作為粗調(Coarse Tuning) USB裝置32之操 作時脈頻率的初步參考，以及接下來的第二階段頻率精確度校正 是利用該USB輸入訊號本身的頻率作為一參考時脈頻率，來持 續微調（Fine Tuning) USB裝置32之操作時脈頻率，使其趨近於 USB輸入訊號之頻率，藉此獲取最佳的頻率精確度（cl〇ck Frequency Revolution) 〇 請進一步參考第4圖，係顯示本發明之序列匯流排時脈頻率 校準系統36，其主要結構包括：一第一頻率調整裝置40、一振盈 # 器42及一第二頻率調整裝置46’其中當該序列匯流排時脈頻率 校準系統36操作時’振盪器42輸出不同時脈頻率予該第一頻率 調整裝置4〇及第二頻率調整裝置46。一旦有USB輸入訊號進 入該序列匯流排時脈頻率校準系統36時，該第一頻率調整裝置 40與第二頻率調整裝置46係同時接收該USB輸入訊號以分別 對振盪器42的時脈頻率輸出進行兩階段的頻率精確度校正。 該第一頻率調整裝置40進一步具有一週期訊號偵測單元 (Periodic signal Detector)402、一間隔計數器（intervai Counter) 鲁 406及一頻率錯誤摘測單元（Frequency Error Detector)408，其 中該週期訊號偵測單元402用於偵測該USB輸入訊號中S0F週 期訊號之資料格式的出現。該間隔計數器406係利用該振靈器 42傳來之時脈頻率來計數在該S0F週期訊號之單一或數個間 隔時間（Single or Multiple Interval)中的週期數目，以獲得一工 作計數值。該頻率錯誤偵測單元408，將前述工作計數值與一 預設的S0F間隔時間計數目標值進行比對，判斷比對結果是否 符合或接近，並依不同比對結果產生不同準位的第一控制訊號 予該振盪器42,在同時產生不同準位之第二控制訊號予第二頻 9 1374350 率調整裝置46。藉由不同準位的第一控制訊號持續調控振堡器 2輸出的時脈頻率大小，再將此改變過的時脈頻率傳回該第一 料調整裝置4〇作相同處理，以此類推直到振心42逐〆渐輸 出一符合SOF週期訊號之間隔時間的第一時脈頻率為止，。

舉例而言，當該頻率錯誤偵測單元4〇8判斷出工作計數值 與預設目標值不同時，代表該振堡器42傳來之時脈頻率是高 於或低於SQF週期訊號之間隔時間，該頻率錯誤制單元⑽ 會藉由更改第-控制訊號輸出之準位，改變該振傳來 之時脈頻率大小並再將此改變後的時脈頻率傳回該第一頻率 調整裝置40處理’且同時維持第二控制訊號之一不會致能第 二頻率調整裝置46之準位；反之’當該頻率錯誤_單元彻 判斷出工作計數值與預設目標值相同時，代表該振盈器C傳 來之時脈頻率被校正成一接近或相同力s〇f週期訊號之間隔 時間之第-時脈頻率（即完成第—階段頻率精確度校正），此時該 頻率錯誤偵測單元·會固定第一控制訊號輸出之準位，以維 持該振盈器42傳回之第一時脈頻率’且同時更改第二控制訊 號輸出之準位以致能第二頻率調整裝置46。 因此，如第4及5圖所示’實質上第一頻率調整裝置4〇 與振虚器42是組成了 —第―階頻率獲取迴路⑻加卿 Frequency Aquistion Loop)5〇，該迴路5〇是依據第―頻率調整 裝置40發出之第-控制訊號來設定振盈器^之—第一頻率調 控範圍，以校準減器42輸出之時脈頻率大小。於本實施例 中’該第-控制訊號實質上是包括了一組可改變準位的數位切 換訊號BCS[G]〜BCS[N](見第7A及7B圖）如Μ調控㈣器Μ 的控制參數所組成。當該頻率錯誤_單元4G8@定或更改第 1374350 一控制訊號輸出之準位時，即是代表其維持該等數位切換訊號 BCS[0]〜BCS[N]之輸出準位不變，或改變至少其中一數位切換 訊號BCS[0]〜BCS[N]之輸出準位，以設定振盪器42之一第一 頻率調控範圍。 再請參考第4圖，於本實施例中，該第二頻率調整裝置46 包括一相位偵測單元（Phase Detector，PD)462(或為一頻率偵測 單元（Frequency Detector，FD))、迴路遽波器（Loop Filter)466 及 除頻器（Frequency Divider)468，其中該相位偵測單元462，受 • 到前述第二頻率調整裝置40傳來的第二控制訊號之致能，將該 USB輸入訊號本身的頻率作為一參考時脈頻率，並比較該參考 時脈頻率與該振盪器42傳來之時脈頻率（或除頻器468傳來之 經分頻的時脈頻率）兩者之間的相位差或波形邊緣差（Phase or Edge difference)，以產生一向上指示訊號或一向下指示訊號予 迴路濾波器466，以表示振盪器42傳來之時脈頻率對應於該參 考時脈頻率是過快或過慢。於本實施例中，該迴路濾波器可為 一低通濾波器（Low pass Filter) ’用於累積（Accumulate)該向上或 φ 向下指示訊號之相位並據此產生不同準位之第三控制訊號來 持續調整該振盪器42輸出之時脈頻率大小並再將該調整後的 時脈頻率傳回第二頻率調整裝置46作相同處理，以此類推直 到振盪器42是輸出一趨近於前述參考時脈頻率之第二時脈頻 率為止，才固定第三控制訊號之準位以維持該振盪器42輸出 之第二時脈頻率》於本實施例中，該第三控制訊號可為一類比 的電壓訊號（Vc)。該除頻器468可為一整數或分數分頻器 (Interger or Fractional Divider)，用於接收該振盪器42傳來的 時脈頻率，並產生分頻的時脈頻率予該相位偵測單元462。於 11 1374350 本發明之其他實施例中，可依實際需要，該第二頻率調整_ 46進一步具有一充電幫浦（Charge Pump)(未顯示）連接於相位{貞 測單元462與迴路濾波器466之間，並依據該相位偵測單元 之向上或向下指示訊號，產生電流對迴路濾波器466進行充電。 由前述可知，如第4及6圖所示，實質上該第二頻率調整 裝置46亦與同一振盪器42是組成了一第二階頻率獲取迴路 (Secondary-stage Frequency Aquistion Loop)60 » 且為一種鎖相 迴路（Phase Lock Loop)或鎖頻迴路（Frequency Lock Loop) » 當 φ 第一階段頻率校準完成並獲取第一時脈頻率後，同時第二階頻 率獲取迴路60之相位偵測單元462會被第二控制訊號致能， 開始是以振盪器42輸出之第一時脈頻率為基礎持續作校準， 並使迴路濾波器466發出第三控制訊號來設定振盪器42之不 同的第二頻率調控範圍，直到振盪器42輸出一趨近於前述參 考時脈頻率之第二時脈頻率為止，才固定該第二時脈頻率，其 中第一頻率調控範圍是大於第二頻率調控範圍，因為先由第一 階頻率獲取迴路50執行一頻率粗調，再由組成的第二階頻率 φ 獲取迴路60執行一頻率微調，來獲取最佳的頻率精確度。因為 本發明是第一頻率調整裝置40與第一頻率調整裝置46共享同 一振盈器42之輸出頻率’而且第一階頻率獲取迴路60可使用 一既有的鎖相迴路或鎖頻迴路，所以元件成本低。 s青進一步參考第4及7Α圖，為依據本發明之振堡器42的一 實施例，其中該振盪器42可為一種電感-電容壓控振盪器（1^ Votlage-controlled Oscillator，LC-VC0)，主要包括：至少一輸出端

Out用於輸出時脈頻率、一調控端In用於接收該第三控制訊號 Vc、NM0S元件94及95、NM0S元件96、兩個電感9〇, 91分設 12 1374350 於輸出端Out兩侧、兩個可變電容92, 93及兩組電容組（Capacitor Banks)910, 920。由於電感-電容振盪器的差動特性，其中一電容組 920具有與另一電容組910相同之功能，該兩組電容組910，920 分別連接於該振盪器42之輸出端Out之兩相對側，且每一電容組 910, 920是由N+1個大小相同或不相同之電容911，922所組成； 惟在其他實施例中，本發明之電感-電容振盪器42並不只限兩組 電容組，而是可設多組電容組在輸出端Out的每一側，以增加不 同的頻率調控範圍，且每一電容組910, 920的大小可設計成加權 二進位或加權一元運算（Binary weighted or Unary weighted)。且每 一電容911，912連接一切換開關（Switch) 913, 923,該切換開關913, 923可由MOS元件構成。由於一般的電感-電容振盪器提供的可調 控頻率範圍相當狭小，但為了對應處理過程、電壓及温度的變化， 本發明利用數位控制訊號控制該等電容組910, 920來擴大此電感_ 電容振盪器42的第一頻率調控範圍，因此利用該第一頻率調整裝 置40之頻率錯誤偵測單元408傳來的第一控制訊號所包含的一組 數位切換訊號BCS[0]〜BCS[N]的不同準位變化來開啟或關閉該等 切換開關913, 923，即可變化該振盪器42輸出之時脈頻率大小， 藉此可提供不同的第一頻率調控範圍。同時，該兩個可變電容92, 93分別連接該調控端in的兩側，依據該第一頻率調整裝置4〇傳 來之第三控制訊號Vc的電壓大小，改變該兩個可變電容92, 93之 電容值，即可進一步微調該振盪器42輸出之時脈頻率，藉此可提 供一第二頻率調控範圍。前述電容組910，920與可變電容92, 93 皆可使用各種類型的電容來加以實施。例如，電容組91〇，920可 使用金屬-絕緣體-金屬（Metal-insulator-metal，MIM)型電容，或可 變電容92, 93亦可以是一種pm〇S或CMOS元件或是再分成數個 13 1374350 較小的電容來細化微調控制。 但眾所周知，理想的電感-電容振盪器（LC-VCO)是可以1/(2 氺π*Ά*(：))的頻率來振盪，但由於受到電感的阻抗或基材耗損 等緣故，儲存於電感與電容之能源容易消散，使振盪停止。因此 本發明利用交叉耦合的NMOS元件94及95供應能源，其作用如 同對電感與電容之作動提供負阻抗。該NMOS元件96用於設置一 預設電流源。 請進一步參考第4及7Β圖之本發明的振盪器42之另一實 φ 施例，與第7Α圖所示之振盪器42的功能與作動原理皆相似， 只不過採用的電子元件不同。例如其中一電容組100, 101之任 一電容1010為一 PMOS元件，而該調控端之其中一側連接的 一可變電容1020亦為一 PMOS元件。 此外，如第8圖所示，本發明提供一種序列匯流排時脈頻 率校準方法，其中配合參考第4圖之序列匯流排時脈頻率校準系 統36之各元件，該方法包括下列步驟： 步驟S800, USB裝置啟動或重新開機，使USB裝置接收一 φ USB主機傳來的USB輸入訊號，且該USB輸入訊號具有至少一 SOF週期訊號及一參考時脈頻率； 步驟S810,利用第一頻率調整裝置之週期訊號偵測單元來 偵測該USB輸入訊號中的SOF週期訊號； 步驟S820,利用第一頻率調整裝置之間隔計數器，依據振 盪器（VCO)輸出之不同時脈頻率計數出該SOF週期訊號之間隔 時間，以產生一工作計數值； 步驟S830,利用第一頻率調整裝置之頻率錯誤偵測單元， 將工作計數值與步驟S832中預設的SOF間隔時間計數目標值 ⑸ 4350 作比對，依據該兩者比對結果，判斷是否有頻率錯誤出現，並 據此產生第一控制訊號予振蓋器，以及產生第二控制訊號予第 二頻率調整裝置。如果有，則進行步驟S834 ;如果沒有，則則 進行步驟S840 ; 步驟S834,當工作計數值與預設目標值不同時，代表有頻 率錯誤出現，則更改第一控制訊號之輸出準位來設定一第一階 段頻率調控範圍，對該振盪器輸出之時脈頻率進行第一階段頻 率校準，且固定第二控制訊號之輸出準位以不致能第二頻率調 • 整裝置； 步驟S840’當工作計數值與預設目標值相同時，代表沒有 頻率錯誤出現，即是自振盪器（VC0)獲取一符合週期訊號之間 隔時間之第一時脈頻率，則固定第一控制訊號之輸出準位以維 持該振盪器輸出之第一時脈頻率，且同時改變第二控制訊號的 輸出準位以致能第二頻率調整裝置。實質上，本方法是先利用 前述該第一頻率調整裝置與振盪器組成一第一階頻率獲取迴 路，並依據第一控制訊號設定振盈器之第一頻率調控範圍（頻率 • 粗調）以更改或維持振盪器輸出之時脈頻率，因此如果振盪器 (vco)輸出之時脈頻率不符合週期訊號之間隔時間則會在步 驟S820, S830，S834之間形成一迴圈，直到獲取到第一時脈頻 率為止； 步驟S850’利用第二控制訊號致能第二頻率調整裝置之相 位偵測單元； 步驟S860 ’相位偵測單元開始判斷前述參考時脈頻率與該 振蓋器（VCO)輸出之時脈頻率兩者之間的相位差或波形邊緣差 是否相同’並據此使迴路濾波器產生一第三控制訊號予該振盪 15

器（VCO)以更故或维持該振I 否，則進行步驟S862.如 。11出之第一時脈頻率。如果 步驟S862,改變第三進行步驟 之一不同的第二頻率調控、5 '之輪出準位以設疋該振盈器 脈頻率，即對該振盪器輪出圍更改或維持該振盪器輸出之時 校準（頻率微調），並再將之第一時脈頻率進行第二階段頻率 裝置，其中第一頻率調抑、準後之時脈頻率傳回第二頻率調整 上，本發明是利用該第_ /於第二頻率調控範圍。實質 階頻率獲取迴路並受第”調整裝置與此振蓋器組成一第二 執行第二頻率調控範圍，^制訊號的致能，依據第三控制訊號 率不符合參考時脈頻率，則此如果振盪器（VCO)輸出之時脈頻 成—迴圈，直到最後如步驟=直在步驟S860及S862之間形 符合前述參考時脈頻率少 所示，自振盪器（vco)獲取一 .<第二時脈頻率。 由則述可知，本發明之 屬半。 法’為該USB裝置之握h職流排時脈頻率校準系統及其方 、置之操作時脈頻率的初步參考，以及接下來再利用該USb輸入 訊就本身作參考時脈頻率，來持續微調USB裝置之操作時脈頻 率’故能獲取最佳的頻率精確度。同時，因為本發明之序列匯流 排時脈頻率校準系統利用第一頻率調整裝置及第二頻率調整裝 置共用同一振盪器，以執行兩階段時脈頻率精確度校正，故能大 鴨簡化系統設計，使元件成本降低。 综上所述，本發明符合發明專利要件，爱依法提出專利申 請。惟以上所述者僅為本發明之較佳實施例，舉凡熟悉此項技 藝之人士，在爰依本發明精神架構下所做之等效修飾或變化， 1374350 皆應包含於以下之申請專利範圍内。 【圖式簡單說明】 第1圖係為一架構簡圖以顯示習知USB主機與USB裝置 之間的USB介面資料傳輸。 第2圖係為一架構簡圖以顯示另一種習知USB主機與USB 裝置之間的USB介面資料傳輸。 第3圖係為一架構簡圖以顯示依據本發明之USB主機與 USB裝置之間的USB介面資料傳輸。 第4圖係為一功能方塊圖以顯示依據本發明之序列匯流排 時脈頻率校準系統之架構。 第5圖係為一功能方塊圖以顯示依據本發明之序列匯流排 時脈頻率校準系統之第一階頻率獲取迴路。 第6圖係為一功能方塊圖以顯示依據本發明之序列匯流排 時脈頻率校準系統之第二階頻率獲取迴路。 第7A圖係為一功能方塊圖以顯示依據本發明之一較佳實 施例之序列匯流排時脈頻率校準系統之振盪器之電路。 第7B圖係為一功能方塊圖以顯示依據本發明之另一較佳 實施例之序列匯流排時脈頻率校準系統之振盪器之電路。 第8圖係為一流程圖以顯示依據本發明之序列匯流排時脈 頻率校準方法之步驟。 【主要元件符號說明】 30 USB主機 32 USB裝置 36 序列匯流排時脈頻率校準系統 40 第一頻率調整裝置 17 1374350

42 振盪器 46 第二頻率調整裝置 50 第一階頻率獲取迴路 60 第二階頻率獲取迴路 402 週期訊號偵測單元 406 間隔計數器 408 頻率錯誤偵測單元 462 相位彳貞測單元 466 迴路濾波器 468 除頻器 90, 91 電感 92, 93 可變電容 94, 95, 96 NMOS元件 910, 920, 100, 101 電容組 911, 922 電容 913, 923 切換開關 1010, 1020 PMOS元件 Out 輸出端 In 調控端 BCS[0]~ BCS[N] 第一控制訊號的數位切換訊號 Vc 第三控制訊號 S800-S870 步驟 18

Claims (1)

1374350 月-25ΈΠΙ·改替換頁 、申請專利範圍： L年’“正麵I 排主1腿Γ序列匯流排時脈頻率校準系統，用於接收—序列匯流 有 1機傳來的序列匯流排輪入訊號，且該序列匯流排輸入訊號具 有至>、一週期訊號及一參考時脈頻率，其包括： 振盪器，用於分別產生不同時脈頻率； 第一頻率調整裝置，基於週期訊號及振盈器輸出之時脈頻 L產生一第-控制訊號來持續調整振遥器輸出的時脈頻率成 為一符合週期訊號之間隔時間之第一時脈頻率，以及產生 一控制訊號；以及 第鮮調整裝置，基於第二控制訊號的致能及參考時脈 頻率的相位或波形邊緣，產生一第二 控制訊號來持續調整該振 盪器輸出之時脈頻率成為一趨近於前述參考時脈 脈頻率。 弟一時 2、 如申料雜㈣丨項所述之序舰流料脈頻率校準 系統’其中該序列匯流排主機為—通用串接匯流排主機卿 Host)，且該週期訊號為一種s〇F(Start〇fframe)訊號。 3、 如申請專利制第丨項所述之序列.匯流排時脈頻率校準 系統’其中該第-頻率調整裝置與振盈器組成_第，階 取迴路，其依據第-控制訊號設m器之—第—頻率調控二 圍，以獲取振盪器之第一時脈頻率，且同時該第二頻率調= 置與此振盪器組成一第二階頻率獲取迴路，其依據第^护制訊 號設定振盪器之不同的第二頻率調控範圍，並以 1§ 不 吟脈頻率 為基礎持巧校準，直到獲取振盪器之趨近於前述參考時脈頻 之第二時脈頻率，其中第一頻率調控範圍大於第二頻率調挂範 圍。 19 1374350 1聲年梅爾，換頁 ㈣41sf專㈣㈣3項所述之序列 糸.，·· /、中該第一頻率調整裝置進一步包括： -週期訊號偵測單元，用於偵測週期訊號； 數器’利用該㈣器傳回之時脈頻率計數該週期 訊奴間㈤時間，以產生-王作計數值；以及 比對測單元’依據工作計數值與—預設目標值之 •，*° 產生第一控制訊號及第二控制訊號。 系利範圍第4項所述之序列匯流排時脈頻率校準 …·八中备工作計數值與預設目標值不同時， 整裝置之頻杯㈣… j行該弟-頻率調 特㈣種 几更改第一控制訊號之輪出，以改變 該振盪器傳回之時脈頻率大小。 系請專利範圍第5項所述之序列匯流排時脈頻率校準 ==工作計數值與預設目標值相同時，該第-頻率調 振ίί=ΓΓ單元固定第一控制訊號之輪出以維持該 1車篇： 頻率’且同時輸出第二控制訊號致能第 一頻年調整裝置。 V 巾⑺專利Ι&圍第6項所述之序列匯流排時脈頻率 糸統，1Φ姑银 k t π 丁 1人干 楚—一 制訊號包括數個可改變的切換訊號，當該 ':ς調整裝置之頻率錯誤债測單元固定或更改第-控制訊 "i出時即維持該等切換訊號之輸出準位不變戋改變至+ 其中一切換訊號之輸出準位。 ^ 中'^專利範圍第7項所述之序列匯流排時脈頻率校 分=j中該振盈器進—步具有數組電容組（capaeitQr Ban㈣ 〜又、:振盪15之一輪出端之兩相對側以提供第一頻率調控 母電谷組設有數個且大小相同或不相同之電容，且每 20 1374350 23下蓚改替換頁 電合k接切換開關，該等切換開關可的切 換訊號切換以變化該振盪器輪出之時脈頻率。 9如申π專利範圍第3項所述之序列匯流排時脈頻率校準 系統，其中該第二頻率調整裝置進一步包括： 相位偵測單元，基於第二控制訊號的致能，依據該參考時 脈頻率與第二時脈頻率兩者之間的相位差或波形邊緣差，以產 生至少一指示钒號；以及 迴路渡波器，依據該指示訊號，產生第三控制訊號予該振 盈器。 …10如申明專利範圍第8或9項所述之序列匯流排時脈頻 率校準系…先其中該第二控制訊號為一電塵訊號’且該振堡器 為一壓控振盪器且具有數個可變電容分別連接該第三控制訊號 的輸入以提供第二頻率調控範圍，藉由改變第三控制訊號之電 壓大小即可變化該振盪器輸出之時脈頻率。 11、 如申請專利範圍第1〇項所述之序列匯流排時脈頻率校 準系統，其中該等電容可為一種pM〇s或CM〇s元件。 12、 如申請專利範圍第9項所述之序列匯流排時脈頻率校 準系統’纟中該第二頻率調整裝置進-步包括—除頻器接收該 振盪器傳來的時脈頻率以產生—分頻的時脈頻率予該相位 〇σ 一 早兀0 13、 如申請專利範圍第9項所述之序列匯流排時脈頻率校 準系統，其中该第二頻率調整裝置進一步包括一充電幫浦心 該相位偵測單元之指示訊號，以產生電流對迴路濾波器進行充 電。 14、 一種序列匯流排時脈頻率校準方法，包括下列步驟： 21 1374350 序列匯流排裝置接收一序列匯济^列匯 卿语歡替換頁 流排輸入訊號，且該序列匯流排輸入訊號具有至少一週期訊號 及二參考時脈頻率； .利用一第一頻率調整裝置，依據一振盪器輪出之不同時脈 頻率所計數出該週期訊號之間隔時間是否正確，產生一第一押 制訊號更改或維持該振盪器輸出時脈頻率’直到獲取一符合^ 期訊號之間隔時間之第一時脈頻率，並同時產生一第二控制訊

號；以及 工 ° -第二頻率調整裝置基於第二控龍號的致能，依據前述 參考時脈頻率與該振盈器輸出之時脈頻率兩者之間的相位差 或波开y邊緣差’產生—第三控制訊號更改或維持該振靈器輸出 之時脈頻率，直_取—符合前述參考時脈頻率之第二時脈頻 〇 S〇F(Start of frame)訊號 15:如申請專利範圍第14項所述之方法，其中該序列匯洁 排裝置為it用串接匯流排裝置（USBDeviee)，該序列匯流排兰 機為通用_接匯流排主機（腦H〇st)，且該週期訊號為一者 16、如申請專利範圍第14項所述之方法，其中 下列步驟： 、利用該第—頻率調整裝置與振盈器組成-第-階頻率獲耳 迴路’並依據第—控制訊號設定㈣器之—第—頻率調控^ 以更改或維持振盪器輪出之時脈頻率；以及 同時利用該第 頻率獲取迴路受到 定該振盪器之一不 二頻率調整裝置與此振盪器組成一第二階 第二控制訊號的致能，依據第三控制訊號設 同的第二頻率調控範圍，並以第一時脈頻率 22 為基遵持續校隼，直到獲取…換頁 範圍大於第二頻率調控：圍厂脈頻率’其中第-頻率調控 17、如申請專利簕圖 步驟： 第14項所述之方法，進—步包括下列 利用第一頻率調整裝置， 率計數該週期據 輸出^同時脈頻 m號之間隔時間，產生—卫作 依據工作計數值與—預賛 ， 制訊號及第二控制訊號； ^ ’、’”杲’產生第-控 *工作计數值與預設 輸出，以改變該振盈器輸出之時脈頻率；=第—控制訊號之 期數值與預設目標值相同時，代表已獲取該符合週 之間隔時間之第—時脈頻率，則固定第 =持該_出之第一時脈頻率，且同時輪出第= 訊唬致迠第二頻率調整裝置。 …如申請專利範圍第16項所述之方法，其中該第三控制 訊唬為-電壓訊號，且該振盪器為一壓控振盪器且具有數個可 文電谷刀別連接該第三控制訊號的輪人以提供第三頻率調控 範圍’藉由改變第三控制訊號之電麼大小即可變化該振盈器輸 出之時脈頻率。 . 19、一種序列匯流排時脈頻率校準系統，用於接收一序列匯 流排主機傳來的序龍’流排輸人訊號，補序舰㈣輸入訊號 具有至少一週期訊號及一參考時脈頻率，其包括： 第一頻率調整裝置，基於週期訊號’產生一第一控制訊號 及一第"一控制訊號；以及 鎖頻迴路，具有一振盪器用於分別產生不同時脈頻率，其 23 1374350 |Wisir頁 -中該振盪器依據第一杵叫邙轳鈾/ ' Ll__ .刪| 敌…… 執行—第一 獲 w .4的弟一時脈頻率予第一頻率調 整裝置，並該鎖頻迴蹊佑筮 珞依第一控制訊號的致能，產生n 制訊號予振盪器，以對第一砗 玍矛一二 校準，直到自《二t率持續執行—第二階段頻率 率。 ，取參考時脈頻率之第二時脈頻 縣龍___校準方法，包 排輸列匯流排主機傳來的序列匯流 =率該序列匯流排輸入訊號具有至少-週期訊號及- 利角帛-頻率調整裝置依據週期訊號 的不同時脈鮮執行—帛 M Is輸出 弟^段頻率校準過程，直到吃 合週期訊號之間隔時間之第-時脈頻率；以及 付 w第一階段頻率校準過程完成之後，致能一第 裝置對前述振盪器輪出第-頻率調整 頻率校準過程，直到据湯#于只執仃一第二階段 第二時脈頻率β η輪出-趨近於前述參考時脈頻率之 2卜如申請專利範圍第2〇項所述之方法 頻率校準過程包括下别丰& /、中該第一階段 數出該週期鮮之門隔肖：依據振盪器輸出之時脈頻率所計 定振盪器之一第—镅盅第—控制訊號設 的時脈頻率。頻率调控範圍以更改或維持該振盡器輪出 22、如申請專利範圍第21項所述之方法 二：確當振4器輪出之時脈頻率計數出該週期訊貌：=:列 為確’即代表第-階段頻率校準過程完成，之後 24 1374350 日--修改#換頁 ‘· t ·: ;; 4 ;; 調整裝置產生一第二控制訊號致能第二頻率柄… 23、如冲請專利範圍第22項所述之方法，其中該第二階段 頻率校準過程包括下列步驟··依據前述參考時脈頻率舆該振盈 器輸出之時脈頻率兩者之間的相位差或波形邊緣差，產2二 二控制訊號設定該振盪器之一不同的 續更改或維持該振盪罟於φ 一’率調控範圍以持 付邊搌盪器輸出之時脈艇安孙丄 圍大於第二頻率調控範圍。 ’、，/'中第—頻率調控範

25