CN102063402A - 校正usb装置频率的方法及电路 - Google Patents

校正usb装置频率的方法及电路 Download PDF

Info

Publication number
CN102063402A
CN102063402A CN2009102209129A CN200910220912A CN102063402A CN 102063402 A CN102063402 A CN 102063402A CN 2009102209129 A CN2009102209129 A CN 2009102209129A CN 200910220912 A CN200910220912 A CN 200910220912A CN 102063402 A CN102063402 A CN 102063402A
Authority
CN
China
Prior art keywords
package
pulses
frequency
time clock
rising edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009102209129A
Other languages
English (en)
Other versions
CN102063402B (zh
Inventor
江宗殷
王俊淇
吴伯豪
唐春安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Elan Microelectronics Corp
Original Assignee
Elan Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elan Microelectronics Corp filed Critical Elan Microelectronics Corp
Priority to CN200910220912.9A priority Critical patent/CN102063402B/zh
Publication of CN102063402A publication Critical patent/CN102063402A/zh
Application granted granted Critical
Publication of CN102063402B publication Critical patent/CN102063402B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

一种校正USB装置频率的方法，其特征在于所述方法包括下列步骤：(a)检测一输入数据串行中的封包结尾以初始化一计数器；(b)检测所述数据串行中的一输入封包以辨识所述输入封包是否为一标志封包，若所述输入封包为一标志封包，则进行步骤(c)，否则回到步骤(a)；(c)辨识所述输入封包是否为一讯框起始标志封包，若所述输入封包为一讯框起始标志封包，则触发所述计数器开始计数所述时钟脉冲的脉冲数量，否则回到步骤(a)；(d)检测所述数据串行中的下一个讯框起始标志封包，以闩锁所述计数器产生一计数值；以及(e)比较所述计数值与一参考值以调整所述内部可校准振荡器的频率，使所述计数值与所述参考值相等。

Description

校正USB装置频率的方法及电路
技术领域
本发明涉及一种USB装置，具体地说，是一种校正USB装置频率的方法及电路。
背景技术
在通用序列汇排流2.0和1.1驱动器协议(USB 2.0 and 1.1 driver protocol)中，通用序列汇排流(USB)主机端(host)对USB装置(device)的接口通信协议对于低速(low speed)、全速(full speed)及高速(high speed)状态下的使用频率具有严格的规范，以对应不同的应用。例如，在低速状态下，USB主机的数据串行(data stream)的数据率规格(data rate specification)为1.5MHz±1.5％，应用在键盘、鼠标等；在全速状态下，USB主机的数据串行的数据率规格为12MHz±0.25％，应用在声音及麦克风等；在高速状态下，USB主机的数据串行的数据率规格为480MHz±0.05％，应用在视讯和成像(imaging)等。因此，已知USB装置的频率源大多采用石英振荡器、共振振荡器或者再加上以数字锁相回路(DPLL)锁频的方式产生一准确的频率讯号。然而，此方式却无法将频率源整合在USB装置的集成电路(IC)内。
为了降低成本及考虑组件的一致性，整合USB装置IC的内部电阻及电容产生一电阻电容(RC)振荡器做为USB装置的频率源，使USB装置的频率源包含在USB装置的IC内部。然而，由于制程的变异，RC振荡器的频率约有±25％的误差，无法达到USB驱动器协议的规范。
USB接口通信协议对于USB主机端输出的数据串行及输出的封包格式有严格的规范。如图1及图2所示，当USB接口通讯在全速状态下，USB主机端输出的数据串行10由多个时间长度为1ms的数据框(data frame)12组成，数据框12包括多个封包，例如标志封包(token packet)14、数据封包(data packet)16和交握封包(handshake packet)18，每一个数据框12具有一个讯框起始(start of frame；SOF)标志封包11作为数据框12的起点，因此，讯框起始标志封包11彼此之间的时间间隔为1ms，其中，标志封包14具有固定长度为三十二位的位周期(bits period)，数据封包16具有长度小于八千二百一十六位的位周期，交握封包18具有固定长度为十六位的位周期，以及标志封包14、数据封包16和交握封包18均具有固定长度为八位的位周期及固定位值内容的同步列(synchronization sequence；SYNC)数据域，以及固定长度但位值内容非固定的封包辨识元(packet identifier；PID)数据域。因此，可利用USB主机端数据串行中数据框12、标志封包14、数据封包16和交握封包18的特征，检索USB主机端数据串行的讯号长度做为USB装置内部RC振荡器频率的校准基数，校正所述内部RC振荡器的频率，使其频率的准确度达到USB驱动器协议的规范，同时使USB装置和USB主机端的数据串行讯号同步。
美国专利号7,453,958利用同步列数据域具有固定长度的特征，对USB装置内部可校准振荡器的频率进行粗调，再利用讯框起始标志封包彼此之间的时间间隔为1ms的特征，对所述内部可校准振荡器的频率进行微调，藉由数字模拟转换(DAC)粗微调校方式，使所述内部可校准振荡器产生的频率能相对准确于USB主机端数据串行。然而，此种先粗调再微调的二步骤调校方式，是利用USB主机端数据串行中的第一个数据框进行粗调，再利用USB主机端数据串行中的第二及第三个数据框进行微调，校正所耗费的时间较长(需三个数据框的时间)，且所需的电路也较复杂。
因此已知的校正USB装置频率的方法及电路存在着上述种种不便和问题。
发明内容
本发明的目的，在于提出一种减少校正时间的校正USB装置频率的方法及电路。
本发明的另一目的，在于提出一种简化校正电路的校正USB装置频率的方法及电路。
为实现上述目的，本发明的技术解决方案是：
一种校正USB装置频率的方法，所述USB装置包含一内部可校准振荡器以产生一时钟脉冲，其特征在于所述方法包括下列步骤：
(a)检测一输入数据串行中的封包结尾以初始化一计数器；
(b)检测所述数据串行中的一输入封包以辨识所述输入封包是否为一标志封包，若所述输入封包为一标志封包，则进行步骤(c)，否则回到步骤(a)；
(c)辨识所述输入封包是否为一讯框起始标志封包，若所述输入封包为一讯框起始标志封包，则触发所述计数器开始计数所述时钟脉冲的脉冲数量，否则回到步骤(a)；
(d)检测所述数据串行中的下一个讯框起始标志封包，以闩锁所述计数器产生一计数值；以及
(e)比较所述计数值与一参考值以调整所述内部可校准振荡器的频率，使所述计数值与所述参考值相等。
本发明的校正USB装置频率的方法还可以采用以下的技术措施来进一步实现。
前述的方法，其中所述步骤(b)包括下列步骤：
计数所述时钟脉冲在一負差动信号的第一个上升缘与第三个上升缘之间的脉冲数量，产生一第一脉冲计数值；
计数所述时钟脉冲在所述負差动信号的第一个上升缘与第四个上升缘之间的脉冲数量，产生一第二脉冲计数值；以及
若所述第一脉冲计数值为所述第二脉冲计数值的二分之一，则判定所述输入封包为所述标志封包。
前述的方法，其中所述步骤(c)包括下列步骤：
闩锁所述負差动讯号的第四个上升缘后的第一至第四位产生一封包辨识元；以及
若所述負差动讯号在所述封包辨识元中为“1101”，则判定所述输入封包为所述讯框起始标志封包。
前述的方法，其中所述步骤(b)步骤包括下列步骤：
计数所述时钟脉冲在一正差动信号的第一个下降缘与第三个下降缘之间的脉冲数量，产生一第一脉冲计数值；
计数所述时钟脉冲在所述正差动信号的第一个下降缘与第四个下降缘之间的脉冲数量，产生一第二脉冲计数值；以及
若所述第一脉冲计数值为所述第二脉冲计数值的二分之一，则判定所述输入封包为所述标志封包。
前述的方法，其中所述步骤(c)包括下列步骤：
闩锁所述正差动讯号的第四个下降缘后的第一至第四位产生一封包辨识元；以及
若所述正差动讯号在所述封包辨识元中为“0010”，则判定所述标志封包为所述讯框起始标志封包。
前述的方法，其中所述步骤(d)包括下列步骤：
(f)检测所述数据串行中的下一个输入封包；
(g)辨识所述下一个输入封包是否为一第二标志封包，若所述下一个输入封包为一第二标志封包，则进行步骤(h)，否则回到步骤(f)；以及
(h)辨识所述下一个输入封包是否为所述下一个讯框起始标志封包，若所述输入封包为所述下一个讯框起始标志封包，则闩锁所述计数器产生所述计数值，否则回到步骤(f)。
前述的方法，其中所述步骤(g)包括下列步骤：
计数所述时钟脉冲在一負差动信号的第一个上升缘与第三个上升缘之间的脉冲数量，产生一第一脉冲计数值；
计数所述时钟脉冲在所述負差动信号的第一个上升缘与第四个上升缘之间的脉冲数量，产生一第二脉冲计数值；以及
若所述第一脉冲计数值为所述第二脉冲计数值的二分之一，则判定所述下一个输入封包为所述第二标志封包。
前述的方法，其中所述步骤(h)包括下列步骤：
闩锁所述負差动讯号的第四个上升缘后的第一至第四位产生一封包辨识元；以及
若所述負差动讯号在所述封包辨识元中为“1101”，则判定所述下一个输入封包为所述下一个讯框起始标志封包。
前述的方法，其中所述步骤(g)包括下列步骤：
计数所述时钟脉冲在一正差动信号的第一个下降缘与第三个下降缘之间的脉冲数量，产生一第一脉冲计数值；
计数所述时钟脉冲在所述正差动信号的第一个下降缘与第四个下降缘之间的脉冲数量，产生一第二脉冲计数值；以及
若所述第一脉冲计数值为所述第二脉冲计数值的二分之一，则判定所述下一个输入封包为所述第二标志封包。
前述的方法，其中所述步骤(h)包括下列步骤：
闩锁所述正差动讯号的第四个下降缘后的第一至第四位产生一封包辨识元；以及
若所述正差动讯号在所述封包辨识元中为“0010”，则判定所述下一个输入封包为所述下一个讯框起始标志封包。
前述的方法，其中所述步骤(e)包括当所述计数值大于所述参考值时，降低所述内部可校准振荡器的频率，当所述计数值小于所述参考值时，增加所述内部可校准振荡器的频率。
前述的方法，其中更包括倍频所述内部可校准振荡器的频率。
一种校正USB装置频率的电路，所述USB装置包含一内部可校准振荡器以产生一时钟脉冲，其特征在于所述电路包括：
一计数器，用以计数所述频率的脉冲数量；
一第一检测单元耦接所述计数器，检测一输入数据串行中的封包结尾以初始化所述计数器；
一第二检测单元耦接所述计数器，辨识所述数据串行中的标志封包，以检测所述数据串行中的讯框起始标志封包产生一触发信号使所述计数器开始计数，以及检测所述数据串行中的下一个讯框起始标志封包以结束所述触发信号使所述计数器产生一计数值；以及
一校准编码单元耦接在所述计数器与所述内部可校准振荡器之间，比较所述计数值与一参考值产生一校准讯号调整所述内部可校准振荡器的频率，使所述计数值与所述参考值相等。
本发明的校正USB装置频率的电路还可以采用以下的技术措施来进一步实现。
前述的电路，其中所述第二检测单元检测一負差动讯号的第一至第四个上升缘。
前述的电路，其中更包括一第二计数器位于所述第二检测单元中，以计数所述时钟脉冲在所述第一个上升缘与第三个上升缘之间的脉冲数量，以及所述时钟脉冲在所述第一个上升缘与第四个上升缘之间的脉冲数量。
前述的电路，其中所述内部可校准振荡器因应所述第四个上升缘产生一封包辨识元。
前述的电路，其中所述封包辨识元包括所述第四个上升缘后的第一至第四个位。
前述的电路，其中所述第二检测单元检测一正差动讯号的第一至第四个下降缘。
前述的电路，其中更包括一第二计数器位于所述第二检测单元中，以计数所述时钟脉冲在所述第一个下降缘与第三个下降缘之间的脉冲数量，以及所述时钟脉冲在所述第一个下降缘与第四个下降缘之间的脉冲数量。
前述的电路，其中所述内部可校准振荡器因应所述第四个下降缘产生一封包辨识元。
前述的电路，其中所述封包辨识元包括所述第四个下降缘后的第一至第四个位。
前述的电路，其中更包括一锁相回路连接所述内部可校准振荡器以倍频所述内部可校准振荡器的频率。
采用上述技术方案后，本发明的校正USB装置频率的方法及电路具有减少校正时间及简化校正电路的优点。
附图说明
图1为USB主机端数据串行的示意图；
图2为封包格式规范的示意图；
图3为根据本发明的校正USB装置频率的方法的第一实施例的示意图；
图4为根据本发明的校正USB装置频率的电路的第一实施例的示意图；
图5为校正USB装置频率的波形图；
图6为根据本发明的校正USB装置频率的方法的第二实施例的示意图；以及
图7为根据本发明的校USB装置频率的电路的第二实施例的示意图。
图中：10、数据串行11、讯框起始标志封包12、资料框14、标志封包16、资料封包18、交握封包20、校正USB装置频率的方法的流程图22-39、步骤40、校正USB装置频率的电路42、检测单元44、检测单元46-48、计数器50、校准编码单元52、内部可校准振荡器54、第一个下降缘56、第三个下降缘58、第四个下降缘60、第一个上升缘62、第三个上升缘64、第四个上升缘66、波形图68、封包辨识元70、频率72、校正USB装置频率的方法的流程图74、步骤76、校正USB装置频率的电路78、锁相回路。
具体实施方式
以下结合实施例及其附图对本发明作更进一步说明。
现请参阅图3和图4，图3为根据本发明的校USB装置频率的方法的第一实施例的示意图，图4为根据本发明的校正USB装置频率的电路的第一实施例的示意图。参考图1至图4，如图所示，所述步骤22中，封包结尾(end of packet；EOP)介于一封包的结束与下一个封包的开始之间，检测单元42检测USB主机端数据串行中的EOP产生一重置信号R给计数器46及48以初始化计数器46及48，使计数器46及48归零。在步骤24中，检测单元44检测USB主机数据串行中的一输入封包。在步骤26中，检测单元44根据所述输入封包的同步列数据域辨识所述输入封包是否为标志封包，若所述输入封包不是标志封包，则回到步骤22，反之，则进行步骤28，检测单元44根据所述输入封包的封包辨识元数据域进一步辨识所述输入封包是否为讯框起始标志封包(SOF token packet)，若所述输入封包不是讯框起始标志封包，则回到步骤22，反之，则检测单元44产生一触发信号T给计数器48，并进行步骤30及38。在步骤38中，计数器48因应触发信号T开始计数内部可校准振荡器52产生的时钟脉冲的脉冲数量。在步骤30中，检测单元44检测所述USB主机数据串行中的下一个讯框起始标志封包，以结束触发信号T。在步骤37中，计数器48因应触发信号T的结束而闩锁其计数值
P＝F×t，    公式1
其中，t为相邻二个讯框起始标志封包的时间间隔，F是内部可校准振荡器52的频率。在步骤39中，校准编码单元50比较计数值P与一参考值K产生校准讯号Tr给内部可校准振荡器52，当计数值P大于参考值K时，降低频率F，当计数值P小于参考值K时，增加频率F，使计数值P与参考值K相等，其中，参考值K系以内部可校准振荡器52的设计频率F’计算产生，将设计频率F’代入公式1可得参考值
P＝F’×t。    公式2
由于USB在全速的应用下，讯框起始标志封包为每一个数据框开始的特征封包，且每一个数据框的时间周期均为1ms，因此相邻二个讯框起始标志封包的时间间隔t为1ms。当设计频率F’为24MHz时，根据公式2可得参考值K＝24×106×10-3＝24,000，但实际上内部可校准振荡器52的频率F与设计频率F’之间可能有误差，根据公式1可得计数器48产生的计数值P＝F×10-3，比较计数值P与参考值K，当计数值P大于参考值K时，表示频率F大于设计频率F’，校准编码单元50产生校准讯号Tr以降低频率F，当计数值P小于参考值K时，表示频率F小于设计频率F’，校准编码单元50产生校准讯号Tr以增加频率F，当计数值P等于参考值K时，表示频率F等于设计频率F’，校准编码单元50产生校准讯号Tr以维持频率F。
在一实施例中，步骤30包括步骤32至36。在步骤32中，检测单元44检测USB主机数据串行中的下一个输入封包。在步骤34中，检测单元44根据所述下一个输入封包的同步列数据域辨识所述下一个输入封包是否为标志封包，若所述下一个输入封包不是标志封包，则回到步骤32，反之，则进行步骤36，检测单元44根据所述下一个输入封包的封包辨识元数据域进一步辨识所述下一个输入封包是否为讯框起始标志封包，若所述下一个输入封包不是讯框起始标志封包，则回到步骤32，反之，则检测单元44结束触发信号T。
图5为校正USB装置频率的波形图。参考图4及图5，在一实施例中，USB主机端数据串行包括正差动讯号D+及负差动讯号D-，内部可校准振荡器52包括一设计频率为F’的可调校RC振荡器。当USB主机端将数据串行传给USB装置时，检测单元42检测所述数据串行中的封包结尾以产生一重置信号R给计数器46及48以初始化计数器46及48，检测单元44检测一输入封包以辨识所述输入封包是否为讯框起始标志封包，此时，检测单元44根据所述输入封包的同步列数据辨识所述输入封包是否为标志封包，例如计数器46计数在正差动讯号D+的第一个下降缘(falling edge)54与第三个下降缘56之间内部可校准振荡器52产生的时钟脉冲的脉冲数量I1，以及在正差动讯号D+的第一个下降缘54与第四个下降缘58之间内部可校准振荡器52产生的时钟脉冲的脉冲数量I2。若脉冲数量I1为脉冲数量I2的二分之一，则判定所述输入封包为标志封包。在判定所述输入封包为标志封包之后，内部可校准振荡器52闩锁第四个下降缘58后的第一至第四个位，如波形66所示，产生封包辨识元68。若正差动讯号D+在封包辨识元68中为“0010”，则进一步判定所述输入封包为讯框起始标志封包。当所述输入封包被判定为讯框起始标志封包时，检测单元44初始化触发信号T，计数器48因应触发信号T而开始计数时钟脉冲70的脉冲数量，接着检测单元44继续检测下一个输入封包并辨识所述下一个输入封包是否为讯框起始标志封包，在此期间内，计数器48持续计数，直到检测单元44再次检测到讯框起始标志封包而结束触发信号T，计数器48因而闩锁其计数值P。校准编码单元38比较计数值P与参考值K以调整频率F。另外，可利用負差动讯号D-辨识所述输入封包是否为讯框起始标志封包，此时，计数器46计数在負差动讯号D-的第一个上升缘(rising edge)60与第三个上升缘62之间内部可校准振荡器52产生的频率的脉冲数量I3，以及在負差动讯号D-第一个上升缘60与第四个上升缘64之间内部可校准振荡器52产生的时钟脉冲的脉冲数量I4。若脉冲数量I3为脉冲数量I4的二分之一，则判定所述输入封包为标志封包。在判定所述输入封包为标志封包之后，内部可校准振荡器52闩锁第四个上升缘64后的第一至第四个位，如波形66所示，产生封包辨识元68。若負差动讯号D-在封包辨识元68中为“1101”，则进一步判定所述输入封包为讯框起始标志封包。
当内部可校准振荡器52为RC振荡器时，由于制程变异的关系，所述RC振荡器的频率可能有±25％以内的误差，若直接检索正差动讯号D+的第四个下降缘或負差动讯号D-的第四个上升缘后的第一至第四个位做为辨识讯框起始标志封包的封包辨识元，则所述封包辨识元可能包含一个误差位，易导致讯框起始标志封包的误判。本实施例在判定输入封包为标志封包之后，再检索正差动讯号D+的第四个下降缘或負差动讯号D-的第四个上升缘后的第一至第四个位做为辨识讯框起始标志封包的封包辨识元，能避免因所述RC振荡器的频率误差所导致的误判，而正确辨识讯框起始标志封包。
藉由检测单元44根据输入封包的同步列数据域辨识所述输入封包为标志封包后，再进一步根据所述输入封包的封包辨识元数据域辨识所述输入封包是否为讯框起始标志封包，本实施例可在同一步骤内完成校正，不须分成粗调和微调二个步骤，即可准确校正USB装置的频率源，且校正一次的时间为二个数据框的时间，减少校正的时间，并达到简化电路和降低成本的目的。
如图6和图7所示，在另一实施例中，校正USB装置频率的方法的流程图72包括一倍频步骤74，校正USB装置频率的电路76包括一锁相回路(PLL)78耦接内部可校准振荡器52，内部可校准振荡器52的频率F经锁相回路78倍频后，产生频率为NF的时钟脉冲供计数器48计数，其中N为一常数，因此内部可校准振荡器52可采用低频RC振荡器达到高频的需求。例如当USB装置需求频率为12MHz时，内部可校准振荡器52可采用频率为500KHz的RC振荡器，再利用N为24的锁相回路78倍频，以产生频率为12MHz的时钟脉冲。在操作上，先将所述低频RC振荡器的频率校准到±0.25％以内，再利用锁相回路78倍频所述低频RC振荡器的频率达到所要求的频率。由于全速USB的主机端时钟脉冲率(host clock rate)的规格为±2,500ppm(即±0.25％)，因此USB装置的内部振荡器的频率必须校准到±0.25％以内。然而，一般高频的RC振荡器，例如24MHz或48MHz的RC振荡器，其频率的抖动(jitter)量经常就大于±0.25％。本实施例藉由锁相回路78对低频RC的振荡器进行倍频以达到高频的需求，由于锁相回路78的频率抖动量较低，可避免内部可校准振荡器52直接采用高频RC振荡器所导致因频率抖动量过大而无法将频率校准到规格内的问题。此外，由于采用低频RC振荡器做为内部可校准振荡器52，可进一步简化电路复杂度及降低成本。
以上实施例仅供说明本发明之用，而非对本发明的限制，有关技术领域的技术人员，在不脱离本发明的精神和范围的情况下，还可以作出各种变换或变化。因此，所有等同的技术方案也应该属于本发明的范畴，应由各权利要求限定。

Claims (22)

1.一种校正USB装置频率的方法，所述USB装置包含一内部可校准振荡器以产生一时钟脉冲，其特征在于所述方法包括下列步骤：
(a)检测一输入数据串行中的封包结尾以初始化一计数器；
(b)检测所述数据串行中的一输入封包以辨识所述输入封包是否为一标志封包，若所述输入封包为一标志封包，则进行步骤(c)，否则回到步骤(a)；
(c)辨识所述输入封包是否为一讯框起始标志封包，若所述输入封包为一讯框起始标志封包，则触发所述计数器开始计数所述时钟脉冲的脉冲数量，否则回到步骤(a)；
(d)检测所述数据串行中的下一个讯框起始标志封包，以闩锁所述计数器产生一计数值；以及
(e)比较所述计数值与一参考值以调整所述内部可校准振荡器的频率，使所述计数值与所述参考值相等。
2.如权利要求1所述的方法，其特征在于，所述步骤(b)包括下列步骤：
计数所述时钟脉冲在一負差动信号的第一个上升缘与第三个上升缘之间的脉冲数量，产生一第一脉冲计数值；
计数所述时钟脉冲在所述負差动信号的第一个上升缘与第四个上升缘之间的脉冲数量，产生一第二脉冲计数值；以及
若所述第一脉冲计数值为所述第二脉冲计数值的二分之一，则判定所述输入封包为所述标志封包。
3.如权利要求1所述的方法，其特征在于，所述步骤(c)包括下列步骤：
闩锁所述負差动讯号的第四个上升缘后的第一至第四位产生一封包辨识元；以及
若所述負差动讯号在所述封包辨识元中为“1101”，则判定所述输入封包为所述讯框起始标志封包。
4.如权利要求1所述的方法，其特征在于，所述步骤(b)步骤包括下列步骤：
计数所述时钟脉冲在一正差动信号的第一个下降缘与第三个下降缘之间的脉冲数量，产生一第一脉冲计数值；
计数所述时钟脉冲在所述正差动信号的第一个下降缘与第四个下降缘之间的脉冲数量，产生一第二脉冲计数值；以及
若所述第一脉冲计数值为所述第二脉冲计数值的二分之一，则判定所述输入封包为所述标志封包。
5.如权利要求1所述的方法，其特征在于，所述步骤(c)包括下列步骤：
闩锁所述正差动讯号的第四个下降缘后的第一至第四位产生一封包辨识元；以及
若所述正差动讯号在所述封包辨识元中为“0010”，则判定所述标志封包为所述讯框起始标志封包。
6.如权利要求1所述的方法，其特征在于，所述步骤(d)包括下列步骤：
(f)检测所述数据串行中的下一个输入封包；
(g)辨识所述下一个输入封包是否为一第二标志封包，若所述下一个输入封包为一第二标志封包，则进行步骤(h)，否则回到步骤(f)；以及
(h)辨识所述下一个输入封包是否为所述下一个讯框起始标志封包，若所述输入封包为所述下一个讯框起始标志封包，则闩锁所述计数器产生所述计数值，否则回到步骤(f)。
7.如权利要求6所述的方法，其特征在于，所述步骤(g)包括下列步骤：
计数所述时钟脉冲在一負差动信号的第一个上升缘与第三个上升缘之间的脉冲数量，产生一第一脉冲计数值；
计数所述时钟脉冲在所述負差动信号的第一个上升缘与第四个上升缘之间的脉冲数量，产生一第二脉冲计数值；以及
若所述第一脉冲计数值为所述第二脉冲计数值的二分之一，则判定所述下一个输入封包为所述第二标志封包。
8.如权利要求6所述的方法，其特征在于，所述步骤(h)包括下列步骤：
闩锁所述負差动讯号的第四个上升缘后的第一至第四位产生一封包辨识元；以及
若所述負差动讯号在所述封包辨识元中为“1101”，则判定所述下一个输入封包为所述下一个讯框起始标志封包。
9.如权利要求6所述的方法，其特征在于，所述步骤(g)包括下列步骤：
计数所述时钟脉冲在一正差动信号的第一个下降缘与第三个下降缘之间的脉冲数量，产生一第一脉冲计数值；
计数所述时钟脉冲在所述正差动信号的第一个下降缘与第四个下降缘之间的脉冲数量，产生一第二脉冲计数值；以及
若所述第一脉冲计数值为所述第二脉冲计数值的二分之一，则判定所述下一个输入封包为所述第二标志封包。
10.如权利要求6所述的方法，其特征在于，所述步骤(h)包括下列步骤：
闩锁所述正差动讯号的第四个下降缘后的第一至第四位产生一封包辨识元；以及
若所述正差动讯号在所述封包辨识元中为“0010”，则判定所述下一个输入封包为所述下一个讯框起始标志封包。
11.如权利要求1所述的方法，其特征在于，所述步骤(e)包括当所述计数值大于所述参考值时，降低所述内部可校准振荡器的频率，当所述计数值小于所述参考值时，增加所述内部可校准振荡器的频率。
12.如权利要求1所述的方法，其特征在于，更包括倍频所述内部可校准振荡器的频率。
13.一种校正USB装置频率的电路，所述USB装置包含一内部可校准振荡器以产生一时钟脉冲，其特征在于所述电路包括：
一计数器，用以计数所述时钟脉冲的脉冲数量；
一第一检测单元耦接所述计数器，检测一输入数据串行中的封包结尾以初始化所述计数器；
一第二检测单元耦接所述计数器，辨识所述数据串行中的标志封包，以检测所述数据串行中的讯框起始标志封包产生一触发信号使所述计数器开始计数，以及检测所述数据串行中的下一个讯框起始标志封包以结束所述触发信号使所述计数器产生一计数值；以及
一校准编码单元耦接在所述计数器与所述内部可校准振荡器之间，比较所述计数值与一参考值产生一校准讯号调整所述内部可校准振荡器的频率，使所述计数值与所述参考值相等。
14.如权利要求13所述的电路，其特征在于，所述第二检测单元检测一負差动讯号的第一至第四个上升缘。
15.如权利要求13所述的电路，其特征在于，更包括一第二计数器位于所述第二检测单元中，以计数所述时钟脉冲在所述第一个上升缘与第三个上升缘之间的脉冲数量，以及所述时钟脉冲在所述第一个上升缘与第四个上升缘之间的脉冲数量。
16.如权利要求13所述的电路，其特征在于，所述内部可校准振荡器因应所述第四个上升缘产生一封包辨识元。
17.如权利要求16所述的电路，其特征在于，所述封包辨识元包括所述第四个上升缘后的第一至第四个位。
18.如权利要求13所述的电路，其特征在于，所述第二检测单元检测一正差动讯号的第一至第四个下降缘。
19.如权利要求13所述的电路，其特征在于，更包括一第二计数器位于所述第二检测单元中，以计数所述时钟脉冲在所述第一个下降缘与第三个下降缘之间的脉冲数量，以及所述时钟脉冲在所述第一个下降缘与第四个下降缘之间的脉冲数量。
20.如权利要求18所述的电路，其特征在于，所述内部可校准振荡器因应所述第四个下降缘产生一封包辨识元。
21.如权利要求20所述的电路，其特征在于，所述封包辨识元包括所述第四个下降缘后的第一至第四个位。
22.如权利要求13所述的电路，其特征在于，更包括一锁相回路连接所述内部可校准振荡器以倍频所述内部可校准振荡器的频率。
CN200910220912.9A 2009-11-12 2009-11-12 校正usb装置频率的方法及电路 Active CN102063402B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910220912.9A CN102063402B (zh) 2009-11-12 2009-11-12 校正usb装置频率的方法及电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910220912.9A CN102063402B (zh) 2009-11-12 2009-11-12 校正usb装置频率的方法及电路

Publications (2)

Publication Number Publication Date
CN102063402A true CN102063402A (zh) 2011-05-18
CN102063402B CN102063402B (zh) 2015-01-14

Family

ID=43998684

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910220912.9A Active CN102063402B (zh) 2009-11-12 2009-11-12 校正usb装置频率的方法及电路

Country Status (1)

Country Link
CN (1) CN102063402B (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120185627A1 (en) * 2011-01-18 2012-07-19 ASMedica Technology Inc. Bus host controller and method thereof
CN102819282A (zh) * 2012-07-26 2012-12-12 大唐微电子技术有限公司 一种时钟恢复电路装置及相应的方法
CN102981995A (zh) * 2012-11-26 2013-03-20 成都锐成芯微科技有限责任公司 Usb设备接口的内建晶振实现电路及方法
CN103684429A (zh) * 2012-09-18 2014-03-26 安格科技股份有限公司 无振荡晶体usb3.0时钟产生装置
CN103973609A (zh) * 2013-01-24 2014-08-06 郑国书 偏频自动校正方法
CN106201956A (zh) * 2015-05-08 2016-12-07 伟诠电子股份有限公司 自动更正非晶体振荡器的时钟的装置及其方法
CN107506327A (zh) * 2013-12-05 2017-12-22 慧荣科技股份有限公司 通用串行总线装置的频率校正方法及其通用串行总线装置
CN107689774A (zh) * 2017-07-21 2018-02-13 芯海科技（深圳）股份有限公司 一种高频低温漂rc振荡器
CN107968648A (zh) * 2017-11-17 2018-04-27 珠海亿智电子科技有限公司 一种校准无晶振usb设备内部振荡器时钟的系统
CN111290984A (zh) * 2018-12-07 2020-06-16 新唐科技股份有限公司 通用序列总线装置及其操作方法
CN113434449A (zh) * 2021-07-15 2021-09-24 兆讯恒达科技股份有限公司 校准usb芯片时钟的方法、装置和芯片
CN114780469A (zh) * 2022-06-24 2022-07-22 浙江地芯引力科技有限公司 时钟频率校准装置、数据芯片以及时钟频率校准方法
CN116781666A (zh) * 2023-06-15 2023-09-19 北京显芯科技有限公司 一种地址配置方法、背光控制装置及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060023824A1 (en) * 2002-12-23 2006-02-02 Infineon Technologies Ag Method and device for extracting a clock frequency underlying a data stream
WO2007092997A1 (en) * 2006-02-15 2007-08-23 Fiberbyte Pty Ltd Distributed synchronization and timing system
CN101154118A (zh) * 2006-09-26 2008-04-02 三星电子株式会社 通用串行总线装置的时钟信号发生器
CN101458675A (zh) * 2007-12-12 2009-06-17 盛群半导体股份有限公司 通用序列总线的频率同步装置及方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060023824A1 (en) * 2002-12-23 2006-02-02 Infineon Technologies Ag Method and device for extracting a clock frequency underlying a data stream
WO2007092997A1 (en) * 2006-02-15 2007-08-23 Fiberbyte Pty Ltd Distributed synchronization and timing system
CN101154118A (zh) * 2006-09-26 2008-04-02 三星电子株式会社 通用串行总线装置的时钟信号发生器
CN101458675A (zh) * 2007-12-12 2009-06-17 盛群半导体股份有限公司 通用序列总线的频率同步装置及方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8732367B2 (en) * 2011-01-18 2014-05-20 Asmedia Technology Inc. Bus host controller and method thereof
US20120185627A1 (en) * 2011-01-18 2012-07-19 ASMedica Technology Inc. Bus host controller and method thereof
CN102819282A (zh) * 2012-07-26 2012-12-12 大唐微电子技术有限公司 一种时钟恢复电路装置及相应的方法
CN102819282B (zh) * 2012-07-26 2016-02-24 大唐微电子技术有限公司 一种时钟恢复电路装置及相应的方法
CN103684429A (zh) * 2012-09-18 2014-03-26 安格科技股份有限公司 无振荡晶体usb3.0时钟产生装置
CN102981995A (zh) * 2012-11-26 2013-03-20 成都锐成芯微科技有限责任公司 Usb设备接口的内建晶振实现电路及方法
CN102981995B (zh) * 2012-11-26 2015-09-16 成都锐成芯微科技有限责任公司 Usb设备接口的内建晶振实现电路及方法
CN103973609A (zh) * 2013-01-24 2014-08-06 郑国书 偏频自动校正方法
CN107506327B (zh) * 2013-12-05 2020-07-03 慧荣科技股份有限公司 通用串行总线装置的频率校正方法及其通用串行总线装置
CN107506327A (zh) * 2013-12-05 2017-12-22 慧荣科技股份有限公司 通用串行总线装置的频率校正方法及其通用串行总线装置
CN106201956A (zh) * 2015-05-08 2016-12-07 伟诠电子股份有限公司 自动更正非晶体振荡器的时钟的装置及其方法
CN106201956B (zh) * 2015-05-08 2021-04-06 伟诠电子股份有限公司 自动更正非晶体振荡器的时钟的装置及其方法
CN107689774A (zh) * 2017-07-21 2018-02-13 芯海科技（深圳）股份有限公司 一种高频低温漂rc振荡器
CN107968648A (zh) * 2017-11-17 2018-04-27 珠海亿智电子科技有限公司 一种校准无晶振usb设备内部振荡器时钟的系统
CN111290984A (zh) * 2018-12-07 2020-06-16 新唐科技股份有限公司 通用序列总线装置及其操作方法
CN113434449A (zh) * 2021-07-15 2021-09-24 兆讯恒达科技股份有限公司 校准usb芯片时钟的方法、装置和芯片
CN114780469A (zh) * 2022-06-24 2022-07-22 浙江地芯引力科技有限公司 时钟频率校准装置、数据芯片以及时钟频率校准方法
CN116781666A (zh) * 2023-06-15 2023-09-19 北京显芯科技有限公司 一种地址配置方法、背光控制装置及显示装置
CN116781666B (zh) * 2023-06-15 2024-02-13 北京显芯科技有限公司 一种地址配置方法、背光控制装置及显示装置

Also Published As

Publication number Publication date
CN102063402B (zh) 2015-01-14

Similar Documents

Publication Publication Date Title
CN102063402A (zh) 校正usb装置频率的方法及电路
US8595543B2 (en) Method and circuit for trimming an internal oscillator of a USB device according to a counting number between a first and second clock count value
TWI508457B (zh) Methods and circuits for correcting the frequency of USB devices
US8407508B2 (en) Serial bus clock frequency calibration system and method thereof
TWI374350B (en) Serial bus clock frequency calibration system and method
CN102346499B (zh) 串行总线时钟脉冲频率校准系统及其方法
TWI420802B (zh) 自動校正頻率之頻率校正電路及其方法
US7093151B1 (en) Circuit and method for providing a precise clock for data communications
CN103378856B (zh) 自动校正振荡信号的方法及其装置
CN101931397A (zh) 校正usb装置频率的方法及电路
CN109687867A (zh) 一种无晶振usb设备时钟校准方法及校准电路
CN103631745A (zh) 基于usb的同步和定时系统
US20090228746A1 (en) Oscillation adjusting circuit and method
TWI407317B (zh) 序列匯流排時脈頻率校準系統及其方法
US8831151B2 (en) Method and associated apparatus of data extraction
US20130103969A1 (en) Clock generation device for usb device
CN100547933C (zh) 用于时钟信号同步的系统和方法
US6794945B2 (en) PLL for clock recovery with initialization sequence
CN101739373B (zh) 串行总线时脉频率校准系统及其方法
TW515142B (en) Frequency divider
US20120110365A1 (en) Method for locking frequency of usb device and usb frequency locking device
CN101261875A (zh) 存储器控制器
US20100299462A1 (en) Signal generating apparatus and signal generating method
US10116435B2 (en) Control circuit and control method of communication device
CN110971238A (zh) 一种σ-δ型ad的连续等间隙采样的外同步装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant