TWI364659B - Apparatus, method and system for increasing control and status signal density in a fixed register address space - Google Patents

Apparatus, method and system for increasing control and status signal density in a fixed register address space Download PDF

Info

Publication number
TWI364659B
TWI364659B TW096141368A TW96141368A TWI364659B TW I364659 B TWI364659 B TW I364659B TW 096141368 A TW096141368 A TW 096141368A TW 96141368 A TW96141368 A TW 96141368A TW I364659 B TWI364659 B TW I364659B
Authority
TW
Taiwan
Prior art keywords
registers
read
rti
register
control
Prior art date
Application number
TW096141368A
Other languages
English (en)
Other versions
TW200834308A (en
Inventor
Nathan C Chrisman
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW200834308A publication Critical patent/TW200834308A/zh
Application granted granted Critical
Publication of TWI364659B publication Critical patent/TWI364659B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0615—Address space extension
    • G06F12/063—Address space extension for I/O modules, e.g. memory mapped I/O
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1004—Compatibility, e.g. with legacy hardware

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Storage Device Security (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Bus Control (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Static Random-Access Memory (AREA)
  • Information Transfer Systems (AREA)

Description

1364659 九、發明說明： 【明片斤屬之》·】 發明領域
本發明係關於用以增加固定暫存器位址空間中的控制 5 與狀態信號密度之技術。 t先前技術:J 發明背景 [0001]傳統設備相容性問題在電腦工業中是很常見 的。當創造一個下一代的裝置時，設計特徵通常由傳 10統裝置的相容性及其他問題而受限制。舉例來說，下一代 的裝置通常限於一給定的位址空間。由於位址空間限制， 針對該等下一代裝置之新特徵的控制與狀態信號通常很難 添加。 【發^明内容^】 15 發明概要 依據本發明之一實施例，係特地提出一種裝置，其包 含多個共享控制與狀態暫存器與一多工器。該等多個共享 控制與狀態暫存器之每個位元位置係可寫入以設定〆值於 一控制信號上’以及每個位元位置係可讀取以讀取，狀態 20仏號上之目則值。該多工器乃組配來提供該等多個共享 控制與狀態暫存器中每個暫存器的-個目前值之4讀性。 圖式簡單說明 [〇〇〇2]藉由參照附圖，本發明可獲更加了解，且對 於…於此技者而言其許多特徵與優點會顯而易見。 5 1364659 [0003] 第1圖例示依照本發明一實施例之一個運算 系統。 [0004] 第2圖例示由本發明之一實施例所利用之控 制信號與狀態信號暫存器共用架構。 5 [0005] 第3圖例示根據本發明之一實施例具有讀取 回復之控制信號與狀態信號暫存器共用架構。 [0006] 在不同圖式中相同參考符號使用來表示類似 或相同的項目。 C實施方式3 1 〇 較佳實施例之詳細說明 [0007] 在下文中，提出許多特定細節。然而，應了 解的是本發明之實施例沒有這些特定細節仍可實施。另一 方面，習知的方法、結構與技術則不詳細顯示，俾不混淆 對本揭露之理解。 15 [0008] 所提及之「一個實施例」、「一種實施例」、「範 例實施例」、「各種實施例」等等，係表示如此描述之本發 明的實施例可能包括一特定的特徵、結構或特性，但並非 每個實施例必定包括該特定特徵、結構或特性。進一步地， 「在一實施例中」一詞之重複使用不必然指涉相同實施 20 例，但它當然也可能表示同一實施例。 [0009] 如同本文所用，除非另行具體指明，使用來 描述一共同標的之序數形容詞「第一」、「第二」、「第三」 等，僅表示參考相同性質標的之不同情況，而非意圖暗示 如此敘述之該等標的必須在時間、空間、階層或任何其他 6 1364659 方式上呈所給定順序。 [0010] 除非特別另有指明，如同從下文討論明顯可 見地，應體認整個說明書利用如「處理」'「運算」、「計算J 或類似詞彙所作之討論，係表示一電腦或電腦運算系統或 5類似電子運算裝置之動作及/或程序，該等動作及/或程序操 縱及/或轉換表示為如電子形式量之物理量之資料，成為類 似地表示為物理量之其他資料。 [0011] 依一類似的方式’「處理器」一詞可表示處理 來自暫存器及/或記憶體之電子資料以轉換電子資料為可 10儲存於暫存器及/或記憶體中之其他電子資料之任何裝置 或一裝置之部分。一個「運算平台」可包含一或多個處理 器。 [0012] 第1圖例示依照本發明一實施例之一運算系 統100。在此實施例中，運算系統1〇〇可包括一處理器11〇， 15此處理器可包括一或多個一般目的或特殊目的處理器，諸 如一微處理機、微控制器、特定應用積體電路(ASiq、一 可程式化閘陣列(PGA)、一數位信號處理器（DSP)或其他類 似者。運算系統11〇在一些實施例中亦可被稱為一個電腦或 資料處理系統。 20 [°〇13] 處理器110可耦合至一主機匯流排115。被稱 為一記憶體控制器之一記憶體控制器中樞（MCH)120亦可 耦合至主機匯流排115。一個視訊控制器125可經由一先進 繪圖埠(AGP)匯流排130耦合至MCH 120。視訊控制器125 可耦合至一顯示器135,後者可為例如一個陰極射線管（CRT) 7 1364659 顯示器或一個液晶顯示器（LCD)。 [0014] —系統記憶體140可經由一記憶體匯流排145 麵合至MCH 120。雖然本發明之範圍於此方面不受限制， 糸統記憶體140可為一相當快速的依電性記憶體，諸如一靜 5 態隨機存取記憶體（SRAM)、一動態隨機存取記憶體 (DRAM)、或一同步DRAM (SDRAM)。可替代地或另外地， 系統記憶體140可包括非依電性記憶體，例如一個naND或 一個NOR快閃裝置。
[0015] MCH 120可控制在系統1 〇〇内資訊之傳送，例 10 如在處理器110、MCH 120與系統記憶體140間。意即MCH 120可產生與寫入或讀出操作相關聯之控制信號、位址信號 及資料信號。MCH 120亦可包括可用來讀取儲存於系統記 憶體140中之資訊的一個依電性隨機存取記憶體(ram)緩 衝器121。例如，RAM緩衝器121可用來緩衝從系統記憶體 15 140讀取之資訊，以及用來緩衝寫入至系統記憶體140之資 訊。 [0016] MCH 120亦可輕合（例如經由一中搞鍵路 155)至一輸出/輸入控制器中樞(ICH)160，該輸出/輸入控 制器中樞係耦合至一輸入/輸出（I/O)擴充匯流排165與一周 20 邊構件互連(PCI)匯流排170，或是諸如PCI快速匯流排或另 一種第三代I/O互連匯流排之一匯流排。該I/O擴充匯流排 165可耦合至控制對一或多個I/O裝置180之存取動作的一 個I/O控制器175。I/O裝置180之實例可包括諸如一鍵盤及/ 或滑鼠之諸如此類之輸入裝置，諸如一顯示器或一揚聲器 8 之諸如此類之輸出裝置，以及諸如—記憶卡之諸如此類之 儲存裝置。在-替換的實施例中，如同其他控制功能，該 I/O控制器175可整合到ICH 160中。 [00Π] ICH160亦可輕合至—儲存裝置185。儲存裝 置185可為例如具有至少約十億位元組（1 GB)儲存容量的 -碟片d憶體之諸如此類之—大量儲存設備。在各種不同 的實施例中，雖本發明之範圍於此方面沒有限制，但儲存 裝置185可為-機電式硬碟記龍、—柄記憶體或一磁碟 記憶體。 [0018] PCI匯流排170可耦合至包括例如一無線介面 190之不同構件，該無線介面可在某些實施例中使用來與遠 端裝置通訊。雖然第1圖並未顯示，連同諸如一無線收發器 之其他構件，無線介面190可包括或可耦合至一偶極或其他 天線。在不同實施例中，無線介面19〇可透過一外部插入卡 或一内嵌式裝置來耦合至系統100。在其他實施例中之無線 介面190可徹底整合到系統1〇〇之一晶片組中。 [0019] 雖然本描述參照了該系統1〇〇之特定構件，但 應思量的是’所描述與例示之此等實施例仍可有許多種修 改和變化。運算系統可為一可攜式個人電腦(pc),諸如能 無線地傳輸資訊之一筆記型電腦或膝上型電腦。然而，應 了解的是本發明之實施例亦可在例如一蜂巢式電話、一無 線個人數位助理(PDA)或類似者之其他無線裝置中實現。 [0020] 系統100中包括的諸裝置可能在位址空間上 受限制。舉例來說，I/O裝置180可被限制在特定的系統位 1364659 址。為了可以讀取或可以寫入，新特徵之狀態和控制信號 必須可透過現存位址空間存取。本發明之實施例可在系統 100中之該等裝置之任何一者中實現，以改善控制信號與狀 態信號密度以及控制信號之可讀性。 5 [0021]第2圖例示由本發明之一實施例所用控制信 號與狀態信號暫存器共用架構。暫存器2〇〇包括一個控制信 號閂鎖器210與一個狀態信號讀取邏輯22〇。藉由在資料匯 流排放置所欲之值及控制寫入信號來寫入至控制信號閂鎖 器210 ,致使該控制信號有所欲之值。讀取狀態信號之動作 1〇係藉由如由讀取信號所控制地，在雙向資料匯流排上安置 該狀態信號之目前狀態而完成。應注意如所繪示地，該控 制信號之目前狀態不能被讀取。其他控制信號沒有顯示， 以便讓圖示簡明（時鍾、重置與類似信號）。 [0022]第3圖例示根據本發明一實施例具有讀取回 15復之控制信號與狀態信號暫存器共用架構。系統300包括一 系列的共用控制與狀態暫存器31〇_36〇()如同所繪示地，狀 態信號(STS0-15(3:0))係輸入該等暫存器中之每個暫存器， 以及控制信號(CNTL0-15(3:〇))係從該等暫存器中之每個暫 存器輸出。—個雙向資料匯流排允許控制信號被寫入以及 20狀態信號被讀取。讀取、寫入和其他控制信號並未顯示以 讓圖面簡明。-多工器37〇多工處理所有控制信號 (CNTL0· 15(3:G))來產生狀態信號STS!5(3。應注意控制 传號匚肌15(3:0)亦使用來控制多玉器謂。藉由對共用控 制與狀.4暫存器360寫入不同的值，可讀取不同控制信號。 10 1364659 [0023] —個雙向資料匯流排在第2圖與第3圖中顯 示。根據一替代實施例，可使用一個讀取匯流排與一個寫 入匯流排。惟本發明於此方面並不受限。
[0024] 藉由利用該等暫存器之一於讀取回復，可讀 5取以往方法所不能取得之相當數量的資訊。根據本發明之 一實施例，供一給定位址空間用之可用的輸入/輸出信號的 數目幾乎加倍。如同所顯示地，相較於以往方法的32個狀 態信號與32個控制信號，本發明使用16個4位元暫存器，可 讀取60個狀態信號且可讀寫6〇個控制信號。此針對相同位 1〇址空間形同在「信號/暫存器密度」上有87 5%的增加。 [0025] 根據本發明之實施例，可利用與先前世代裝 置相同的位址空間，同時卻能大幅增加跨過該裝置之狀態 與控制信號的數目》 ~
Lvjuzoj 15 20 上述之技術可用一電腦可讀媒體來具現，以 、，且配運具系絲執行該方法。該電腦可讀媒體可包括例 如且不限於任何數目之下述健：包括_與磁帶儲存媒 體之磁性储存媒體；諸如實密碟片媒體（例如⑶-職、 視訊⑼财制之絲财舰；全像記 :丰二如江娜記憶體、EEPR0M、咖0M、匪 數位1詩記㈣單元_依賴記憶贿㈣體；鐵磁 咖，包括暫存器、緩衝器或快 體、讀等之依電性儲存媒體；以及包括永 = 網路、點對點静“ U歇電腦 傳心㈣1波傳輸媒體、網際網路之資料 J ⑽係’幾個。其他的新型與各種類型之 11 1364659 電腦可讀媒體可使用來儲存及/或傳輸此處所討論之軟體 模組。運算系統可在許多形式中發現，該等形式包括但不 限於大型主機電腦、迷你電腦、伺服器、工作站、個人電 腦、筆記本型電腦、個人數位助理、各種無線裝置與内嵌 5 式系統，上述僅係列舉幾個。一個典型的運算系統包括至 少一個處理單元、相聯結的記憶體與一些輸入/輸出（I/O)裝 置。一個運算系統根據一程式處理資訊，以及經由I/O裝置 產生所得的輸出資訊。 [0027] 依照本發明之體現例已在特定實施例的脈絡 10 中描述。這些實施例係純供例示說明而非限制。許多變化、 修改、添加與改良是有可能的。因此，針對本文作為單一 實例所敘述之構件其實仍可提供多個變化實例。不同構 件、操作與資料儲存體間之邊界有點任意而定，且特定操 作係在特定例示性組態的上下脈絡中例示。其他功能性之 15 配置是可以想像的，且可落入後附申請專利範圍之範疇 内。最後應知，在不同組態中呈現為分離構件之結構與功 能，可能實現為一組合結構或構件。這些與其他變化、修 改、添加與改良均可落在後附申請專利範圍所定義之本發 明之範疇内。 20 【圖式簡單說明】 第1圖例示依照本發明一實施例之一個運算系統。 第2圖例示由本發明之一實施例所利用之控制信號與 狀態信號暫存器共用架構。 第3圖例示根據本發明之一實施例具有讀取回復之控 12 1364659 制信號與狀態信號暫存器共用架構。 【主要元件符號說明】 170周邊構件互連匯流排 175 I/O控制器 180 I/O裝置 185儲存裝置 190無線介面
200暫存器 210控制信號閂鎖器 220狀態信號讀取邏輯 300系統 310、320、330、340、350、360 共 用控制與狀態暫存器 370多工器
100運算系統 110處理器 115主機匯流与卜 120記憶體控制器中樞 121緩衝器 125視訊控制器 130先進繪圖埠匯流排 135顯示器 140系統記憶體 145記憶體匯流排 155 中樞鏈路 160輸出/輸入控制器中樞 165輸入/輸出擴充匯流排 13

Claims (1)

1364659 第096141368號申請案申請專利範圍替換本十、申請專利範圍： loo. - γ年"月分3修正本
10 15
20 1. 一種用以增加固定暫存器位址空間中的控制與狀態信 號密度的裝置，該裝置包含： 多個唯讀/唯寫暫存器，其中該等暫存器的一位元 位置係可用以設定一值於一控制信號上，且係可讀取 以讀取一狀態信號上之一目前值；以及 一耦接至該等暫存器之輸出控制信號的多工器， 該多工器耦接至一讀取回復唯讀/唯寫暫存器以使一 被選擇的暫存器可被讀取。 2. 如申請專利範圍第1項之裝置，其中源自該等暫存器之 一者之一組控制信號選擇該多工器之線路。 3. 如申請專利範圍第2項之裝置，其中源自該等暫存器之 一者之一組狀態信號自該多工器輸出。 4. 如申請專利範圍第1項之裝置，其中該等暫存器中之每 一者支援4個控制信號與4個狀態信號。 5. 如申請專利範圍第1項之裝置，其中該等暫存器係可在 一快閃裝置内之一暫存器空間内存取。 6. 如申請專利範圍第1項之裝置，其中該等暫存器中之每 一者連接至用於讀寫之一個雙向資料匯流排。 7. 如申請專利範圍第1項之裝置，進一步包含各別係包括 在該等多個暫存器之中的第一及第二暫存器，其中該多 工器係進一步被組配以：基於接收自該第二暫存器的一 第二控制信號來提供來自該第一暫存器的一第一控制 信號的可讀性。 14 1364659 第096141368號申請案申請專利範圍替換本 100.11.25 8. 如申請專利範圍第7項之裝置，其中該該多工器係進一 步被組配以：基於輸出自該多工器的一狀態信號來提供 來自該第一暫存器的該第一控制信號的可讀性。 9. 一種用以增加固定暫存器位址空間中的控制與狀態信 5 號密度的方法，該方法包含下列步驟： 提供多個唯讀/唯寫暫存器，其中該等暫存器之各 者係作為一控制與狀態暫存器而運作，其中該等暫存 器的一位元位置係可用以設定一值於一控制信號上， 且係可讀取以讀取一狀態信號上之一目前值； 10 使用一讀取回復唯讀/唯寫暫存器來允許讀取輸 出控制信號；以及 讀取該等多個暫存器中之被選取一者，其係由一 耦接至該讀取回復唯讀/唯寫暫存器的多工器所選取。 10. 如申請專利範圍第9項之方法，其中源自該等暫存器之 15 一者之一組控制信號選擇該等多個控制與狀態暫存器 控制信號中之哪幾個受讀取。 11. 如申請專利範圍第9項之方法，其中該等暫存器中之每 一者支援4個控制信號與4個狀態信號。 12. 如申請專利範圍第9項之方法，其中該等暫存器中之每 20 一者連接至用於讀寫之一個雙向資料匯流排。 13. —種用以增加固定暫存器位址空間中的控制與狀態信 號密度的系統，該系統包含： 一個快閃陣列； 多個唯讀/唯寫暫存器，其中該等暫存器的一位元 15 1364659 第096141368號申請案申請專利範圍替換本 100.11. 25 位置係可用以設定一值於一控制信號上，且係可讀取 以讀取一狀態信號上之一目前值； 一讀取回復唯讀/唯寫暫存器，其允許讀取輸出控 制信號；以及 5 一耦接至該等暫存器之輸出控制信號的多工器， 該多工器耦接至該讀取回復唯讀/唯寫暫存器以使一 被選擇的暫存器可被讀取。 14.如申請專利範圍第13項之系統，其中源自該等暫存器之 一者之一組控制信號選擇該多工器之線路。 10 15.如申請專利範圍第14項之系統，其中源自該等暫存器中 該一者之一組狀態信號自該多工器輸出。 16. 如申請專利範圍第13項之系統，其中該等暫存器中之每 一者支援4個控制信號與4個狀態信號。 17. 如申請專利範圍第13項之系統，其中該等暫存器中之每 15 一者連接至用於讀寫之一個雙向資料匯流排。
16
TW096141368A 2006-11-03 2007-11-02 Apparatus, method and system for increasing control and status signal density in a fixed register address space TWI364659B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/592,659 US8185671B2 (en) 2006-11-03 2006-11-03 Technique for increasing control and status signal density in a fixed register address space

Publications (2)

Publication Number Publication Date
TW200834308A TW200834308A (en) 2008-08-16
TWI364659B true TWI364659B (en) 2012-05-21

Family

ID=39360988

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096141368A TWI364659B (en) 2006-11-03 2007-11-02 Apparatus, method and system for increasing control and status signal density in a fixed register address space

Country Status (5)

Country Link
US (1) US8185671B2 (zh)
JP (1) JP5048074B2 (zh)
KR (2) KR101348061B1 (zh)
TW (1) TWI364659B (zh)
WO (1) WO2008057834A2 (zh)

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4449196A (en) * 1979-04-27 1984-05-15 Pritchard Eric K Data processing system for multi-precision arithmetic
EP0072373B1 (en) * 1981-08-19 1986-03-19 International Business Machines Corporation Improved microprocessor
JP2976735B2 (ja) 1992-12-18 1999-11-10 日本電気株式会社 信号変換方式
US5685009A (en) * 1994-07-20 1997-11-04 Exponential Technology, Inc. Shared floating-point registers and register port-pairing in a dual-architecture CPU
US5491660A (en) * 1994-11-18 1996-02-13 Texas Instruments Incorporated On-chip operation control for memories
KR0179840B1 (ko) 1995-09-22 1999-05-15 문정환 레지스터 제어장치
KR0172309B1 (ko) 1995-12-29 1999-03-30 김주용 개선된 레지스터 화일 제어장치
TW410296B (en) * 1999-01-26 2000-11-01 Winbond Electronics Corp Direct access device of input/output ports
US6314486B1 (en) * 1999-10-15 2001-11-06 Sun Microsystems, Inc. Data transfer with JTAG controller using index register to specipy one of several control/status registers for access in read and write operations with data register
US6700898B1 (en) 2000-02-03 2004-03-02 Agere Systems Inc. Multiplexed output of status signals in ethernet transceiver
US6704516B1 (en) * 2000-02-15 2004-03-09 Motorola, Inc. Method of and apparatus for optimizing a minimum turn around time during an infrared data communication
US20020016897A1 (en) * 2000-05-31 2002-02-07 Nerl John A. Use of a microcontroller to process memory configuration information and configure a memory controller
US20050097263A1 (en) * 2003-10-31 2005-05-05 Henry Wurzburg Flash-memory card-reader to IDE bridge
US7424348B2 (en) * 2004-06-28 2008-09-09 Micrel, Incorporated System and method for monitoring serially-connected devices
US20060248267A1 (en) * 2005-04-29 2006-11-02 Programmable Microelectronics Corporation Flash memory having configurable sector size and flexible protection scheme

Also Published As

Publication number Publication date
WO2008057834A2 (en) 2008-05-15
KR20120088848A (ko) 2012-08-08
TW200834308A (en) 2008-08-16
JP2010510560A (ja) 2010-04-02
KR20090091122A (ko) 2009-08-26
US8185671B2 (en) 2012-05-22
WO2008057834A3 (en) 2008-06-26
KR101348061B1 (ko) 2014-01-03
JP5048074B2 (ja) 2012-10-17
US20080109578A1 (en) 2008-05-08

Similar Documents

Publication Publication Date Title
TWI614604B (zh) 用於降低在主機與儲存裝置之間的潛時之設備及方法
US8589613B2 (en) Method and system to improve the operations of an integrated non-transparent bridge device
KR102401271B1 (ko) 메모리 시스템 및 그 동작 방법
CN106294229B (zh) 串行接口存储器中的同时读取与写入存储器操作
CN109840223A (zh) 存储器装置、包括其的电子装置和电子装置的操作方法
JP5632891B2 (ja) インライン画像回転
CN107408019B (zh) 用于提高对非易失性存储器中的缺陷的抗干扰性的方法和装置
CN108091355A (zh) 数据反相电路
US10049073B2 (en) Interface emulator using FIFOs
KR101742628B1 (ko) 커맨드/어드레스 버스를 통해 통신들을 교환하기 위한 방법, 장치 및 시스템
US20180052785A1 (en) Low power data transfer for memory subsystem
KR20190088989A (ko) 프로세서-기반 시스템들에서의 확장 dram(dynamic random access memory) 버스트 길이들의 제공
US20180137050A1 (en) Low power memory sub-system using variable length column command
JP2016537760A (ja) メモリ読取りアクセス中のパワーグリッチを低減するためのスタティックランダムアクセスメモリ（ｓｒａｍ）グローバルビット線回路、ならびに関連する方法およびシステム
TW379297B (en) Bus communication system
TWI364659B (en) Apparatus, method and system for increasing control and status signal density in a fixed register address space
JP2008547139A (ja) 一方向全二重インタフェースを有するメモリのポスト書き込みバッファのための方法、装置及びシステム
US20130151751A1 (en) High speed serial peripheral interface memory subsystem
TWI389135B (zh) 用於增進記憶體裝置之列及／或行存取效率的技術
US9268724B2 (en) Configuration of data strobes
JP2008529134A (ja) 携帯電話および他の携帯型機器用の低電力半導体ストレージコントローラ
US8856459B1 (en) Matrix for numerical comparison
WO2014039572A1 (en) Low power, area-efficient tracking buffer
US20140181361A1 (en) Non-volatile hybrid memory
US20130100757A1 (en) Dual-Port Memory and a Method Thereof

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees