KR20090091122A

KR20090091122A - 고정된 레지스터 어드레스 공간에서 제어 및 상태 신호 밀도를 증가시키기 위한 기술

Info

Publication number: KR20090091122A
Application number: KR1020097009230A
Authority: KR
Inventors: 나싼 씨. 크리스맨
Original assignee: 인텔 코오퍼레이션
Priority date: 2006-11-03
Filing date: 2007-10-29
Publication date: 2009-08-26
Also published as: US8185671B2; TWI364659B; WO2008057834A2; KR20120088848A; TW200834308A; JP2010510560A; US20080109578A1; KR101348061B1; WO2008057834A3; JP5048074B2

Abstract

복수의 공유 제어 및 상태 레지스터, 및 상기 공유 제어 및 상태 레지트서들의 현재 값들의 판독가능성을 제공하도록 구성된 멀티플렉서를 이용하여 고정된 어드레스 공간 디바이스들의 신호/레지스터 밀도를 개선하기 위한 장치, 방법 및 시스템이 제공된다.

제어 신호, 상태 신호, 멀티플렉서, 양방향 데이터, 플래시 어레이

Description

고정된 레지스터 어드레스 공간에서 제어 및 상태 신호 밀도를 증가시키기 위한 기술{TECHNIQUE FOR INCREASING CONTROL AND STATUS SIGNAL DENSITY IN A FIXED REGISTER ADDRESS SPACE}

레거시(legacy) 문제는 컴퓨터 산업에서 일반적이다. 차세대 디바이스를 생성할 때, 레거시 디바이스들과의 호환성 및 다른 문제들로 인해 설계 특성들이 종종 제한된다. 예를 들어, 차세대 디바이스들은 종종 주어진 어드레스 공간에 한정된다. 차세대 디바이스들의 새로운 특징들에 대한 제어 및 상태 신호들은 어드레스 공간 제약으로 인해 종종 추가가 어렵다.

첨부 도면들을 참조함으로써 본 발명은 더 잘 이해될 수 있고, 그의 다수의 특징들 및 이점들은 이 기술분야의 당업자들에게 명백해질 수 있다.

도 1은 본 발명의 실시예에 따른 컴퓨팅 시스템을 예시한다.

도 2는 본 발명의 실시예에 의해 이용되는 제어 신호 및 상태 신호 레지스터 공유를 예시한다.

도 3은 본 발명의 실시예에 따른 판독 복구를 갖는 제어 신호 및 상태 신호 레지스터 공유를 예시한다.

상이한 도면들에서의 동일한 참조 부호들의 이용은 유사 또는 동일한 아이템 들을 나타낸다.

다음의 설명에서, 다수의 특정 상세가 설명된다. 그러나, 본 발명의 실시예들은 이들 특정 상세 없이 실시될 수 있다는 것을 이해할 것이다. 다른 경우들에서, 이 설명의 이해를 불명료하게 하지 않기 위해 공지된 방법들, 구조들 및 기술들은 상세하게 나타내지 않았다.

"일 실시예", "실시예", "예시적인 실시예", "다양한 실시예" 등에 대한 언급들은, 설명된 본 발명의 실시예(들)가 특정 특징, 구조, 또는 특성을 포함할 수 있지만, 모든 실시예가 반드시 특정 특징, 구조, 또는 특성을 포함할 필요는 없다는 것을 나타낸다. 또한, "일 실시예에서"라는 문구의 반복된 사용은, 동일한 실시예를 지칭하는 것일 수도 있지만, 반드시 동일한 실시예를 지칭하는 것은 아니다.

본 명세서에서 이용되는 바와 같이, 별다른 특정이 없는 한, 공통 객체를 설명하기 위해 서열 형용사들(ordinal adjectives) "제1", "제2", "제3" 등을 이용하는 것은, 단지 동일한 객체들의 상이한 예시들을 지칭하는 것이며, 설명된 객체들이 주어진 시퀀스로, 시간적으로, 공간적으로, 등급으로, 또는 임의의 다른 방식으로 존재해야 함을 의미하는 것으로 의도되지 않는다.

이하의 설명으로부터 명백한 바와 같이 달리 구체적으로 언급되지 않는 한, 본 명세서 전반에 걸쳐 "프로세싱", "컴퓨팅", "계산" 등과 같은 용어를 이용하는 설명은, 물리적(전자적 등) 양으로 표현된 데이터를 처리하고 및/또는 그 데이터를 물리적 양으로 유사하게 표현되는 다른 데이터로 변환하는 컴퓨터 또는 컴퓨터 시스템, 또는 유사한 전자 컴퓨팅 디바이스의 동작 및/또는 프로세스를 지칭한다는 것을 잘 알 것이다.

유사한 방식으로, "프로세서"라는 용어는 레지스터들 및/또는 메모리로부터의 전자 데이터를 처리하여 그 전자 데이터를 레지스터들 및/또는 메모리에 저장될 수 있는 다른 전자 데이터로 변환하는 임의의 디바이스 또는 디바이스의 일부분을 지칭할 수 있다. "컴퓨팅 플랫폼"은 하나 이상의 프로세서를 포함할 수 있다.

도 1은 본 발명의 실시예에 다른 컴퓨팅 시스템(100)을 예시한다. 본 실시예에서, 컴퓨팅 시스템(100)은 프로세서(110)를 포함할 수 있으며, 프로세서는 마이크로프로세서, 마이크로컨트롤러, ASIC(application specific integrated circuit), PGA(programmable gate array), DSP(digital signal processor) 등과 같은 하나 이상의 범용 또는 특수 목적용 프로세서들을 포함할 수 있다. 컴퓨팅 시스템(100)은 일부 실시예들에서 컴퓨터 또는 데이터 프로세싱 시스템이라고도 불릴 수 있다.

프로세서(110)는 호스트 버스(115)에 연결될 수 있다. 메모리 컨트롤러라고 불릴 수 있는 메모리 컨트롤러 허브(memory controller hub; MCH)(120)가 또한 호스 버스(115)에 연결될 수 있다. AGP(Advanced Graphics Port) 버스(130)를 통해 MCH(120)에 비디오 컨트롤러(125)가 연결될 수 있다. 비디오 컨트롤러(125)는 디스플레이(135)에 연결될 수 있으며, 디스플레이(135)는 예를 들어, CRT(cathode ray tube) 디스플레이 또는 LCD(liquid crystal display)일 수 있다.

메모리 버스(145)를 통해 MCH(120)에 시스템 메모리(140)가 연결될 수 있다. 본 발명의 범위는 이것으로 한정되지 않지만, 시스템 메모리(140)는 예를 들어, SRAM(static random access memory), DRAM(dynamic random access memory), 또는 SDRAM(synchronous DRAM)과 같은 비교적 고속의 휘발성 메모리일 수 있다. 대안적으로 또는 부가적으로, 시스템 메모리(140)는 NAND 또는 NOR 플래시 디바이스와 같은 불휘발성 메모리를 포함할 수 있다.

MCH(120)는 시스템(110) 내의, 예를 들어, 프로세서(110), MCH(120) 및 시스템 메모리(140) 간의 정보의 전송을 제어할 수 있다. 즉, MCH(120)는 기입 또는 판독 동작들과 연관될 수 있는 데이터 신호들, 어드레스 신호들, 제어 신호들을 생성할 수 있다. MCH(120)는 또한 시스템 메모리(140)에 저장된 정보를 판독하는 데 이용될 수 있는 휘발성 랜덤 액세스 메모리(RAM) 버퍼(121)를 포함할 수 있다. 예를 들어, RAM 버퍼(121)는 시스템 메모리(140)로부터 판독된 정보를 버퍼링하는 데 이용될 수 있으며 시스템 메모리(140)에 기입된 정보를 버퍼링하는 데 이용될 수 있다.

MCH(120)는 또한 입출력(I/O) 확장 버스(165) 및 PCI(Peripheral Component Interconnect) 버스(170), 또는 대안적으로 PCI 익스프레스 버스와 같은 버스, 또는 다른 제3 세대 I/O 상호접속 버스에 연결되는 입출력 컨트롤러 허브(ICH)(160)에, 예를 들어, 허브 링크(155)를 통해, 연결될 수 있다. I/O 확장 버스(165)는 하나 이상의 I/O 디바이스들(180)에의 액세스를 제어하는 I/O 컨트롤러(175)에 연결될 수 있다. I/O 디바이스들(180)의 예는 예를 들어, 키보드 및/또는 마우스와 같은 입력 디바이스들, 예를 들어, 디스플레이 또는 스피커와 같은 출력 디바이스들, 및 예를 들어, 메모리 카드와 같은 저장 디바이스들을 포함할 수 있다. 대안적인 실시예에서, I/O 컨트롤러(175)는 다른 제어 기능들이 그럴 수 있는 것처럼 ICH(160) 내로 통합될 수 있다.

ICH(160)는 또한 저장 디바이스(185)에 연결될 수 있다. 저장 디바이스(185)는 예를 들어, 적어도 약 1 기가바이트(GB)의 저장 용량을 갖는 디스크 메모리와 같은 대용량 저장 디바이스일 수 있다. 다양한 실시예에서, 저장 디바이스(185)는 전기기계 하드디스크 메모리, 광 디스크 메모리, 또는 자기 디스크 메모리일 수 있지만, 본 발명의 범위는 이것으로 한정되지 않는다.

PCI 버스(170)는 예를 들어, 무선 인터페이스(190)를 포함하는 다양한 컴포넌트에 연결될 수 있으며, 무선 인터페이스(190)는 특정 실시예들에서 원격 디바이스들과 통신하는 데 이용될 수 있다. 도 1에 도시되지 않았지만, 무선 인터페이스(190)는 예를 들어, 무선 송수신기와 같은 다른 컴포넌트들과 함께, 다이폴 또는 다른 안테나를 포함하거나, 이 안테나에 연결될 수 있다. 다양한 실시예에서, 무선 인터페이스(190)는 외장형 애드인(add-in) 카드, 또는 내장형 디바이스를 통해 시스템(100)에 연결될 수 있다. 다른 실시예들에서, 무선 인터페이스(190)는 시스템(100)의 칩셋 내로 완전히 통합될 수 있다.

시스템(100)의 특정 컴포넌트들을 참조하여 설명하였지만, 설명되고 예시된 실시예들의 다수의 수정 및 변형이 가능할 수 있다는 것이 고려된다. 컴퓨팅 시스템은 예를 들어, 정보를 무선으로 전송할 수 있는 노트북 또는 랩톱 컴퓨터와 같은 휴대형 개인용 컴퓨터(PC)일 수 있다. 그러나, 본 발명의 실시예들은 예를 들어 셀룰러폰, 무선 PDA(personal digital assistant) 등과 같은 다른 무선 디바이스에 구현될 수 있다는 것을 이해해야 한다.

시스템(100)에 포함된 디바이스들은 어드레스 공간이 강요될 수 있다. 예를 들어, I/O 디바이스들(180)은 특정 시스템 어드레스들로 제한될 수 있다. 판독 가능하거나 기입 가능하기 위해, 새로운 특징들의 상태 및 제어 신호들은 기존의 어드레스 공간을 통해 액세스 가능해야 한다. 본 발명의 실시예들은 제어 신호 및 상태 신호 밀도 및 제어 신호들의 판독가능성을 향상시키기 위해 시스템(100) 내 디바이스들 중 임의의 것에 구현될 수 있다.

도 2는 본 발명의 실시예에 의해 이용되는 제어 신호 및 상태 신호 레지스터 공유를 예시한다. 레지스터(200)는 제어 신호 래치(210) 및 상태 신호 판독 로직(220)을 포함한다. 데이터 버스에 원하는 값을 넣고 기입 신호를 제어하는 것에 의해 제어 신호 래치(210)에 기입함으로써, 제어 신호는 원하는 값을 가질 수 있다. 상태 신호를 판독하는 것은, 판독 신호에 의해 제어되는 바와 같이 양방향 데이터 버스에 상태 신호의 현재 상태를 배치하는 것에 의해 실현된다. 예시되는 바와 같이, 제어 신호의 현재 상태는 판독될 수 없다는 것을 주목한다. 다른 제어 신호들은 간단함을 위해 도시되지 않는다(클록들, 리셋들 등).

도 3은 본 발명의 실시예에 따른 판독 복구를 갖는 제어 신호 및 상태 신호 레지스터 공유를 도시한다. 시스템(300)은 일련의 공유 제어 및 상태 레지스터(310-360)를 포함한다. 도시된 바와 같이, 상태 신호(STS0-15(3:0))가 레지스터 들 각각에 입력되고, 제어 신호들(CNTL0-15(3:0))이 레지스터들의 각각으로부터 출력된다. 양방향 데이터 버스에 의해 제어 신호가 기입되고 상태 신호가 판독된다. 판독, 기입 및 다른 제어 신호들은 간략함을 위해 도시되지 않는다. 멀티플렉서(370)는 모든 제어 신호(CNTL0-15(3:0)를 멀티플렉싱하여 상태 신호 STS15(3:0)를 생성한다. 제어 신호 CNTL15(3:0)는 또한 멀티플렉서(370)를 제어하기 위해 사용됨을 주의해야 한다. 각종 값들을 공유 제어 및 상태 레지스터(360)에 기입함으로써, 상이한 제어 신호들이 판독될 수 있다.

양방향 데이터 버스가 도 2 및 도 3에 도시되어 있다. 대안의 실시예에 따르면, 판독 버스 및 기입 버스가 이용될 수 있다. 본 발명은 이러한 점에 한정되지 않는다.

판독 복구를 위해 레지스터들 중 하나를 이용함으로써, 이전의 방법들로 이용할 수 없었던 상당한 양의 정보가 판독될 수 있다. 본 발명의 실시예에 따르면, 소정의 어드레스 공간에 대해 이용가능한 입력/출력 신호들의 수는 거의 2배이다. 도시된 바와 같이, 16개의 4비트 레지스터들을 이용하여, 60개의 상태 신호들이 판독될 수 있고 60개의 제어 신호들이 기입될 수 있으며 판독 출력들은 이전 방법들의 32 및 32와 비교된다. 이것은 동일한 어드레스 공간에 대해 "신호/레지스터 밀도"가 87.5% 증가한 것이다.

본 발명의 실시예들에 따르면, 이전의 생성 디바이스들과 동일한 어드레스 공간을 이용하면서 디바이스에 걸쳐 상태 및 제어 신호들의 수를 상당히 증가시킬 수 있다.

상술된 기술들은 그 방법을 실행하기 위해 컴퓨팅 시스템을 구성하는 컴퓨터-판독가능 매체로 구현될 수도 있다. 컴퓨터 판독가능 매체는, 예를 들어, 디스크 및 테이프 저장 매체를 포함하는 자기 저장 매체; 컴팩트 디스크 매체(예를 들어, CD-ROM, CD-R 등) 및 디지털 비디오 디스크 저장 매체와 같은 광저장 매체; 홀로그래픽 메모리; 플래시 메모리, EEPROM, EPROM, ROM과 같은 반도체 기반 메모리 유닛을 포함하는 불휘발성 메모리 저장 매체; 강자성 디지털 메모리들; 레지스터, 버퍼 또는 캐시, 주 메모리, RAM 등을 포함하는 휘발성 저장 매체; 및 예를 들어 영구 및 간헐 컴퓨터 네트워크, 점대점 원격통신 설비, 반송파 전송 매체, 인터넷을 포함하는 데이터 전송 매체 중 임의 수를 포함할 수 있으나, 이에 제한되지 않는다. 다른 신규 및 각종 유형의 컴퓨터 판독가능 매체를 이용하여 본원에 논의된 소프트웨어 모듈들을 저장 및/또는 전송할 수 있다. 예를 들어, 메인프레임, 미니컴퓨터, 서버, 워크스테이션, 퍼스널 컴퓨터, 노트패드, PDA, 각종 무선 디바이스 및 내장형 시스템을 포함하나 이에 제한되지 않는 많은 형태의 컴퓨팅 시스템들을 발견할 수 있다. 전형적인 컴퓨팅 시스템은 적어도 하나의 프로세싱 유닛, 관련 메모리 및 다수의 입출력(I/O) 디바이스들을 포함한다. 컴퓨팅 시스템은 프로그램에 따라 정보를 처리하고 I/O 디바이스들을 경유하여 결과의 출력 정보를 생성한다.

본 발명에 따른 구현들은 특정 실시예들의 문맥으로 기술되었다. 이러한 실시예들은 예시적이며 제한적이지 않도록 의도된다. 많은 변화, 번경, 추가 및 개선이 가능하다. 따라서, 본원에서 하나의 예시로서 설명된 컴포넌트들에 대해 복수의 예시가 제공될 수도 있다. 각종 컴포넌트들, 동작들 및 데이터 스토어들 사 이의 경계는 다소 임의적이고, 특정 동작들은 특정의 예시적인 구성들의 문맥으로 설명된다. 다른 기능의 할당은 계속되고 뒤따르는 청구범위 내에 있을 수 있다. 마지막으로, 각종 구성들 내에서 개별적인 컴포넌트들로 제공된 구조 및 기능은 결합된 구조 또는 컴포넌트들로서 구현될 수도 있다. 이들 및 다른 변화, 변경, 추가 및 개선은 뒤따르는 청구범위에 정의된 발명의 범위 내에 있을 수 있다.

Claims

복수의 공유 제어 및 상태 레지스터 - 상기 복수의 공유 제어 및 상태 레지스터의 각 비트 로케이션은 제어 신호에 대한 값을 설정하도록 기입가능하고 상태 신호에 대한 현재 값을 판독하도록 판독가능함 - ; 및

상기 복수의 공유 제어 및 상태 레지스터의 각각의 현재 값의 판독가능성을 제공하도록 구성된 멀티플렉서

를 포함하는 장치.
제1항에 있어서,

상기 복수의 공유 제어 및 상태 레지스터 중 하나로부터의 제어 신호들의 세트는 상기 멀티플렉서의 라인들을 선택하는 장치.
제2항에 있어서,

상기 복수의 공유 제어 및 상태 레지스터 중 상기 하나로부터의 제어 신호들의 세트는 상기 멀티플렉서로부터 출력되는 장치.
제1항에 있어서,

상기 복수의 공유 제어 및 상태 레지스터의 각각은 4개의 제어 신호들 및 4개의 상태 신호들을 지원하는 장치.
제1항에 있어서,

상기 복수의 공유 제어 및 상태 레지스터는 플래시 디바이스 내의 레지스터 공간 내에서 액세스가능한 장치.
제1항에 있어서,

상기 복수의 공유 제어 및 상태 레지스터의 각각은 디바이스의 어드레스 공간 내의 로케이션을 점유하는 장치.
제1항에 있어서,

상기 복수의 공유 제어 및 상태 레지스터의 각각은 판독 및 기입에 이용되는 양방향 데이터 버스에 접속되는 장치.
복수의 공유 제어 및 상태 레지스터를 제공하는 단계 - 상기 복수의 공유 제어 및 상태 레지스터의 각 비트 로케이션은 제어 신호에 대한 값을 설정하도록 기입가능하고 상태 신호에 대한 현재 값을 판독하도록 판독가능함 - ; 및

상기 복수의 공유 제어 및 상태 레지스터의 각 비트 로케이션의 제어 신호를 멀티플렉싱하여 상기 제어 신호의 현재 값의 판독가능성을 제공하는 단계

를 포함하는 방법.
제8항에 있어서,

상기 복수의 공유 제어 및 상태 레지스터 중 하나로부터의 제어 신호들의 세트는 상기 복수의 공유 제어 및 상태 레지스터의 어느 제어 신호들이 판독되는지를 선택하는 방법.
제8항에 있어서,

상기 복수의 공유 제어 및 상태 레지스터의 각각은 4개의 제어 신호들 및 4개의 상태 신호들을 지원하는 방법.
제8항에 있어서,

상기 복수의 공유 제어 및 상태 레지스터의 각각은 디바이스의 어드레스 공간 내의 로케이션을 점유하는 방법.
제11항에 있어서,

상기 디바이스는 플래시 디바이스인 방법.
제8항에 있어서,

상기 복수의 공유 제어 및 상태 레지스터의 각각은 판독 및 기입에 이용되는 양방향 데이터 버스에 접속되는 방법.
플래시 어레이;

복수의 공유 제어 및 상태 레지스터 - 상기 복수의 공유 제어 및 상태 레지스터의 각 비트 로케이션은 제어 신호에 대한 값을 설정하도록 기입가능하고 상태 신호에 대한 현재 값을 판독하도록 판독가능함 - ; 및

상기 복수의 공유 제어 및 상태 레지스터의 각각의 제어 신호의 현재 값의 판독가능성을 제공하도록 구성된 멀티플렉서

를 포함하고,

상기 복수의 공유 제어 및 상태 레지스터는 상기 플래시 어레이의 일부들을 제어하도록 기입가능하고 상기 플래시 어레이의 현재 상태를 제공하도록 판독가능한 시스템.
제14항에 있어서,

상기 복수의 공유 제어 및 상태 레지스터 중 하나로부터의 제어 신호들의 세트는 상기 멀티플렉서의 라인들을 선택하는 시스템.
제15항에 있어서,

상기 복수의 공유 제어 및 상태 레지스터 중 상기 하나로부터의 상태 신호들의 세트는 상기 멀티플렉서로부터 출력되는 시스템.
제14항에 있어서,

상기 복수의 공유 제어 및 상태 레지스터의 각각은 4개의 제어 신호들 및 4개의 상태 신호들을 지원하는 시스템.
제14항에 있어서,

상기 복수의 공유 제어 및 상태 레지스터의 각각은 디바이스의 어드레스 공간 내의 로케이션을 점유하는 시스템.
제14항에 있어서,

상기 복수의 공유 제어 및 상태 레지스터의 각각은 판독 및 기입에 이용되는 양방향 데이터 버스에 접속되는 시스템.