TWI360880B - Leakage test method for dynamic random access memo - Google Patents
Leakage test method for dynamic random access memo Download PDFInfo
- Publication number
- TWI360880B TWI360880B TW097121568A TW97121568A TWI360880B TW I360880 B TWI360880 B TW I360880B TW 097121568 A TW097121568 A TW 097121568A TW 97121568 A TW97121568 A TW 97121568A TW I360880 B TWI360880 B TW I360880B
- Authority
- TW
- Taiwan
- Prior art keywords
- line
- storage unit
- memory
- leakage current
- judged
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C2029/1202—Word line control
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Semiconductor Memories (AREA)
Description
1360880 96092 26813twf.doc/n 九、發明說明： 【發明所屬之技術領域】 本發明是有關於一種動態隨機存取記憶體的故障測試 方法，且特別是有關於一種具有凹陷閘極之動態隨機存取 記憶體的漏電流測試方法。 【先前技術】 隨著超大型積體電路(ULSI)技術的持續發展，積體電
路的積集度也日漸提升，而於製程中所產生的極微小的缺 陷就成為影響積體電路故障與否的關鍵。近年來，用來檢 測製程中所產生故障的故障檢測，已成為製程中的不 缺的標準步驟^ 故 ^對動態隨機存取記憶體而言，一般會先對記憶體元件 進行一個初步功能性測試(gross function test)，也是就萨由 簡單的讀寫測試判斷產品為合格或故障。在初步功能 試中’靖為轉之記憶體元件的轉原因_為物理=
障。之後，會再對通過初步功能性測試的產品進行漏 的電性測試’以再摘出不良品，來維護產品的品質 然而’當積體電路製程進步至次微米(sub_micr〇j製程 以及記憶體元件結構從二微結構變成三微結構，記憶 件的故卩早機制(failure mechanism)也變的更為複雜而旦兀 查明故障原因。 匆 【發明内容】 有鑑於此，本發明的目的就是在提供一種具有凹p 極之動態隨機存取記憶體的漏電流測試方法，可快速丨^ 1360880 96092 26813twf.doc/n 正確地找出漏電流的原因。 的漏tit種具有凹陷閑極之動態隨機存取記憶體 的漏方法，適用於一記憶體陣列中，記憶 包括多個記憶胞、依序互相平行排列的多條字元^及與字 „上呈垂直相交且依序互相平行排列的多條ς元 、’一 ° ”中’位元線包括第一位元線與第二位元線，第 凡線與第二位元線分別連接記憶胞中的一第— 第二記憶胞。第一記怜胞盥篦_ # v D心胞，、一 單元與第二儲存單元^第胞分別包括第—儲存 分別為第-健：或第=存單元 位，於第二儲存狀態的儲存電位。字元線 子70線、弟—字兀線、第三字元線與第四字 — π線與第二字元線通過第—記憶胞的第單子 儲存單元之間，而第三字元線與第四 第- 胞的第單元與第二儲存單元，通過第—己憶 二儲存單元㈣於第二記憶胞的第7記憶胞的第 試方法包括下列步驟H將同_個^= ”爲電流測 存單元及第二儲存單元程式化為m :憶胞中的第一儲 擾動通過記憶胞的其中-條字&線存狀態。接著； 存取記憶體衫合格。其巾，M j ’峨動態隨機 條字元線而造成通過記憶胞的另過讀、胞的其中一 則判斷為「故障」，並歸類為「空線讀取錯誤時， 型。當擾動通過記憶胞的其中—條二9加」的漏電流類 記憶胞的另-條字元線讀取錯_子3而不會造成通過 曰决時，則判斷為「合格」。 Γ360880 96092 26813twf.doc/n 下 發明所提出之具有凹關極之動態 漏電流測試方法可快速地及正確地判斷 出漏=_因，岐做製㈣錢以及產品的改善。 為讓本發明之上述和其他目的、舰和伽能更明顯 ’下文特舉實施例，並配合所關式，作詳細說明如 【實施方式】
本發明所提出之漏電流測試方法適用於測試具有凹陷 =極的動祕機存取記賴，可用以觸祕隨機存取記 L體s t與否，並且能分析出漏電流的原因。以下，先舉 例忒明具有凹陷閘極之動態隨機存取記憶體的結構。 ^圖1所繪示為本發明一實施例之具有凹陷閘極之動態 Ik機存取記憶體的上視圖。圖2所繪示為沿圖丨中，剖 面線之字元線的剖面圖。 睛同時參照圖1及圖2 ’記憶體陣列1〇2包括記憶胞 104、106、1〇8、字元線WL1〜WL6及位元線BL1〜BL2。 子元線WL1〜WL6的延伸方向為行方向，而位元線 BL1〜BL2的延伸方向為列方向。 各個記憶胞104、106、108的結構包括基底100、主 動區域110、凹陷閘極112、114、通過閘極116、118、接 觸窗120、122、124、隔離結構126、128及電容器130、 132。主動區域110位於隔離結構126、128之間。 凹陷閘極112、114的一部分陷入基底100中，其例如 是通過主動區域11〇之字元線的一部分。 7 1360880 96092 26813twf.doc/n 通過閘極116、118分別設置於隔離結構126與隔離結 構128上’其例如是通過主動區域11〇兩側之字元線的一 部分。 接觸窗120設置於凹陷閘極112與通過間極ιΐ6之間 的基底議上，用以連接位於其上方的電容器13〇。 接觸窗122設置於凹陷_114與通過間極ιΐ8之間 的基底1〇〇上，用以連接位於其上方的電容器132。 接觸窗124設置於凹陷閘極i 12與凹陷問極114之間 的基底100上，用以連接位於其上方的位元線。 記憶胞104、106、108分別包括第—儲存 第二儲存單元m。第-儲存單元134與第二儲 ％ 分別位於接觸窗124兩側。各第一儲存單元134盥 ，存單元的儲存狀態分射為第—儲餘態㈣^ 存狀態’且第-齡狀態的儲存電位低於第二儲存狀 儲存電位。在此實施例+，儲存電位較低的第 ^ 所儲存的資料例如是‘‘0，’，而儲存電位較高的第 ^ 態所儲存的資料例如是“Γ 。 @存狀 此外，兩相鄰記憶胞的其中之一的第-一 於兩相鄰記憶胞的其中之另一的第一儲^二_子早疋鄰近 〜牙保存早兀。舉例. 第二儲存單元136鄰近於記憶胞咖的
字元線WL1〜WL6依序互相平行排列。纟元 WL2通過記憶胞1〇4的第一儲存單元134鱼第二儲、 136之間，字元線WL3、WL4通過記憶胞1%㈣二Z 8 1360880 96092 26813twf. doc/n 單元134與第二儲存單元136之間，而字元線WL5、WL6 通過記憶胞108的第一儲存單元134與第二儲存單元136 之間。 位元線BL1〜BL2與字元線WL1〜WL6大體上呈垂直 相交且依序互相平行排列。位元線BL1連接記憶胞1〇6， 而位元線BL2連接記憶胞1〇4及記憶胞1〇8。位元線 BL1〜BL2與記憶胞1〇4、106、108的連接方式例如是透過 I 接觸窗124、138進行連接。 圖3所繪示為本發明一實施例之漏電流測試的流程 圖。 首先，請參照圖3，進行步驟S100，藉由程式化操作 對動態隨機存取記憶體中的每一個儲存單元寫入一特定資 料“0”或“Γ。 接著，進行步驟S102，開啟所選定之字元線。 然後，進行步驟S104，關閉所選定之字元線。 接下來，進行步驟S106，重複進行上述步驟sl〇2及 • 步驟S104。重複開啟及關閉所選定之字元線的動作稱之為 「擾動(disturb)」。其中’擾動的操作變數包括動作次數(N) 及動作時間(tRAS)等。重複開啟及關閉所選定之字元線的 次數由動作次數(N)所決定，而每一次開啟所選定之字元線 的時間由動作時間(tRAS)所決定。 之後，進行步驟S108，擾動其他字元線，直到每一條 字元線都受到擾動為止。 再者，進行步驟S110，藉由讀取操作判斷動態隨機存 9 1360880 96092 26813twf.doc/n 取記憶體是否故障。其中，當讀取的資料與寫入的次 同時’判斷為「故障」。當讀取的資料與寫 =不 時，判斷為「合格」。 耵貝枓相同 圖4所緣示為本發明一實施例之第一類漏電 動態隨機存取記憶體的上視圖。圖5所料為沿圖^之 ΙΙ-ΙΓ剖面線之字元線的剖面圖。於圖4及圖5中,Θ中 及圖2相同的構制使用相同的標號並省略其說明。、圖1 請同時參照圖4及圖5,在此實施例中，是以例 憶胞m的第-儲存單元134為例進行說明a己 方法包括下列步騾。 馬電机测試 首先，將同一個記憶胞1〇6中的第一 第，單元一為不同 -儲存單元134程式化為第二儲存㈣q，， 將= 存單元136程式化為第一儲存狀態“〇:。、第一儲 …接^，優動通過記憶胞1〇6的其中一條字元線，例如 疋予兀線WL4。 然後’判斷動癌隨機存取記憶體是否合格。其中，當 $通過記憶胞刚的字元線wu而造成通過記憶胞1〇6 么線WL3頃取錯誤時，則判斷為「故障」，並歸類 :工乏區增加」的漏電流類型。在此實施例中，所謂字 =線WL3讀取錯誤是指：在讀取記憶胞的第一儲存 =134日^·’原本字元線wu應該讀到的資料為“】’，’ 但疋所讀到的資料卻不是“丨，，的情況。 在此情泥下’發生故障的原因在於：當擾動字元線 1360880 96092 26813twf.doc/n WL4時’字元線WL4下方的空乏區140會增加，因此A 短了第一儲存單元134與位元線BL1之間的漏電路押 142，而造成漏電流的情況。 ^ 反之’當擾動通過記憶胞106的字元線WL4而不會 造成通過記憶胞106的字元線WL3讀取錯誤時，則 為「合格」。 、斷
同樣地，對於記憶胞106的第二儲存單元136進行測 試的方法為：藉擾動字元線WL3以及讀取字元線WL4來 判斷記憶胞106的第二儲存單元136是否故障。至於其他 =憶胞中之各儲存單元的測試方法，於此技術領域具有通 常知識者參考上述實施例所記載的方法可輕易得知，故於 此不再資述。
基於上述了知，弟一類漏電流測試是以同一個記恨胞 中兩條字元線為一組，在同一個記憶胞中的第一儲存單元 及第二儲存單元儲存不同資料類型的情況下，即可藉由擾 動其中一條字元線以及讀取另一條字元線來判斷記憶單元 是否發生因「空乏區增加」所造成的漏電流。 △圖6所緣示為本發明—實施例之第二類漏電流測試之 動癌隨機存取記憶體的上視圖。圖7所繪示為沿圖6中 III-III剖面線之字元線的剖面圖。於圖6及圖7中與圖 1及圖2相同的構件顺用相同的標號並省略其說明。 請同時參照圖6及圖7，在此實施例中，是以測試記 思胞1〇6的第-儲存單元1S4為例進行說明。漏電流 方法包括下列步驟。 11 1360880 96092 26813twf.doc/n 首先，將全部的第一儲存單元134及第二儲存 程式化為第一儲存狀態“〇” ^ 接著，擾動通過記憶胞1〇4的字元線WL2。 然後’判斷動態隨機存取記憶體是否合格。其中，各 擾動通過記憶胞1G4的字元線wu而造成通過記憶田 的字元線WL3讀取錯誤時，則騎為「故障」，
為通過閘極與主動區之間的介電層產生缺陷」的漏流 類型。在此實施财，所謂字元線乳3讀取錯誤是^ : 在讀取記憶胞106的第一儲存單元134時，原本字^ =L3應該項到的資料為“G”，但是所讀到的資料卻不是 “0”的情況。
在此情況下，發生故障的原因在於：當擾動字元線 WL2時，由於通過閘極116與記憶胞106的主動區ι10之 間的介電層144產生缺陷(例如是介電層144太薄或是存在 雜質）’因此在通過閘極116與記憶胞1〇6的主動區11〇之 間產生漏電路徑146，而造成漏電流的情況。 反之，當擾動通過記憶胞104的字元線WL2 而不會 造成通過記憶胞106的字元線WL3讀取錯誤時，則判斷 為「合格」。 上同樣地，對於記憶胞104的第二儲存單元136進行測 忒的方法為：藉擾動字元線WL3以及讀取字元線WL2來 判斷5己憶胞104的第二儲存單元136是否故障。至於其他 。己憶胞中之各儲存單元的測試方法，於此技術領域具有通 常知識者參考上述實施例所記載的方法可輕易得知 ，故於 96092 26813twf.doc/n 此不再贅述。 斤悟’第二顏電流測試是以通過位於不同 所:¾愫二郴兩個記憶胞的相鄰兩條字元線為-組，在 〇思L的所有儲存單元儲存“0，，之資料類型的j主 況下，即可藉由擾 m㈣的[月 線來判㈣愔。。擾動其中条子碰以及讀取另—條字元 介早7^是否發生因「通過·與主動區之間的 电層產生缺陷」所造成的漏電流。 為本發明—實施例之第三類漏電流測試之 ινϊλ/甩i«:子5己憶體的上視圖。圖9所繪示為沿圖8中 - 剖面線之字元線的剖面圖。於圖8及圖9中，盥圖 及圖2相_構制使肋同的標號並省略其說明Γ 請同時參照圖8及圖9，在此實施例中，是以測試記 ，106的第—儲存單A 134為例進行說明。漏電流測試 方法包括下列步驟。 百先’將全部的第一儲存單元134及第二儲存單元136 程式化為第二儲存狀態“Γ 。 接著，擾動通過記憶胞104的字元線WL2。 然後，判斷動態隨機存取記憶體是否合格。其中，當 擾，通過絲胞104的字元線WL2而造成通過記憶胞1〇田6 的線WL3讀取錯誤時，則判斷為「故障」，並歸類 ，儲存單元的儲存電位暫時提高」的漏電流類型。在此 實施例中，所謂字元線WL3讀取錯誤是指：在讀取記憶 胞106的第一儲存單元134時，原本字元線WL3應該讀 到的資料為“1”，但是所讀到的資料卻不是“1”的情況。 1360880 96092 26813twf.doc/n 在此情況下，發生故障的原因在於：當擾動字元線 WL2時，由於通過閘極Π6與記憶胞106的接觸窗12〇之 間產生「耦合效應(C0Uplmg effect)」，而使得記憶胞1〇6 的第一儲存單元134的儲存電位被暫時提高，而在第一儲 存單元134與位元線BL1之間產生漏電路徑148，而造成 漏電流的情況。 反之，§擾動通過s己憶胞1〇4的字元線WL2而不會
造成通過記憶胞觸的字元線WL3讀取錯誤時，則判斷 為「合格」。 _同樣地，對於記憶胞104的第二儲存單元136進行測 «式的方去為.藉擾動字元線饥3以及讀取字元線來 判斷記憶胞1〇4的第二儲存單元丨36是否故障。至於並他 儲存單元的測試方法，於此技術領域具；通 ^ >考上述實施例所記載的方法可輕易得知，故於 此不再贅述。 環、
^基於上述可知，第三類漏電流測試是以通過位於不同 j胞列之相鄰兩個記憶胞的相鄰兩條字 所有記憶胞t的財儲存單元儲存“丨，，之料型= 況下’即可藉由擾動其中一條字元線以及讀取二= 二判=元是否發生因「儲存單元的儲;以 徒间」所造成的漏電流。 τ 之動in不為本發明一實施例之第四類漏電流測試 動a機存取§己憶體的上視圖。於圖1〇中，與 的構件則使用相同的標號並省略其說明。’、 ° 96092 26813twf.doc/. 96092 26813twf.doc/. 是以測試記憶胞娜的 漏電流测財法包括下 請參照圖1〇,在此實施例中 第—儲存單元134為例進行說明 列步驟。 m 7t. ^〜甲的弟二儲存單元】κ * ，二的第-儲存單元134程式化為不同狀J憶胞 如’將記憶胞104中的第二儲存單元⑽ ^態。例 存狀態“〇”，且將記憶胞腿中 第—儲 化為第二儲存狀態“Γ。 ㈣儲存程式 接著，擾動通過記憶胞刚的字元線wu。 然後，判斷動態隨機存取記憶體是否合格。其中，冬 =通，記憶胞m的字元線WL2而造成通過記憶胞二 也广兀:線WL3讀取錯誤時’則判斷為「故障」，並歸類 :，、、尸网離結構中出現孔洞」的漏電流類型。在此實施例中， 所謂字，線WL3讀取錯誤是指：在讀取記憶胞應的第 存單元1M時，原本字元線饥3應該讀到的資料為 1 ’但是所讀到的資料卻不是“Γ的情況。 在此It/兄下’發生故障的原因在於：當擾動字元線 WL2時’由於§己憶胞1〇4與記憶胞ι〇6之間隔離結構(未 繪示）出現孔洞，因此在記憶胞1G4㈣第二儲存單元136 與記憶胞1G6中的第―儲存單元134之生漏電路徑 150 ’而造成漏電流的情況。 反之’當擾動通過記憶胞104的字元線WL2而不會 造成通過圯憶胞106的字元線WL3讀取錯誤時，則判斷 為「合格」。 15 1360880 96092 26813twf.doc/n 試的進行測 判斷記憶胞U)4㈣二儲存單^元線wL2來 當知巧技l 姑於此技術領域具有通 Ιίϊί述述實施例所記載的方法可輕易得知，故於 於上柯知，第四難電_試是叫過位於不同 鄰兩個記憶胞的相鄰兩條字元線為—电，在 ，，類型的情況下，即可藉由擾=;儲= 線以及娜另-條字元線來判斷記憶單极否發/因 離結構中出現孔洞」所造成的漏電流。 x w 之動示為本發明一實施例之第五類漏電流測試 之動級機存取讀體的上視圖。於圖u中， 的構件則使用相同的標號並省略其說明。” θ ° 第_=!!圖11，在此實施例中，是以測試記憶胞廳的 以夸早70134為例進行說明。漏電流綱方法包括下 中】〇! t將記憶胞104中的第一儲存單元134與記憶胞 如將儲存早兀134程式化為不同的儲存狀態。例 存狀的第—儲存料134程式化為第一儲 :且將記憶胞106中的第一儲存單元134程式 化為第二儲存狀態“Γ 。 接著，擾動通過記憶胞104的字元線％14。 16 1360880 96092 26813twf.doc/n 然後’判斷動態隨機存取記憶體是否 擾動通過記憶胞104的字元線wu而造 ;’ t 的字元線脱3讀取錯誤時，則判斷為「故障=106 為「相鄰兩電容器之間的介電層產生缺陷」的漏^t歸類 在此實施财，所謂字元線WI3錄錯 。 記憶胞106的第一儲存單元134時，原I字:，取
該讀到的資料為丫，但是所讀到的資料卻4二3應 情況。 的 在此情況下，發生故障的原因在於：當擾 wL1時，由於記憶胞104的電容器13〇與 2 介電層產生缺陷(例如是介電層太薄^ 存在雜質）因此在讀胞刚的電容器⑽與記-疋 ^電容器⑽之間缝漏電雜152，而造絲料的= 反之，當擾動通過記憶胞104的字元線WL1而
造成通過記憶胞1〇6的字元線WL3讀取錯誤時，ς 為「合格」。 J所 同樣地，對於記憶胞104的第—儲存單元134進行浼 試的方法為：藉擾動字元線WL3以及讀取字元線WLl丁= 判斷記憶胞104的第一儲存單元134是否故障。至於其他 記憶胞中之各儲存單元的測試方法，於此技術領域具&通 常知識者參考上述實施例所記載的方法可輕易得知，故於 此不再贅述。 上述所介紹的第五類漏電流測試方法是用以測試第/ 17 l36〇88〇 96092 26813twf_doc/n ^存下介紹第五咖電流測S方法觀第一儲存 早70的方法，以測試記憶胞H)6的第二儲存單元二二 進行說明。—m方法包括下列步驟。 為例 中二將104中的第二儲存單元136與記憶胞 如，將136程式化為不同的儲存狀態。例 =二:，106中的第二儲存 化為弟一儲存狀態1” 。 接著’擾動通過記憶胞104的字元線肌2。 然後’騎動態隨機存取記憶體是否合格。1中，當 的字元線WL2 *造成通過記憶胞106 irrf 棘錯誤時，關斷為「故障」，並歸類 2相㈣電容||之_介電層鼓缺 =實施射’觸字⑽WL4魏鑛是•取 =胞=的第二儲存單元136日寺，原本字元線WL4應 ^買到的貧料為“1” ’但是所讀到的資料卻不是“广的 情況。 下’發生故障的原因在於：當擾動字元線 =時’由於記憶胞104的電容器132與記憶胞觀的電 =132之間的介電層產生缺陷(例如是介電層太薄或是 存在雜質），因此在記憶胞1〇4的電容器m與記憶胞1〇6 的電容II 132之間產生漏電路徑154，而情 況。 反之’當擾動通過記憶胞104的字元線wu而不會 18 1360880 96092 26813twf.doc/n 造成通過記憶胞1()6的字元線 為「合格」。 喂取錯誤時，則判斷 :，記憶胞104的第二儲存單元136進行測 判斷記憶胞UH的第二儲存單元136是否故 記憶胞中之訂轉單元_財法，於 :=考上述實施例所記载的方法可輕易：，、= 基於上述可知，第五類漏電流測試是以通過位於 記憶胞列之__織胞、關以讀取位 列之相鄰兩個第-儲存單元(或第二儲存單元)的兩條t 線為、一組，在位於不同記憶胞列之相鄰的兩個第一儲存單 元（或第二儲存單元)儲存不同資料類型的情況下，即可藉 由擾動八中條子元線以及讀取另一條字元線來判斷記憶 單元是否發生因「相鄰兩電容器之間的介電層產生缺陷」 所造成的漏電流。 以上介紹了五種不同類型的漏電流測試方法，然而對 於同一動隨機存取記憶體所進行需進行哪些漏電流測 試’以及所選擇這些漏電流測試方法的先後順序並沒有特 別的限制。一般來說，會先進行第一類漏電流測試，再選 擇性地進行其他漏電流測試。 由上述各實施例可得知，本發明所提出之具有凹陷閘 極之動態隨機存取記憶體的漏電流測試方法可藉由選定特 定資料拓撲(data topology)類型、擾動特定字元線以及讀取 1360880 96092 26813twf.doc/n 操作來快速地測試是否存在漏電流的情況，並且能夠正 地判斷出漏電流的原因，而有利於製程的改進以及產品的 改善。 雖然本發明已以實施例揭露如上，然其並非用以限定 本發明，任何熟習此技藝者，在不脫離本發明之精神和範 圍内，當可作些許之更動與潤飾，因此本發明之保護範圍& 當視後附之申請專利範圍所界定者為準。 【圖式簡單說明】 圖1所繪示為本發明一實施例之具有凹陷閘極之動態 隨機存取記憶體的上視圖。 圖2所繪示為沿圖1中u剖面線之字元線的剖面 圖。 圖3所繪示為本發明一實施例之漏電流測試的流 圖。 圖4所繪示為本發明一實施例之第一類漏電流測試之 動態隨機存取記憶體的上視圖。 圖5所繪示為沿圖4中ΙΙ-ΙΓ剖面線之字元線的剖面 圖。 。 圖6所繪示為本發明一實施例之第二類漏電流測試之 動態隨機存取記憶體的上視圖。 圖7所繪示為沿圖6中ΙΙΙ-ΙΙΓ剖面線之字元線的剖 面圖。 圖8所繪示為本發明一實施例之第三類漏電流測試之 動態隨機存取記憶體的上視圖。 20 1360880 96092 26813twf.doc/n 圖9所繪示為沿圖8中IV-IV’剖面線之字元線的剖 面圖。 圖10所繪示為本發明一實施例之第四類漏電流測試 之動態隨機存取記憶體的上視圖。 圖11所繪示為本發明一實施例之第五類漏電流測試 之動態隨機存取記憶體的上視圖。 【主要元件符號說明】 100 :基底 102 :記憶體陣列 104、106、108 :記憶胞 110 :主動區域 112、114 :凹陷閘極 116、118 :通過閘極 120、122、124、138 :接觸窗 126、128 :隔離結構 130、132 :電容器 134 :第一儲存單元 136 :第二儲存單元 140 :空乏區 142、146、148、150、152、154 :漏電路徑 144 :介電層 BL1〜BL2 :位元線 S100、S102、S104、S106、S108、S110 :步驟標號 WL1-WL6 :字元線 21
Claims (1)
1360880 96092 26813twf.doc/n 十、申請專利範圍： 、1. 一種具有凹陷閘極之動態隨機存取記憶體的漏電流 測試方法，適用於-記憶體陣列中，該記憶體陣列包括^ 個記憶胞、依敍相平行顧的乡料元線紗該些字元 線大體上呈垂直相交且依序互相平行排列的多條位⑽， 其中該些位元線包括-第—位元線與—第二位尤線， 二位兀線触第二位元線分別連接軸記憶胞巾的一第— 5己憶胞與-第二記憶胞’該第—記憶胞與該第二記憶胞分 別包括-第-儲存單元與―第二儲存單元，錢第一儲 2與各該第二儲存單元分別為_第—儲存狀態或一第二 儲存狀態’且該第-儲存狀態的儲存 狀態的儲存餘，料元線包括―第—字 ^ ^ J線厂第三字元線與-第四字元線，該第1字元ί茲 ^Γ70線通猶第—記憶胞的該第—儲存單元與該第二 ::::之間J而该第三字元線與該第四字元線通過該第 ^己憶胞職第i存單元與該第二儲存單元之間，且該 胞的Ϊ第二儲存單元鄰近於該第二記憶胞的該第 儲存早兀，該漏電流檢測方法包括： 個記憶胞巾的該第i存單元及該第二儲存單 π程式化為不同的儲存狀態； t通過各該記憶胞的其中—條字元線；以及 Ί斷遠動態隨機存取記憶體是否合格，其中 各該觀憶胞的其中―條字元線而造成通過 x ° —條字元線讀取錯誤時，則判斷為「故 22 1360880 96092 26813twf.doc/n 障」，並歸類為「空乏區增加j的漏電流類型， 當擾動通過各該記憶胞的其中一條字元線而不會造成 通過各該5己憶胞的另一條字元線讀取錯誤時，則判斷為「人 格」。 2.如申請專利範圍第1項所述之具有凹陷閘極之動熊 隨機存取記憶體的漏電流測試方法，在判斷為「合柊〜 後，更包括： D。」之
將全部的該些第一儲存單元及該些第二儲存單元程i 化為該第一儲存狀態； ^ 擾動該第二字元線；以及 判斷該動態隨機存取記憶體是否合格，其中 當擾動該第二字元線而造成該第三字元線讀取錯$ 時，則判斷為「故障」，並歸類為「通過閘極與主動區: 間的介電層產生缺陷」的漏電流類型， ° 當擾動該第二字元線而不會造成該第 誤時，則麟為「合格」。
3.如申料__ 2顿狀具有 隨機存取記憶體的漏電如m方法， 後，更包括： 丨勺3格」《 化為存單元及該些第二儲存單元程; 擾動3袁.第二字.元線；以及 判斷該動態隨機存取記憶體是否合格，发中 當擾動該第三字元線而造成該第二字轉讀取錯言 23 1360880 96092 26813twf.doc/n 時，$判斷為「故障」，並歸類為「通過 間的介電層產生缺陷」的漏電流類型， 〜主動區之 當擾動該第三字元線而不會造成該第 誤時，則判斷為「合格」。 于兀線項取錯 隨機第1項所述之具有凹陷閘極之動離 ==體的漏電流測試方法’在判斷為「合格動: 化為存單元及該些第二储存單元程式 擾動該第二字元線；以及 判斷该動態隨機存取記憶體是否合格，其中 主當f動該第二字元線而造成該第三字元線讀取錯誤 時，則判斷為「故障」，並歸類為「儲存單元的儲存電位 暫時提高」的漏電流類型， ㈣孖電位 虽擾動該第二字元線而不會造成該第三字元線讀取錯 誤時，則判斷為「合格J。 5.如申μ專利範jus 4項所述4具有凹齡〗極之動態 隨機存取記憶體的漏電流測試方法，在判斷為「合格」之 後，更包括： 將全部的該些第一儲存單元及該些第二儲存單元程式 化為該第二儲存狀態； 擾動該第三字元線；以及 判斷該動態隨機存取記憶體是否合格，其中 當擾動該第三字元線而造成該第二字元線讀取錯誤 24 1360880 96092 26813twf.doc/n 時，則判斷為「故障」，旅歸類為「儲存單元的儲存恭 暫時提高」的漏電流_型， &位 s擾動該第二子元線而不會造成該第二字元線讀 誤時，則判斷為「合格」。 ’’曰 6. 如申請專利範圈第丨項所述之具有凹陷閘極之 隨機存取記憶體的漏電流測試方法，在判斷為「合 匕 後，更包括： σ。」之 將該第-記憶胞中的該第二儲存單元與該第 中的該第一儲存單元程式化為不同的儲存狀離、，思胞 擾動該第二字元線；以及 判斷該動態隨機存取記憶體是否合格，其中 士當擾動該第二字元線而造成該第三字元綠 故障」’並歸類為「隔離結構中出H疾」 誤時線而不會造成該第三字元線讀取錯 7. 如申請專利範圍第6項所 隨機存取記.It體的漏電流⑼方有凹陷閘極之動態 後，更包括： 、以方法’在判斷為「合格」之 將該第一記憶胞中的該第二 中的=第-儲存單元程式化為不同的第二記憶胞 擾動該第三字元線；以及 狀心’ 判斷該動態隨機存取記憶體是否 當擾動該第三字元線而造成兮第V、中 °Λ弟—子兀線讀取錯誤 25 I36〇88〇 96092 26813twf.doc/n 時 ’則判斷為「故障」，祐辕翻去「一 的漏電流類型， ”、'、、、㈤離結構中出現孔洞」 當擾動該第三字元结而z么 誤時，則判斷為「合格\。 s坆該第二字元線讀取錯 8·如申請專利範圍第1項所述之且古 ;ί機存取記憶體的漏電流測試方法，：判斷動態 後，更包括： 馬合格」之
將該第-記憶胞中的該第一儲存 中的該第-儲存單元程式化衫同的儲存狀=二錢胞 擾動5亥第一字元線；以及 判斷該動態p遺機存取記憶體是否合格，其中 當擾㈣第-字元線而造成該第三字 :則判斷為「故障」’並歸類為「相容 介電層產生缺陷」的漏電流類@， mi的
當擾動該第-字元線而不會造成該第 誤時’則判斷為「合格」。 取錯 p撫9六如中請專利範圍第8項所述之具有凹陷閘極之動態 思機存取S己憶體的漏電流測試方法，在判斷為「人 〜、 後，更包括： *· σ σ」之 中的::第胞中的該㈣存單元與該第二記憶胞 Υ的該第一儲存早元程式化為不同的儲存狀態； 擾動該第三字元線；以及 判斷該動態隨機存取記憶體是否合格，其中 當擾動該第三字元線而造成該第—字元線讀取錯誤 26 1360880 96092 26813twf.doc/n 時，則判斷為「故障J ’並歸類為「相鄰兩電容器之間的 介電層產生缺陷」的漏電流類型， 當擾動該第二子元線而不會造成該第一字元線讀取許 誤時，則判斷為「合格」。 1 10.如申請專利範圍第8項所述之具有凹陷閉極之動 悲隨機存取記憶體的漏電流測試方法，在判斷為「人才欠 之後，更包括： Q Q」
將第一記憶胞中的該第二儲存單元與該第二記情胞 的該第二儲存單元程式化為不同的儲存狀態； 〜 擾動該第二字元線；以及 當擾動該第二字元線而造成該第四字元線讀取。 時，則判斷為「故障」，並歸類為「相鄰兩電容器曰决 介電層產生缺陷」的漏電流類型， B的
菖擾動該苐一字元線而不會造成該第 誤時’則判斷為「合格」。 四予元線讀取錯 11.如申請專利範圍第1〇項所述之具有凹 態隨機存取記憶體的漏電流測試方法，在 [丄之動 之後’更包括： 句s格」 將第一記憶胞中的該第二儲存單元與該第 的該第二儲存單元程式化為不同的儲存狀態； 擾動該第四字元線；以及 “ 冗憶胞中 判斷該動態賴存取記憶體衫合格，其中 當擾動該第四字元線而造成該第二字元線 頃取錯誤 27 96092 26813tw£doc/n =則判斷為「故障」，並歸 介電層產生缺陷」的漏電流類型，才目㈣包谷益之間的 當擾動該第四字元線而不會 誤時，則判斷為「合格」。 战4弟一子兀線％取錯 態隨二 各該字元線的操作包括： 方去其中擾動所選定之 ⑴開啟所選定之各該字元線； (2) 關閉所選定之各財元線；以及 (3) 重複進行上述步驟(1)及(2)。 離Ρ媳;專利㈣第1項所述之具有凹陷閘極之動 ^存取記憶體的漏電流職方法，其憎動所選定之 谷孩子兀線的操作變數包括動作次數。 &左14.如申凊專利範圍第丨項所述之具有凹陷閘極之動 悲隨，存取記憶體的漏電流測試方法，其中擾動所選定之 各該字元線的操作變數包括動作時間。 28
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW097121568A TWI360880B (en) | 2008-06-10 | 2008-06-10 | Leakage test method for dynamic random access memo |
| US12/173,823 US7764555B2 (en) | 2008-06-10 | 2008-07-16 | Leakage testing method for dynamic random access memory having a recess gate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW097121568A TWI360880B (en) | 2008-06-10 | 2008-06-10 | Leakage test method for dynamic random access memo |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200952156A TW200952156A (en) | 2009-12-16 |
| TWI360880B true TWI360880B (en) | 2012-03-21 |
Family
ID=41400200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW097121568A TWI360880B (en) | 2008-06-10 | 2008-06-10 | Leakage test method for dynamic random access memo |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7764555B2 (zh) |
| TW (1) | TWI360880B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102111738B1 (ko) | 2013-06-05 | 2020-05-15 | 삼성전자주식회사 | 메모리 장치, 메모리 시스템 및 이의 동작 방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5191555A (en) * | 1990-07-31 | 1993-03-02 | Texas Instruments, Incorporated | Cmos single input buffer for multiplexed inputs |
| JP2007250060A (ja) * | 2006-03-15 | 2007-09-27 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
| JP2007273028A (ja) * | 2006-03-31 | 2007-10-18 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
-
2008
- 2008-06-10 TW TW097121568A patent/TWI360880B/zh not_active IP Right Cessation
- 2008-07-16 US US12/173,823 patent/US7764555B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20090303817A1 (en) | 2009-12-10 |
| US7764555B2 (en) | 2010-07-27 |
| TW200952156A (en) | 2009-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Chen et al. | RRAM defect modeling and failure analysis based on march test and a novel squeeze-search scheme | |
| CN104272122B (zh) | 用于未被编程的otp存储器阵列的测试单元 | |
| US20130039139A1 (en) | Method of Stressing Static Random Access Memories for Pass Transistor Defects | |
| CN107424645B (zh) | 半导体存储器件及静态随机存取存储器器件 | |
| KR101061080B1 (ko) | Ｓｒａｍ 셀과 어레이 테스트 장치 및 방법 | |
| US20090103390A1 (en) | Three Dimensional Twisted Bitline Architecture for Multi-port Memory | |
| JP3768143B2 (ja) | 磁気メモリ装置 | |
| US9053889B2 (en) | Electronic fuse cell and array | |
| US10192635B1 (en) | FinFET-based memory testing using multiple read operations | |
| CN101174474A (zh) | 分离栅极闪存的故障检测方法 | |
| KR102378537B1 (ko) | Gidl 스크린을 위한 워드라인 드라이버, 이를 이용하는 반도체 메모리 장치 및 테스트 방법 | |
| TWI360880B (en) | Leakage test method for dynamic random access memo | |
| JP2002093189A (ja) | 集積メモリ | |
| JP2003151261A (ja) | 半導体記憶装置及び半導体記憶装置の読み出し方法 | |
| JP5587141B2 (ja) | 半導体装置 | |
| US9865601B2 (en) | Semiconductor integrated circuit | |
| Copetti et al. | Evaluating a New RRAM Manufacturing Test Strategy | |
| KR101892415B1 (ko) | 자기 저항 메모리 장치 및 이에 있어서 메모리 셀 불량 검사 방법 | |
| CN101572264A (zh) | 半导体集成电路器件 | |
| Al-Ars et al. | Defect oriented testing of the strap problem under process variations in DRAMs | |
| JP2011138581A (ja) | 半導体記憶装置 | |
| Nair et al. | Variation-aware fault modeling and test generation for STT-MRAM | |
| WO2023284091A1 (zh) | 存储器的检测方法和存储器的检测装置 | |
| US10937481B1 (en) | Polarity swapping circuitry | |
| KR101915845B1 (ko) | 자기 저항 메모리 장치 및 이에 있어서 메모리 셀 불량 검사 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |