TWI357886B - Stamp having nanometer scale structure and applica - Google Patents

Stamp having nanometer scale structure and applica Download PDF

Info

Publication number
TWI357886B
TWI357886B TW096129925A TW96129925A TWI357886B TW I357886 B TWI357886 B TW I357886B TW 096129925 A TW096129925 A TW 096129925A TW 96129925 A TW96129925 A TW 96129925A TW I357886 B TWI357886 B TW I357886B
Authority
TW
Taiwan
Prior art keywords
nano
layer
mold
scale
forming
Prior art date
Application number
TW096129925A
Other languages
English (en)
Other versions
TW200906712A (en
Inventor
Chiu Lin Yao
Ta Cheng Hsu
Min Hsun Hsieh
Original Assignee
Epistar Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epistar Corp filed Critical Epistar Corp
Priority to TW096129925A priority Critical patent/TWI357886B/zh
Priority to US12/222,548 priority patent/US8791029B2/en
Publication of TW200906712A publication Critical patent/TW200906712A/zh
Application granted granted Critical
Publication of TWI357886B publication Critical patent/TWI357886B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091Scattering means in or on the semiconductor body or semiconductor body package

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Description

1357886 . 七、指定代表圓: ^ (―)本案指定代表圖為:第(3 )圖。 (二)本代表圖之元件符號簡單說明: 1〜基板,2〜緩衝層;8~模仁層;9〜具有奈米級之模仁結構。
八、本案若有化學式時,請揭示最能顯示發明特徵的化學式: 無 九、發明說明: 【發明所屬之技術領域】 本發明係揭示一種奈米級模仁結構及其在發光元件 上之應用。 【先前技術】 固態發光元件’例如發光二極體的發光效率必須透過增加内部效 率(internal efficiency)和光取出效率(lightextracti〇n)兩方面來提 昇,包括p-n接面(p-njunction)發光層效率的改善,或用不同基板和 4 1357886
各種長SS技術等方式來提高發光效率。*進^步的改善可利用表面粗 糙化處理。因為在原本平坦之表面,入射角17度以内的光線可以取 出’但超過17度就會因全反射而反射回來。若經過粗化處理,可減 少全反射發生機率並增加光取出率。目前最有效的方法是在晶片表 面或基板上製作微結構,以構成界面粗化或降低介面折射率差距, 降低光線在發光二極體晶片全反射的機率。做法上通常是以離子蝕 刻(Reactive I〇n Etching, RIE)或感應耦合電漿離子蝕刻系統 (Inductively Coupled Plasma Reactive Ion Etching,ICP-RIE)之製程設 備技術來形成表面奈米級粗糙度,但此法有均勻性與重複性不佳等 問題。隨著半導體產業的蓬勃發展,製程技術不斷地創新,具有高 '均勻性的奈米製程不再是遙不可及的技術,如何利用奈米技術提升 發光二極體的發光效率,則為下世代的研發重點。
目前有許多不同的奈米技術在發展。如在傳統半導體製程中,黃 光微影技術從深紫外線(DUV)的KrF 248nm曝光源往前縮短至ArF 193nm及F2 157nm等,此類均屬於光學微影技術領域;另外非光 學微影技術也有電子束直寫技術(E-beam direct write)、限角度散 射投影式電子束微影術(SCALPEL)、X-ray微影技術、聚焦離子 束微影技術(FIB)等’其製程技術都具有將線寬縮小至丨⑻脑以下之 月b力,然而其έΧ備成本也呈現倍數式成長。一般而言,較具量產能 1357886 力之DUV和SCALPEL的設備成本極高,而電子束直寫技術雖具有 極短之波長(電子波長極短)、極佳之解析度(可至⑴啦以下)且不須 要光罩,然而電子束郷術無法像光學步賴大量生產晶片,而限
制其發展。年美國普林斯頓Α^·γ教授提出奈米轉印 技術(Nano-hnprint,M),此技術是利用表面具有奈米結構之一精密 模仁(stamp) ’在塗佈有熱塑性高分子材料(如pR)之一基板上,將溫 度提高至玻璃轉換溫度(Tg)以上進行此精密模仁壓印(i__ 程,使得此熱祖高分子材瓶著模仁表面結構而成形1溫度冷 卻之後高分子材料隨’移職仁,並贼_清除雜光阻進 而將模i__L之圖案轉印至基板上,其製作流_似傳統熱壓成型 法’製程流雜如第1圖所示。奈轉印技術其轉印過程中只需先製 作好奈米線t之模仁,即可大量複製,具量產之優勢,可彌補電子
束直寫微職魅率低之缺點’且細備成本也遠較光學步進機來 得低。 就奈米轉印技術的意義而言,可定義為「將具有奈米結構之模仁, 透過各種方式(如熱壓、UV光曝照等)將此結構圖案轉印至特定材 料上,使其_A量轉印/量產化之目的」。基於此—技術發展的理 很月.4可看出此一技術的優勢便在於⑴可達到奈米級小線寬⑺ 轉印逮度快:相對於目前現有奈米級成型技術,具有量產優勢。因此,
L 整個技術重點在於「模仁結構的精密製作J。常見的模仁製作方法是 利用電子束微影直寫或離子光微影技術等方式製作,但因製作費時, 價格高居不1-此外,此類型的模仁大多為步進離ep_profile)的高 低起伏樣式,雖可應用於發光二極體輸出光的控制(例如光子晶體), 但對於發光二極體的取出效率幫助綠,主要是目為發光二極體的光 大多由奈米結構的侧壁出光。 【發明内容】 本發明種具有奈米結構之账,其具有_基板,此一 基板可為氧她3切;_緩_錄該基板上方,此缓衝層可為 氮化鎵金屬或"電材料,具有奈米結構之一模仁層位於該麟 層上方’此模仁層為未掺雜氮化錄或η型氮化鎵材料。 本發明提供—麵型式哺賴仁製財法,__液體 受材料晶格梅象雜,_出奈纽之特定結構或圖樣, 以此模仁搭配蝴鴨’辭補_卩至碰哪晶 片的正面或背面’再藉_技術將圖樣轉移至半導體上,達到 藉由粗化提昇LED之光取出效率。 【實施方式】 本發月揭4種製作具有奈米結構之模仁及其製造方法。為使本 發月之敘述更加詳盡與元備,可參照下列描述並配合第2圖至第8圖 之圖示。 實施例一 如第2圖所τμ’利用有機金屬化學氣相沉積法在氧化鋁 (SaPPhlre)基板丨上成長例如由未捧雜氣化錄㈣叫所形成之一緩 衝層2 ,模仁層3,其中例如為未掺雜氮化鎵(u_GaN^n型掺 雜氮化鎵(n-GaN) ’且賴仁層厚度至μ麵_)。藉由有機 金屬化學氣相_法製作參數的調整,使得模仁層上表面可形成具有 据齒狀(二角形)的圖案’其尺寸為1〇肺至1〇〇〇nm,週期為2〇啦至 2000nm圖案·之奈米級模仁結構7 〇 實施例二 • · 如第3圖所示,利用有機金屬化學氣相沉積法(M〇CVD)在氧化鋁 (Sapphire)基板1上成長例如由未掺雜氮化鎵(u_Gais^所形成之一緩衝 層2 ’ ; 一模仁層8,例如為未掺雜氮化鎵(u_GaN)或η型掺雜氮化鎵 (n-GaN),且該模仁層厚度至少為5〇〇〇埃(Α) 〇接著,以80〇c氮氧化 鉀(KOH)姓刻液蝕刻模仁層3分鐘後,使其具有鋸齒狀(三角形)之圖 案’且其尺寸為10nm至lOOOnm,週期為2〇nm至2000nm圖案之奈米級 1357886 模仁結渺。 實施例三 另-實施例如第4圖所示,利用機金屬化學氣相沉積法師㈣) 在氧化^(Sapphire)暫時基糾上成長例如由未掺雜氮化錄所形成之 -連接層13 13;-模仁層12 ’例如絲掺賴化鎵或㈣捧雜氮化 鎵’且該模仁層厚度至少為5_埃(A)。再利用電子搶择㈣或集結 式電聚辅助化學氣相沉積系統(Plasma_Enhanced Chemkal Vapw
Deposition,PECVD)成長一緩衝層(buffer iayer)1丨,例如為金屬或介電 材料;然後於緩衝層上表面黏結一矽基板。接著,使用雷射剝離(Laser lift off)技術去除氧化鋁暫時基板14,再以感應耦合電漿離子蝕刻系統 (Inductively Coupled Plasma Reactive Ion Etching, ICP-RIE)银刻去除 由未摻雜氮化鎵所形成之連接層。最後以8〇〇C氫氧化鉀钱刻液,钱 刻η型掺雜氮化鎵之模彳二層3分鐘,使其上表面形成具有鋸齒狀(三角 形)之圖案,且其尺寸為l〇nm至lOOOnm,週期為20nm至2000nm圖案 之奈米級模仁結構16 » . 本發明之奈米級模仁結構的製造方法可應用於發光元件的製 作,以在發光元件之至少一、材料層之表面形成粗糙化結構。如第5圖 所示,其係本發明奈米級模仁結構應用於發光元件的製作例一之剖面 不意圖。發光元件100可為-發光二極體元件,包含蟲晶基板1〇2、蟲 日日結構112、透明導電層110、p型電極J 16及〇型電極】18所構成。磊晶 結構112至少包含堆疊在蟲晶基板1〇2上之n型半導體層1〇4、發光層 1〇6以及ρ型半導體層108。其中η型半導體層1〇4與ρ型半導體層1〇8之 材料可例如為氮化鎵,發光層106可例如為多重量子井結構透明導 電層11〇之材料可例如為氧化銦錫。再從透明導電層11〇、磊晶結構ιΐ2 由上而下利用侧方式侧至曝露η型半導體層1〇4之一部份,η型電 極118形成於η型半導體層1〇4曝露部份之上;師型電極116形成於透 明導電層110之-部份L在本例巾,僅透明導電層〗1G之表面設有奈 米圖案114,其中此奈米圖案114可利用如本發明之上述實施例一至三 所述之奈米級之模仁結構以第1圖的方式轉印而成。藉由透明導電層11〇之 表面所設之奈米圖案114 ’可大幅降低發光層1〇6發出的光產生全反射 的機率,進一步可有效提升發光元件1〇〇之發光效率。 如第6圖所示,其係本發明奈米級模仁結構應用於發光元件的製 作例二之剖面示意圖。發光元件2〇〇可為一發光二極體元件,包含蟲 晶基板202、磊晶結構212、透明導電層210、p型電極216及n型電極218 所構成。磊晶結構212至少包含堆疊在磊晶基板2〇2上之η型半導體層 204、發光層206以及ρ型半導體層2〇8。其中η型半導體層2〇4與ρ型半 導體層208之材料可例如為氮化鎵,發光層2〇6可例如為多重量子井結 1357886 構,透明導電層210之材料可例如為氧化銦錫。再從透明導電層21〇、 磊晶結構212由上而下利用#刻方式姓刻至曝露n型半導體層204之一 部份,η型電極218形成於η型半導體層204曝露部份之上;而p型電極 216形成於透明導電層210之一部份上。在本例中,ρ型半導體層2〇8 之表面設有奈米圖案214,且透明導電層210之表面亦設有奈米圖案 224 ’其中此奈米圖案2ΐ4及224可利角如本發明之上述實施例一至三 所述之奈米級之模仁結構以第1圖方式轉印而成β藉由ρ型半導體層208 與透明導電層210之表面所設之奈米圖案214與224,可大幅降低發光層 206發出的光產生全反射的機率,進一步可有效提升發光元件2〇〇之發 光效率。
如第7圖所示,其係本發明奈米級模仁結構應用於發光元件的製 作例二之剖面示意圖。發光元件3〇〇可為一發光二極體元件包含磊 晶基板302、爲晶結構312、透明導電層310、ρ型電極316&η型電極3 i8 所構成。磊晶結構312至少包含堆疊在磊晶基板3〇2上之n型半導體層 3〇4、發光層3〇⑽及ρ型半導體層3〇8。其中n型半導體層3〇4與ρ型半 導體層308之材料可例如為氮化鎵’發光層3〇6可例如為多重量子井結 構’透明導電層训之材料可例如為氧化姻錫。再從透明導電層训、 蟲晶結構3咖上而下糊侧方式侧至曝露η型半導體層观之一 :而Ρ型電極 部份,η型電極318形成於η型半導體層3〇4曝露部份之上 加形成於透明導電層310之一部份上。在本例中,n型半導體層304 之結構層中設有奈糊案3丨4,其中此奈米圖案3M可利用如本發明之 上述實施例一至三所述之奈米級模仁結構以第1圖方式轉印而成。藉由n 型半導體層3〇4之憎設之奈米圖細,可大幅降低發光層3〇6發出 的光產生全反射的機率’進一步可有效提升發光元件300之發光效率。 如第8圖所不,其係本發明奈米級模仁結構應用於發光元件的製 作例四之剖面示意圖。發光元件4〇〇可為一發光二極體元件,主要包 含磊晶基板402、磊晶結構412、透明導電層410、p型電極416及n型電 極418所構成。磊晶結構412至少包含依序堆疊在磊晶基板4〇2上之η 型半導體層404、發光層406以及ρ型半導體層4〇8。其中η型半導體層 404與ρ型半導體層408之材料可例如為氮化鎵,發光層4〇6可例如為多 重量子井結構,透明導電層410之材料可例如為氧化銦錫。再從透明 導電層410、磊晶結構412由上而下利用蝕刻方式蝕刻至曝露η型半導 體層404之一部份,η型電極418形成於η型半導體層404曝露部份之 上;而ρ型電極416形成於透明導電層410之一部份上。在本例中,遙 晶基板402之表面設有奈米圖案414,其中此奈米圖案414可利用如本 發明之上述實施例一至三所述之奈米級之模仁結構以第丨圖方式轉印^ 成。藉由磊晶基板402之表面所設之奈米圖案414,可大幅降低發光層 406發出的光產生全反射的機率’進一步可有效提升發光元件4〇〇之發 1357886 光效率。 雖然本發明已以較佳實施例揭露如上,然其並非用以 限定本發明,任何熟習此技藝者,所作的各種之變更與潤 飾皆不脫離本發明之精神和範圍内。 【圖式簡單說明】 第1圖係顯示奈米轉印技術製程流程圖; 第2圖係顯示本發明實施例一之製作具有奈米級模仁結構之流程 rgi · 圆, 第3圖係顯示本發明實施例二之製作具有奈米級模仁結構之流程 圖。 第4圖係顯示本發明實施例三之製作具有奈米級模仁結構之流程 圖。 第5圖係顯示本發明實施例中奈米級模仁結構應用於發光元件的 製作例一之剖面示意圖。 第6圖係顯示本發明實施例中奈米級模仁結構應用於發光元件的 製作例二之剖面示意圖。 第7圖係顯示本發明實施例中奈米級模仁結構應用於發光元件的 V) 1357886 製作例三之剖面示意圖。 第8圖係顯示本發明實施例中奈米級模仁結構應用於發光元件的 製作例四之剖面示意圖。 【主要元件符號說明】 1 ' 2、11~緩衝層
3、8、12〜模仁層 4-模仁 5〜熱塑性高分子材料 7、9、16-具有奈米級之模仁結構 13〜連接層 14-暫時龜 15〜永久基板
100、200、300、400-發光元件 102、202、302、402〜蟲晶基板 104、204、304、404-n 型半導體層 106、206、306、406-發光層 108、208、308、40kp 型半導體層 110、210、310、410-透明導電層 112、212、312、412〜蟲晶結構 114、214、224、314、414-奈米圖案 116、216、316、416〜p 型電極 1357886 118、218、318、418~n 型電極

Claims (1)

  1. 申請補充、修正之日期:100/8/22 十、申請專利範圍: 1· 一種奈米級模仁結構,包含: —基板; —模仁層’係位於該基板之上,其中該模仁層之一表面具有— 奈米級之結構;以及 —緩衝層’係位於該基板與該模仁層之間,且該緩衝層包含氮 化鎵。 2.如申請專利範圍第1項所述之奈米級模仁結構,其中該基板為氧化 在呂或梦。 3·如申請專利範圍第1項所述之奈米級模仁結構,其中該模仁層為未 掺雜氮化鎵或η型氮化鎵材料。 4. 如申請專利範圍第1項所述之奈米級模仁結構,其中該模仁層厚 度至少為5000埃(Α)。 5. 如申請專利範圍第1項所述之奈米級模仁結構,其中該奈米級結 構可為尺寸l〇nm至lOOOnm,週期2〇nm至2000nm之圖案。 6. 如申請專利範圍第1項所述之奈米級模仁結構,其中該奈米級結 構之圖案可為鋸齒狀。 申6月補充、修正之日期:100/8/22 7.如申請專利範圍第1項所述之奈米級模仁結構,其中該表面並未與 該緩衝層鄰接。 8·—種形成奈米級模仁結構之方法,包含: 形成一基板; 以有機金屬化學氣相沉積法形成一緩衝層,係位於該基板之 上;以及 形成一模仁層,係位於該緩衝層之上,且該模仁層之—表面具 有-奈米級結構,其中該奈絵結構圖案係_濕絲刻而成。 9. 如申請專利_第8項所述之形成奈米級模仁結構之方法,其中該 模仁層為未掺雜氮化鎵或n型氮化鎵材料。 10. 如申請專利範圍第8項所述之形成奈米級模仁結構之方法其中 該模仁層厚度至少為5000埃(人)。 11·如申請專利範圍第8項所述之形成奈米級模仁結構之方法,其中 該奈米級轉_侧贱氧化_液濕式_而成。 I2·如申請專利範圍第8項所述之形成奈米級模仁結構之方法,其中 該奈米級結構之圖案可為鋸齒狀。 1357886 申請補充、修正之日期·1〇〇/8/22 13·如申請專利範圍第8項所述之形成奈米級模仁結構之方法,其中 該奈米級結構可為尺寸10nm至i〇〇0nm,週期2〇nm至2〇〇〇11111之 圖案。 ^如申請專利範圍第8項所述之形成奈米級模仁結構之方法其中 該緩衝層可為氮化鎵。 15·—種發光元件之製造方法,包含下列步驟; 提供-蟲晶基板;形成-蟲晶結構於該g晶基板之上,該蟲晶結 構至少包括-n型半導體層、一發光層、與一p型半導體層; 形成一透明導電層於該磊晶結構之上;以及 以申請專概®第1〜7項巾之任-項所述之奈桃模仁結構轉印 形成一奈米圖案於該p型半導體層或該透明導電層之至少一者 之一表面上或形成一奈米圖案於該n型半導體層之中。
TW096129925A 2007-08-13 2007-08-13 Stamp having nanometer scale structure and applica TWI357886B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW096129925A TWI357886B (en) 2007-08-13 2007-08-13 Stamp having nanometer scale structure and applica
US12/222,548 US8791029B2 (en) 2007-08-13 2008-08-12 Stamp having nanoscale structure and applications therefore in light-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW096129925A TWI357886B (en) 2007-08-13 2007-08-13 Stamp having nanometer scale structure and applica

Publications (2)

Publication Number Publication Date
TW200906712A TW200906712A (en) 2009-02-16
TWI357886B true TWI357886B (en) 2012-02-11

Family

ID=40362272

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096129925A TWI357886B (en) 2007-08-13 2007-08-13 Stamp having nanometer scale structure and applica

Country Status (2)

Country Link
US (1) US8791029B2 (zh)
TW (1) TWI357886B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101277445B1 (ko) 2009-12-11 2013-06-27 엘지디스플레이 주식회사 반도체 발광소자 및 그 제조방법
CN103022277A (zh) * 2011-09-27 2013-04-03 大连美明外延片科技有限公司 一种采用图形化衬底的发光二极管的制备方法
CN103367595B (zh) * 2012-03-30 2016-02-10 展晶科技(深圳)有限公司 发光二极管晶粒及其制造方法
TW201547059A (zh) * 2014-06-03 2015-12-16 Shih-Yu Chiu 發光二極體封裝結構
JP6306443B2 (ja) * 2014-06-11 2018-04-04 旭化成株式会社 発光ダイオード及び発光ダイオードの製造方法
DE102016110429A1 (de) 2016-06-06 2017-12-07 Infineon Technologies Ag Energiefilter zum Verarbeiten einer Leistungshalbleitervorrichtung
CN107068665B (zh) * 2017-04-18 2019-02-05 天津三安光电有限公司 微型发光二极管器件及其制作方法
JP6785455B2 (ja) * 2018-05-11 2020-11-18 パナソニックIpマネジメント株式会社 発光ダイオード素子、及び発光ダイオード素子の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6849558B2 (en) * 2002-05-22 2005-02-01 The Board Of Trustees Of The Leland Stanford Junior University Replication and transfer of microstructures and nanostructures
US6755984B2 (en) 2002-10-24 2004-06-29 Hewlett-Packard Development Company, L.P. Micro-casted silicon carbide nano-imprinting stamp
JP2005005679A (ja) 2003-04-15 2005-01-06 Matsushita Electric Ind Co Ltd 半導体発光素子およびその製造方法
JP4124102B2 (ja) 2003-11-12 2008-07-23 松下電工株式会社 多重反射防止構造を備えた発光素子とその製造方法
KR100568298B1 (ko) * 2004-03-30 2006-04-05 삼성전기주식회사 외부양자효율이 개선된 질화물 반도체 및 그 제조방법
US7223998B2 (en) * 2004-09-10 2007-05-29 The Regents Of The University Of California White, single or multi-color light emitting diodes by recycling guided modes
GB2418532A (en) * 2004-09-28 2006-03-29 Arima Optoelectronic Textured light emitting diode structure with enhanced fill factor
JP2007150072A (ja) 2005-11-29 2007-06-14 Kyocera Corp インプリント用スタンパおよびそれを用いた発光素子

Also Published As

Publication number Publication date
TW200906712A (en) 2009-02-16
US20090045435A1 (en) 2009-02-19
US8791029B2 (en) 2014-07-29

Similar Documents

Publication Publication Date Title
TWI357886B (en) Stamp having nanometer scale structure and applica
JP5054366B2 (ja) ナノ構造物が形成された基板の製造方法及び発光素子並びにその製造方法
JP2009054882A (ja) 発光装置の製造方法
EP2840618A1 (en) Method for fabricating nanopatterned substrate for high-efficiency nitride-based light-emitting diode
WO2014101798A1 (zh) 一种倒装光子晶体led芯片及其制造方法
WO2007136065A1 (ja) 半導体発光素子の製造方法
KR101023135B1 (ko) 이중요철구조의 기판을 갖는 반도체 발광소자 및 그 제조방법
US8404504B1 (en) Method for making light emitting diode
US8957449B2 (en) Method for manufacturing nano-imprint mould, method for manufacturing light-emitting diode using the nano imprint mould manufactured thereby, and light-emitting diode manufactured thereby
US8951820B2 (en) Method of fabricating nano-imprint mold for a light emitting diode
US9041029B2 (en) Light emitting diode
CN101487974B (zh) 一种纳米级印模结构及其在发光元件上的应用
US8404503B1 (en) Method for making light emitting diode
TW200847482A (en) Pyramidal photonic crystal light emitting device
US9041030B2 (en) Light emitting diode
US9029889B2 (en) Light emitting diode
KR20160092635A (ko) 나노 임프린트 몰드 제조방법, 이 방법에 의해 제조된 나노 임프린트 몰드를 이용한 발광다이오드 제조방법 및 이 방법에 의해 제조된 발광다이오드
KR20090116212A (ko) 고효율 발광 다이오드용 사파이어 기판의 제조방법
Sung et al. Improved light extraction efficiency of GaN based blue light emitting diode using nano-scaled patterned sapphire substrate
Lee et al. The influence of nanoimprinting surface structures on the optical efficiency of GaN-based LEDs
US8377728B1 (en) Method for making light emitting diode
KR101613557B1 (ko) 질화물 반도체 소자 및 그 제조방법
Park et al. Enhanced optical power of GaN-based light-emitting diode with nanopatterned p-GaN by simple light coupling mask lithography
Hung et al. Total-internal-reflection-based photomask for large-area photolithography
KR101254757B1 (ko) 근접장 전기 방사법에 의한 고출력 발광 다이오드 및 그의 제조 방법