TWI355809B - Circuit for synthesizing a negative resistance and - Google Patents

Description

1355809 九、發明說明： 【發明所屬之技術領域】 本發明係有關於一種負互導（negative gm)電路、一 具有負互導電路的濾波器以及一具有該濾、波器的低雜訊 放大器，特別是有關於一種應用於頻分雙工傳輸 (frequency division duplex communication)系統的濾波 器。在此系統中，一接收器可在一預知的頻率下’產生 一較大的阻隔信號或干擾信號。 【先前技術】 頻分雙工（frequency division duplex ; FDD)傳輸系統 係為一種通訊系統。在此系統中，訊息（information)可雙 向傳輸。舉例而言，訊息可由第一節點傳送至第二節點， 並且由第二節點至第一節點。為了避免訊息在節點之間 傳輸時，與另一訊息發生干擾或衝突，可利用兩頻分雙 工環（frequency division duplex link)傳送不同的頻率。使 籲用此技術的系統包括，多種3G行動電話系統（如UMTS 及 CDMA 2000) 〇 傳送器及接收器之間的隔離設計是相當重要的。這 是因為，傳送器所傳送的信號比供應電源還大，但接收 器僅能用以偵測到很小的信號。一般常利用一雙工器 (duplexer)以及多個濾波器，以作為傳送器與接收器之間 的隔離。由於傳送頻率FTX與接收頻率FRX之間的頻率差 (△F)減少’使得愈來愈難達到大間隔。因此，濾波器的 0758-A33521TWF;ADII-08-109 5 1355809 設計變得更複雜，並且需要愈高等級的濾波器。 在一般的裝置中’為了降低阻隔信號範圍以外的影 響（其包含FDD傳輸頻率）’只要在接收器的低雜訊放大 器和混頻器之間設置一外部的濾波器，便可避免接收器 的靈敏度的下降幅度變大。第1圖顯示濾波器之示意圖。 藉由不同的技術，便可完成一濾波器。一般的常見的技 術為’表面聲波遽波器（surface acoustic wave filter)或是 大I聲波遽波器（bulk acoustic wave filter)以及電介質滤 波器（dielectric filter)。對於作為低雜訊放大器及接收器 的積體電路而言，這些濾波器係為外部裝置。這樣的裝 置是可達成功效的。然而，需要額外積體電路的接腳， 方月&麵接外部裝置。因此，增加積體電路的成本及尺寸。 超外差接收器（super heterodyne receiver)係使用一 晶片陷波遽波器（on-chip notch filter)，以抑制寄生影像效 應（spurious image response)。陷波遽波器經常被應用在被 動LC網路（network)，並且被喪入於低雜訊放大器或是混 頻器的跨導級。然而，螺旋電感（spiral inductor)具有相對 低的Q因素，Q代表電感的感抗與阻抗之間的比例。因 此，整合於積體電路中的LC陷波濾波器具有高度的整合 性，並且可避免額外增加積體電路的接腳。然而，所需 的信號與阻隔信號或是與干擾信號之間的頻率差，將使 得所需要的傳送效能無法被達成。 【發明内容】 0758-A33521TWF;ADII-08-109 6 1355809. 本發明提供一種電路，用以生成一負阻抗。該電路 匕括 第主動元件以及一苐二主動元件。第一主動 ""件八有控制知。該控制端連接一第一節點。第二主 動=件具有一電流端。該電流端連接該第一節點。第一 及第二主動元件相互影響，用以產生該負阻抗。 本發明另提供一種積體電路，具有一電成。 整合於該積體電路之中。該電感與—電路相結合°，2 :成-負阻抗。該電路具有一第一電晶體以及一第二電 二曰體：該第一電晶體具有-控制端’用以連接該電感之 。端。該第二電晶體具有一電流端，連接該電感之第 =端°該第—及第二電晶體相互影響，用以生成一負阻 4/L。 為讓本發明之上述和其他目的、特徵 明顯易僅，下文韓盘φ 土每η 々度點此更 作詳細說明如下 貫施例，並配合所附圖式，

【實施方式】 用雔上1『顯示一般頻分雙工傳輸裝置。傳輸裝置1利 r又天線5所接收的—信號中，分離出電源 二雜φ該信號被傳送至一接收器(如符號6所示)， 二所:離出的電源由功率放大器4傳送至天線5。一 而吕，接收哭且古 力又 !卢。低雜^Γ有&雜訊放Afl 7,用以接收輸入信 號低雜⑽大器7將輸入信號 器8。由於譬工哭从行得运至犯頻 17的隔離效果有限，因而使得功率放大器 〇758-A33521TWF;ADII-〇8-i〇9 7 1355809. 造成干擾。為了提高接收器的選擇性，以及抵制功率放 大器所造成的干擾，需要在低雜減大^ 7與混頻器8 之間設置_：«波器’如表面聲波濾波器扣⑽池 wave filter)9。表面聲波遽波器9並非必要元件，並且低 雜訊放大器7可與混頻器8整合在—積體電路中。因此， 表面聲波㈣II 9具有兩接腳，用以連接至該積體電路， 並且需要額外增加元件。 為了有效地濾除干擾頻率，一般係使用由電感及電 容所構成的陷波滤波器（11。灿仙61〇。藉由使用第2圖所 示的Q升壓電路(boosting circuit)，可改善陷波滤波器的 濾除能力。電晶體代表單端RF放大器的主要放大裝 置。電晶體乃及I構成一疊接（cascade)結構。疊接結構 係為本領域人士所深知。電感L串聯電容Cu及Cs2，並 且亦連接電晶體I，以形成一串聯共振電路（sedes resonant circuit)。串聯共振電路連接電晶體乃及A之間 的節點。電晶體A的閘極與源極之間具有一寄生的容 值。由電感L、電容CS1、CS2、以及電晶體丁3的閘極與 源極之間寄生電容所構成的串聯共振電路的阻抗需大於 由電晶體Τ2的源極看入的阻抗。由電感乙、電容Csi、 Cs2所構成的共振電路，在阻隔信號的頻率開始共振，因 此，在該頻率的信號會被短路至地。根據陷波濾波器的 品質因素（quality factor)，便可決定短路至地的信號的 量。如第2圖所示’電晶體A與電容Csi、cs-2、電流源 lb形成考比次負互導胞（c〇ipitts negative gni ceu)。考比次 0758-A33521TWF; ADII-08-109 8 1355809 . 負互導胞一般係作為振聋器（oscillator)。由於在積體電路 中，用於實現電感（甚至電容）的導體阻抗有限，故自主產 生的負阻抗可部分地補償損失。因此，提高陷波濾波器 的品質因素。 在電感L與電容Cp之間的共振可看成·-並聯共振。 並聯共振所產生的頻率符合接收信號的頻率。若電感的 阻抗降低時，共振所產生的頻率亦會同時被修正。 然而，修正過後的品質因素Q會造成，較大的雜訊、 • 較大的功率損耗、以及增加複雜度。在此修正下，額外 的雜訊係由電晶體T3以及其它構成電流源的電晶體 (或電阻）所造成。藉由調整電容的容值，便可調整陷波頻 率。可使用可變電容或是電容切換陣列，以達到調整容 值的需求。 本發明使LC濾波器產生負阻抗，其所產生的雜訊 相對於第2圖而言，是比較少的。第2圖所示的結構係 由J.A. Macedo等人於1998年3月在JSSC所刊登，其標 •題為 “ A 1.9GHz Silicon Receiver with Monolithic Image Filtering” 。 第3圖為本發明之負互導胞之一可能實施例。如圖 所示，電晶體Μ!係為N型元件，其汲極20連接正電壓 源22，電晶體W之閘極24透過耦合電容28，連接至輸 入節點26。電晶體之源極30連接至電晶體M2之源 極32。電晶體M2係為P型元件。負載36具有阻抗ZL， 並且連接在電晶體M2之汲極與本地38之間。 0758-A33521TWF;ADII-08-109 9 1355809 電曰曰體Μ3及m4串聯在一起。如圖所示，一電流符 號（如電流源50)連接電晶體Mg之汲極52。因而使得電流 Ib流經電晶體Ms及電晶體之源極54連接電晶 體IVU之源極56。電晶體％之汲極58連接至地38。電 晶體Μ;係為N型元件，而電晶體Μ*係為p型元件。 電晶體％之閘極60連接至電晶體m3之汲極52。 因此，電晶體M3可等效成一二極體。 電晶體Ms及Μ*的閘極均連接本身的汲極。另外， •為了提供偏壓於電晶體Μι，電晶體Μι的閘極透過電阻 80,連接至電晶體M3之閘極6〇。電阻8〇具有大阻抗（如 ΚΩ)。電晶體Μ;及Μ*使得電晶體Μι進入一操作區， 並且使電晶體Μι維持在正確的偏壓。在積體電路製造 時，若發生製程變化，或是溫度發生變化，均會改變電 路的靜止狀態（qUiescent condition)。然而，若電晶體

M!〜M4的通道寬度比例為石-石時，則電晶體M M J 51 1 •的靜止汲極電流為石；其中S1為電晶體％的通道寬 度，S2為電晶體M2的通道寬度，幻為電晶體的通道 寬度，S4為電晶體m4的通道寬度。 輸入節點26接收一交替信號。此信號的振幅相對地 較小，並且假設此信號不會干擾電路的直流準位。 假疋，輸入節點26具有微小的增量。此增量經 過耦合電容28，並且使得電晶體Μι的閘極24的電壓上 升由於電aB體為共汲極結構，因此，使得電晶體 Μ1的源極3 0的電屋亦會增加。 〇758-A33521TWF;ADII-08-109 10 1355809 另外’電晶體Mi的源極30搞接到電晶體m2的源 極3 2，因此，電晶體M2的源極3 2的電壓亦會有相對應 的改變。電晶體M4的閘極62的電壓固定（在本實施例 中，閘極62耦接到地）。當電晶體m2的閘極電壓愈負時， 電晶體M2的閘極與源極之間的壓差便會隨著改變。由於 電晶體M2係為P型元件，因此，流經負載36的電壓便 會上升。

然而，電流係由輸入節點流入此電路，並且由電晶 體M2的汲極流出。因此，當輸入節點連接至電晶體M 的沒極34時，可能會造成產生負阻抗㈣成交流(ac)信 3?虎。 若分析此電路’由於電晶體W的閘極接地，故利 用小訊號模型，可得到下式： gsl"rvsg2 ⑴

Vi=Vf>si+V 其中，、係為輸入節點的電壓〜係為電晶體吣 的閘極與源極之間的壓差 ^ ^ 問極之間糧。 g2係為電晶體M2的源極與 若加入電晶體Ml的閘極與源極之間的寄生電容

Vs1’以及電晶體％的閘極與源極之間的寄生電容 SCgs2,則電晶體Ml及M2的源極電流為： 也合 v^rsCgsl+gml.Vgsl=Vsg2.sCgs2+gm2eVsg2............ 鳴角頻(angularf 輸出電流1。如下式所示： i〇 —-§m2 · VSg2 0758-A33521TWF;ADII-08-109 11 (3) 1355809 整理式（2)後，可得到下式：

Vgji — + sCgsl) Vsg2 {gm\ + sCgs\) .......................................(4) 整理式（3)後，可得到下式： — to Vsg2 = 一 1 一 .................................................(5) 將式（4)及式（5)代入式（1)後，可得到下式

其中 —=—Gm〇 ·- 5Cgsl 丨 1 _ gmi _ S (Cgsl + Cgs2J Η GmO (gml + gwl) (6) •⑺ 另外，將0放置在轉移函數中，便可補償轉移函數 的主要極點（dominant pole)。

Cgs\ 一 Cg5l + Cgs2

SmX . Sm] 當電晶體IVU的源極30連接至地時，其阻抗是相對 的高，因此，此狀態可產生相對寬頻，甚至可在低偏壓 電流下。

倘若考慮雜訊，則一階近似（first order approximation)的輸出熱雜訊電流頻譜密度（thermal noise current spectral density)如下戶斤示: ^ = AKTyGmo △/ ； 其中，^係為雜訊電流的平方的平均，係為頻率 範圍’ K係為波子曼常數（Boltzmann’s constant)，T係為 克氏（Kelvin)溫度’ τ係為m〇S電晶體的雜訊參數，Gm0 係為負互導胞的跨導（transconductance)。 075 8-A33 521TWF; ADII-08-109 12 1355809 因此，就算負互導胞具有四個電晶體，其仍可與具 有相同跨導的單—電晶體—樣，產生相同的熱雜訊。… -電阻80與電容Cd所構成的低通滤波器可遽除由偏 ，，路（即電流源50)、電晶體⑷及％所產生的雜訊。 這就是第3圖與第2圖的差異。 第4圖顯示低雜訊放大器。放大器鶴接-LC共振 電路（一般會設計成如符號1〇2所示），並且耦接至如第3 圖所示的負互導胞（如符號1〇4所示）。 * * ^ 1GG料本領域人士所紗。—信號將被放 、]入至電晶體M5的閘極。此信號用以調整流經電晶 =5的-輸出電流’並且該輸出電流由串疊（C嶋㈣電 日日體M6的汲極插入。 電晶體M5的負載包含Lc共振電路1〇2。事實上， t共振電路102可看成具有兩個共振電路。具體而言， 收CP所構成㈣聯共振電路，係共振在接 =頻：FRX ’而由電感L和電容Cs所構成的串聯共振電 2係”、振在接收頻率Ftx。串聯共振電路的共 ^並聯共振轉的共振頻率。因此，這樣㈣波界籌 應用在網路（netword)。在此網路中，傳送頻率係 ^接^财。這樣㈣構可應祕umts 者的仃動電話）的使用者端。 更用 在理想狀態中，當共振電路共振時，並聯妓振 的阻抗會接近無||A，巾㈣共 抗、 零。在此條件下，當接收器的-信號的頻 〇758-A33521TWF；ADII-〇8-1〇9 13 1355809 . 信號會被短路至地，而當接收器的另一信號的頻率為Frx 時，此信號會經過串疊電晶體，用以使接收器停止，而 不需要藉由陷波網路衰減接收器。然而，由於在積體電 路内部的電感的Q有限，故共振電路1〇2無法操作在理 想狀態中。 雖然積體電路内部的電感很容易被視為包含一理想 ^感串聯—電阻、然而’理想電感的頻率範圍卻看作^ 理想電感與電阻並聯後的結果。由於干擾信號Fh只會 ^生在範圍較小或是固定的頻寬+，因此，這樣的轉換 結果是令人滿意的，並且與電感並聯的實際並聯阻抗r ^可被估測出。換言之，當並聯阻抗R係為負阻抗， 皮/慮波器接近理想陷波m時，則陷波遽波器的 Hi素將會增加’並且干擾信號會逐漸地被陷波遽波 二Λ，'*。所生成的負阻抗與實際電感的尺寸可由電路設 =者所決定，以避免振動。若使用考比次胞(c〇ipitts MU) (藉由第4圖所不的結構，並不需一拓樸改變 (〇P〇 ogical change)予被動 LC 網路。 對於^所^"?_用考比次胞生成一負阻抗。相 妒。；由&次胞時，第4圖所示的電路可改善雜訊效 : 2圖可知，需要三個可變電容（用以達到調整功 :)，而本發明僅需要兩個可變電容。此外，第2圖的電 :/二？2的尺寸係為第4圖的電容Cp的2倍。因此， 闕構㈣是#可變電容係由切換電容陣 時。料，本發明用來產生纽抗的偏Μ電路 〇758-A33521TWF-ADII-〇8-1〇9 14 1355809 . 比第2圖所示的偏壓電路小《另外，第4圖的電感L與 至少一電容相結合’用以形成一帶通濾波器（band pass filter)或是一帶止濾波器（band stop filter)。電晶體M6的 閘極所接收到的偏壓Vb可使電晶體M6操作在飽和區 (saturation region)。 第5圖顯示積體電路内之低雜訊放大器的增益示意 圖，其中積體電路具有共振電路。藉由本發明，放大器 具有一負互導胞。藉由調整偏壓電流Ib，便可控制該負 • 互導胞之跨導。 藉由在頻帶（band)l操作的一 UMTS行動電話接收 器測試放大器。接收範圍為2110MHz〜2170MHz，而傳送 頻率在1920MHz〜1980MHz。與通道（channel)分隔的雙工 頻率間隔係為190MHz。 當負互導電路尚未運作時，在傳送頻率中的濾除陷 波（rejection notch)不可太大。實際上，在傳送頻率中， 被動陷波約衰減3.5dB。然而，當偏壓電流增加時，陷波 鲁變得更明顯’並且當Ib=〇.5mA時，在傳送頻率中，放大 器增益會被降低約6dB，然而接收頻率的增加亦可些微 地被改善。 第6圖顯示第4圖在不同的靜止電流位準下的雜訊 效能。當負阻抗電路尚未被致能或是開始運作時，在接 收頻帶内的雜訊位準大致保持不變。在接收頻帶（Rx band) 以外的雜訊位準會微量的增加，並且由於雜訊會陷於干 擾信號中’故在傳送頻帶（Tx band)的額外雜訊範圍是不 0758-A33521TWF;ADII-08-lO9 15 1355809 重要的。 因此，是有可能提供一種結構，用以補償電感的阻 抗，並致能積體電路内的LC共振電路。該結構可被應用 於一頻率分割雙工裝置中。該頻率分割雙工裝置可為電 信網路（如UMTS電話系統）中的行動端（mobile terminal)。 雖然本發明所述之電路係使用場效電晶體，但亦可 利用雙載子電晶體取代之。 雖然本發明已以較佳實施例揭露如上，然其並非用 • 以限定本發明，任何所屬技術領域中具有通常知識者， 在不脫離本發明之精神和範圍内，當可作些許之更動與 潤飾，因此本發明之保護範圍當視後附之申請專利範圍 所界定者為準。 【圖式簡單說明】 第1圖顯示一般頻分雙工傳輸裝置。 第2圖顯示考比次胞之示意圖。 • 第3圖為本發明之負互導胞結構之示意圖。 第4圖為本發明之具有濾波器之接收器之示意圖。 第5圖為偏壓電流之效能比較曲線圖。 第6圖為雜訊效能曲線圖。 【主要元件符號說明】 1 傳輸裝置； 2:雙工器； 4 功率放大器； 5 :天線； 6 接收器； 7 :低雜訊放大器； 0758-A33521TWF;ADII-08-109 16 1355809 8 :混頻器； 9 :表面聲波濾波器； L :電感； Τι〜T3、Μι〜Μδ .電晶體，

Cs、Csi、Cs2、Cp、Cd、Cc、28 .電容，

Ib、50 :電流源； 20、52、58 :汲極； 22 :正電壓源； 24、60 :閘極； 30、32、54、56 :源極；36 :負載； 38 :地； Rb、80 :電阻； 100 :放大級； 102 :共振電路； • 104 :負互導胞。

0758-A33521TWF;ADII-08-109 17

Claims (1)

1355.809.. - 第97112135號之申請專利範圍修正本 100年10月13日修正替換頁 十、申請專利範圍： 1. 一種負阻抗生成電路，用以生成一負阻抗，包括： 一第一電晶體，具有一控制端，該控制端連接一第一 節點；以及 一第二電晶體，具有一電流端，該電流端連接該第一 節點，其中該第一及第二電晶體相互影響，用以產生該負 阻抗， 其中，該第一電晶體串聯該第二電晶體，該第一電晶 # 體係為N型元件，該第二電晶體係為P型元件，並且一偏 壓電路使該第一及第二電晶體進入一操作區，該偏壓電路 具有一第三及第四電晶體，該第三電晶體串聯該第四電晶 體。 2. 如申請專利範圍第1項所述之負阻抗生成電路，其 中該第二電晶體具有一控制端，用以接收一固定電壓。 3. 如申請專利範圍第1項所述之負阻抗生成電路，其 中該第一及第二電晶體均為場效電晶體，該第一電晶體之 ® 源極連接該第二電晶體之源極，該第二電晶體之汲極連接 該第一節點。 4. 如申請專利範圍第1項所述之負阻抗生成電路，更 包括一電流控制裝置，串聯該第三電晶體。 5. 如申請專利範圍第4項所述之負阻抗生成電路，其 中該第三電晶體係為一場效電晶體，該電流控制裝置串聯 於該第三電晶體之汲極。 6. 如申請專利範圍第1項所述之負阻抗生成電路，更 0758-A33521TWF1 (20110831) 18 1355809 -::— 第97112135號之申請專利範圍修正本 100年10月13日修正替換頁 包括一偏壓電路，該偏壓電路具有一第三電晶體，該第三 電晶體串聯一電流控制裝置，並且該第三電晶體係為一場 效電晶體，該第三電晶體之閘極連接其汲極，該第一電晶 體之閘極電壓與該苐二電晶體的閘極電墨相同。 7. —種與一負載相結合的放大器，該放大器包括一電 感，並且該放大器更可與一如申請專利範圍第1項所述之 負阻抗生成電路相結合，用以生成一負阻抗。 8. 如申請專利範圍第7項所述之放大器，其中該負載 更包括一電容器，用以與該電感組合成一共振電路。 9. 一種積體電路，具有一電感，該電感整合於該積體 電路之中，該電感與一電路相結合，用以生成一負阻抗， 該電路具有一第一電晶體以及一第二電晶體，該第一電晶 體具有一控制端，用以連接該電感之第一端，該第二電晶 體具有一電流端，連接該電感之第一端，其中該第一及第 二電晶體相互影響，用以生成一負阻抗。 10. 如申請專利範圍第9項所述之積體電路，更包括一 偏壓配置，用以提供偏壓予第一及第二電晶體，用以流經 一靜止電流。 11. 如申請專利範圍第9項所述之積體電路，其中該積 體電路具有一放大器或一混頻器，該電感與至少一電容相 結合，用以形成一帶通濾波器（band pass filter)或是一帶止 濾波器（band stop filter)。 12. —種負阻抗生成電路，用以生成一負阻抗，並包括： 一第一場效電晶體，具有一控制端，該控制端耦接一 0758-A3352ITWFK20110831) 19 1355,809 .. - 第97112135號之申請專利範圍修正本 100年10月13曰修正替換頁 第一節點；以及 一第二場效電晶體，係為一增強模式電晶體，該增強 模式電晶體具有一電流端，該電流端連接該第一節點，並 且該第一及第二場效電晶體相互影響，用以生成該負阻抗。 13. 如申請專利範圍第12項所述之負阻抗生成電路， 其中該第二場效電晶體具有一控制端，該第二場效電晶體 的該控制端的位準被維持在一固定位準。 14. 如申請專利範圍第12項所述之負阻抗生成電路， ® 其中該第一場效電晶體係為一 N型元件，該第二場效電晶 體係為一 P型元件。 15. 如申請專利範圍第14項所述之負阻抗生成電路， 其中該第一場效電晶體的源極連接該第二場效電晶體之源 極，該第二場效電晶體之汲極連接該第一節點。 16. 如申請專利範圍第12項所述之負阻抗生成電路， 更包括一偏壓電路，該偏壓電路具有一第三電晶體，該第 ^ 三電晶體串聯一電流控制裝置，並且該第三電晶體係為一 場效電晶體，該第三電晶體的閘極連接其汲極，該第一場 效電晶體之閘極電壓與該第三電晶體的閘極電壓相同。 17. —種與一負載相結合的放大器，該放大器包括一電 感，並且該放大器更可與一如申請專利範圍第12項所述之 負阻抗生成電路相結合，用以生成一負阻抗。 18. 如申請專利範圍第12項所述之負阻抗生成電路， 更包括一偏壓電路，用以使該第一場效電晶體進入一操作 區。 075 8-A3 3 521TWF1 (20110831) 20 1355809 -：：— 第97112135號之申請專利範圍修正本 100年10月13曰修正替換頁 19.如申請專利範圍第12項所述之負阻抗生成電路， 更包括一信號輸入節點以及一電容，該電容連接於該信號 輸入節點與該第一場效電晶體的該控制端之間。 0758-A3352 ] TW1F1(20110831) 21