CN101309090B - 负阻抗生成电路及其集成电路 - Google Patents

Abstract

本发明是关于一种负阻抗生成电路及其集成电路，所述的负阻抗生成电路用以生成一负阻抗，所述的电路包括，一第一晶体管以及一第二晶体管，第一晶体管具有一控制端，所述的控制端连接一第一节点；第二晶体管具有一电流端，所述的电流端连接所述的第一节点，第一及第二晶体管相互影响，用以产生所述的负阻抗。本发明可节省空间，特别是当可变电容由切换电容阵列所构成时，另外，本发明用来产生负阻抗的偏压电路小于一般的偏压电路。

Description

负阻抗生成电路及其集成电路

技术领域

本发明是有关于一种负阻抗生成电路及其集成电路，具体地讲是一种负互导(negative gm)电路、一具有负互导电路的滤波器以及一具有所述的滤波器的低噪声放大器，特别是有关于一种应用于频分双工传输(frequency divisionduplex communication)系统的滤波器。在此系统中，一接收器可在一预知的频率下，产生一较大的阻隔信号或干扰信号。

背景技术

频分双工(frequency division duplex；FDD)传输系统系为一种通讯系统。在此系统中，讯息(information)可双向传输。举例而言，讯息可由第一节点传送至第二节点，并且由第二节点至第一节点。为了避免讯息在节点之间传输时，与另一讯息发生干扰或冲突，可利用两频分双工环(frequency divisionduplex link)传送不同的频率。使用此技术的系统包括，多种3G移动电话系统(如UMTS及CDMA 2000)。

传送器及接收器之间的隔离设计是相当重要的。这是因为，传送器所传送的信号比供应电源还大，但接收器仅能用以检测到很小的信号。一般常利用一双工器(duplexer)以及多个滤波器，以作为传送器与接收器之间的隔离。由于传送频率F_TX与接收频率F_RX之间的频率差(ΔF)减少，使得愈来愈难达到大间隔。因此，滤波器的设计变得更复杂，并且需要愈高等级的滤波器。

在一般的装置中，为了降低阻隔信号范围以外的影响(其包含FDD传输频率)，只要在接收器的低噪声放大器和混频器之间设置一外部的滤波器，便可避免接收器的灵敏度的下降幅度变大。图1显示滤波器的示意图。藉由不同的技术，便可完成一滤波器。一般的常见的技术为，表面声波滤波器(surfaceacoustic wave filter)或是大量声波滤波器(bulk acoustic wave filter)以及电介质滤波器(dielectric filter)。对于作为低噪声放大器及接收器的集成电路而言，这些滤波器为外部装置。这样的装置是可达成功效的。然而，需要额外集成电路的接脚，方能耦接外部装置。因此，增加集成电路的成本及尺寸。

超外差接收器(super heterodyne receiver)是使用一晶片陷波滤波器(on-chipnotch filter)，以抑制寄生影像效应(spurious image response)。陷波滤波器经常被应用在被动LC网络(network)，并且被嵌入于低噪声放大器或是混频器的跨导级。然而，螺旋电感(spiral inductor)具有相对低的Q因素，Q代表电感的感抗与阻抗之间的比例。因此，整合于集成电路中的LC陷波滤波器具有高度的整合性，并且可避免额外增加集成电路的接脚。然而，所需的信号与阻隔信号或是与干扰信号之间的频率差，将使得所需要的传送效能无法被达成。

发明内容

本发明提供一种电路，用以生成一负阻抗。所述的电路包括，一第一晶体管，具有一控制端，所述的控制端连接一第一节点；以及一第二晶体管，具有一电流端，所述的电流端连接所述的第一节点，其中所述的第一晶体管串联所述第二晶体管，用以产生所述的负阻抗；所述的电路还包括：一偏压电路，用以使所述的第一及第二晶体管进入一操作区，所述的偏压电路具有一第三及第四晶体管，所述的第三晶体管串联所述的第四晶体管；所述第一晶体管的栅极通过一电阻连接所述第三晶体管的栅极，在第三晶体管和第四晶体管所形成的串联结构的两端并联一电容，所述电容与所述电阻形成一低通滤波器。

本发明还提供一种电路，用以生成一负阻抗，所述的电路包括：一第一晶体管，具有一控制端，所述的控制端连接一第一节点；以及一第二晶体管，具有一电流端，所述的电流端连接所述的第一节点，其中所述的第一晶体管串联所述第二晶体管，用以产生所述的负阻抗；所述的电路更包括一偏压电路，所述的偏压电路具有一第三晶体管，所述的第三晶体管串联一电流控制装置，并且所述的第三晶体管为一场效晶体管，所述的第三晶体管的栅极连接其漏极，所述的第一晶体管的栅极电压与所述的第三晶体管的栅极电压相同。

本发明还提供一种与一负载相结合的放大器，所述的放大器包括一电感，并且所述的放大器更可与前述实施例所提供的电路相结合，用以生成前述实施例所提供的一负阻抗。

本发明另提供一种集成电路，具有一电感。所述的电感整合于所述的集成电路之中。所述的电感与一电路相结合，用以生成一负阻抗。所述的电路具有一第一晶体管以及一第二晶体管。所述的第一晶体管具有一控制端，用以连接所述的电感的第一端。所述的第二晶体管具有一电流端，连接所述的电感的第一端。所述的第一及第二晶体管相互影响，用以生成一负阻抗；所述的集成电路更包括一偏压电路，用以提供偏压予第一及第二晶体管，用以流经一静止电流；所述的偏压电路具有一第三及第四晶体管，所述的第三晶体管串联所述的第四晶体管；所述第一晶体管的栅极通过一电阻连接所述第三晶体管的栅极，在第三晶体管和第四晶体管所形成的串联结构的两端并联一电容，所述电容与所述电阻形成一低通滤波器。

本发明可节省空间，特别是当可变电容由切换电容阵列所构成时，另外，本发明用来产生负阻抗的偏压电路小于一般的偏压电路。

为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下：

附图说明

图1显示一般频分双工传输装置。

图2显示考比次胞的示意图。

图3为本发明的负互导胞结构的示意图。

图4为本发明的具有滤波器的接收器的示意图。

图5为偏压电流的效能比较曲线图。

图6为噪声效能曲线图。

附图标号

1：传输装置；                  2：双工器；

4：功率放大器；                5：天线；

6：接收器；                    7：低噪声放大器；

8：混频器；                    9：表面声波滤波器；

L：电感；                      T₁～T₃、M₁～M₆：晶体管；

C_S、C_S1、C_S2、C_P、C_D、C_C、28：电容；

I_b、50：电流源；               20、52、58：漏极；

22：正电压源；                 24、60：栅极；

30、32、54、56：源极；         36：负载；

38：地；R_b、80：电阻；

100：放大级；                  102：共振电路；

104：负互导胞。

具体实施方式

图1显示一般频分双工传输装置。传输装置1利用双工器2，从天线5所接收的一信号中，分离出电源(power)，其中所述的信号被传送至一接收器(如符号6所示)，并且所分离出的电源由功率放大器4传送至天线5。一般而言，接收器具有一低噪声放大器7，用以接收输入信号。低噪声放大器7将输入信号放大后，再传送至混频器8。由于双工器的隔离效果有限，因而使得功率放大器造成干扰。为了提高接收器的选择性，以及抵制功率放大器所造成的干扰，需要在低噪声放大器7与混频器8之间设置一滤波器，如表面声波滤波器(surface acoustic wave filter)9。表面声波滤波器9并非必要元件，并且低噪声放大器7可与混频器8整合在一集成电路中。因此，表面声波滤波器9具有两接脚，用以连接至所述的集成电路，并且需要额外增加元件。

为了有效地滤除干扰频率，一般使用由电感及电容所构成的陷波滤波器(notch filter)。藉由使用图2所示的Q升压电路(boosting circuit)，可改善陷波滤波器的滤除能力。晶体管T₁代表单端RF放大器的主要放大装置。晶体管T₁及T₂构成一迭接(cascade)结构。迭接结构为本领域人士所深知。在晶体管T₂的栅极上施加一偏压V_b，以使晶体管T₂能够被操作在其饱和区(saturationregion)中。电感L串联电容C_S1及C_S2，并且亦连接晶体管T₃，以形成一串联共振电路(series resonant circuit)。串联共振电路连接晶体管T₁及T₂之间的节点。晶体管T₃的栅极与源极之间具有一寄生的容值。由电感L、电容C_S1、C_S2、以及晶体管T₃的栅极与源极之间寄生电容所构成的串联共振电路的阻抗需大于由晶体管T₂的源极看入的阻抗。由电感L、电容C_S1、C_S2所构成的共振电路，在阻隔信号的频率开始共振，因此，在所述的频率的信号会被短路至地。根据陷波滤波器的品质因素(quality factor)，便可决定短路至地的信号的量。如图2所示，晶体管T₃与电容C_S1、C_S2、电流源I_b形成考比次负互导胞(colpitts negative gm cell)。考比次负互导胞一般作为振荡器(oscillator)。由于在集成电路中，用于实现电感(甚至电容)的导体阻抗有限，故自主产生的负阻抗可部分地补偿损失。因此，提高陷波滤波器的品质因素。

在电感L与电容C_P之间的共振可看成一并联共振。并联共振所产生的频率符合接收信号的频率。若电感的阻抗降低时，共振所产生的频率亦会同时被修正。

然而，修正过后的品质因素Q会造成，较大的噪声、较大的功率损耗、以及增加复杂度。在此修正下，额外的噪声由晶体管T₃以及其它构成电流源I_b的晶体管(或电阻)所造成。藉由调整电容的容值，便可调整陷波频率。可使用可变电容或是电容切换阵列，以达到调整容值的需求。

本发明使LC滤波器产生负阻抗，其所产生的噪声相对于图2而言，是比较少的。图2所示的结构由J.A.Macedo等人于1998年3月在JSSC所刊登，其标题为“A 1.9GHz Silicon Receiver with Monolithic Image Filtering”。

图3为本发明的负互导胞的一可能实施例。如图所示，晶体管M₁为N型元件，其漏极20连接正电压源22，晶体管M₁的栅极24通过耦合电容28，连接至输入节点26。晶体管M₁的源极30连接至晶体管M₂的源极32。晶体管M₂为P型元件。负载36具有阻抗Z_L，并且连接在晶体管M₂的漏极与本地38之间。

晶体管M₃及M₄串联在一起。如图所示，一电流符号(如电流源50)连接晶体管M₃的漏极52。因而使得电流I_b流经晶体管M₃及M₄。晶体管M₃的源极54连接晶体管M₄的源极56。晶体管M₄的漏极58连接至地38。晶体管M₃为N型元件，而晶体管M₄为P型元件。

晶体管M₃的栅极60连接至晶体管M₃的漏极52。因此，晶体管M₃可等效成一二极管。

晶体管M₃及M₄的栅极均连接本身的漏极。另外，为了提供偏压于晶体管M₁，晶体管M₁的栅极通过电阻80，连接至晶体管M₃的栅极60。电阻80具有大阻抗(如KΩ)。晶体管M₃及M₄使得晶体管M₁进入一操作区，并且使晶体管M₁维持在正确的偏压。在集成电路制造时，若发生制造工艺变化，或是温度发生变化，均会改变电路的静止状态(quiescent condition)。然而，若晶体管M₁～M₄的通道宽度比例为

时，则晶体管M₁及M₂的静止漏极电流为

其中S1为晶体管M₁的通道宽度，S2为晶体管M₂的通道宽度，S3为晶体管M₃的通道宽度，S4为晶体管M₄的通道宽度。

输入节点26接收一交替信号。此信号的振幅相对地较小，并且假设此信号不会干扰电路的直流准位。

假定，输入节点26具有微小的增量+V。此增量经过耦合电容28，并且使得晶体管M₁的栅极24的电压上升。由于晶体管M₁为共漏极结构，因此，使得晶体管M₁的源极30的电压亦会增加。

另外，晶体管M₁的源极30耦接到晶体管M₂的源极32，因此，晶体管M₂的源极32的电压亦会有相对应的改变。晶体管M₄的栅极62的电压固定(在本实施例中，栅极62耦接到地)。当晶体管M₂的栅极电压愈负时，晶体管M₂的栅极与源极之间的压差便会随着改变。由于晶体管M₂为P型元件，因此，流经负载36的电压便会上升。

然而，电流由输入节点流入此电路，并且由晶体管M₂的漏极流出。因此，当输入节点连接至晶体管M₂的漏极34时，可能会造成产生负阻抗而形成交流(AC)信号。

若分析此电路，由于晶体管M₂的栅极接地，故利用小信号模型，可得到下式：

v_i＝v_gs1+v_sg2……………………………………(1)

其中，v_i为输入节点的电压；v_gs1为晶体管M₁的栅极与源极之间的压差；v_sg2为晶体管M₂的源极与栅极之间的压差。

若加入晶体管M₁的栅极与源极之间的寄生电容sC_gst，以及晶体管M₂的栅极与源极之间的寄生电容sC_gs2，则晶体管M₁及M₂的源极电流为：

V_gs1·sC_gs1+g_m1·v_gs1＝v_sg2·SC_gs2+g_m2·v_sg2…………(2)

其中，s＝jω，ω代表角频(angular frequency)，g_m1为晶体管M1的跨导(transconductance)，g_m2晶体管M2的跨导(transconductance)。

输出电流i_o如下式所示：

i_o＝-g_m2·v_sg2……………………………………(3)

整理式(2)后，可得到下式：

$v_{\mathrm{gs}1}=\frac{(g_{m2}+s{C}_{\mathrm{gs}2})\·v_{\mathrm{sg}2}}{(g_{m1}+s{C}_{\mathrm{gs}1})}\·\·\·\left(4\right)$

整理式(3)后，可得到下式：

$v_{\mathrm{sg}2}=\frac{-i_o}{g_{m2}}\·\·\·\left(5\right)$

将式(4)及式(5)代入式(1)后，可得到下式：

$\frac{i_o}{v_i}=-G_{m0}\·\frac{[\frac{s{C}_{\mathrm{gs}1}}{g_{m1}}+1]}{[\frac{s\·(C_{\mathrm{gs}1}+C_{\mathrm{gs}2})}{(g_{m1}+g_{m2})}+1]}\·\·\·\left(6\right)$

其中， $G_{m0}=\frac{g_{m1}\·g_{m2}}{(g_{m1}+g_{m2})}\·\·\·\left(7\right)$

s为(complex frequency；复合频率)＝jw＝j2πf，C_gs1为晶体管M1之栅极与源极间的电容，C_gs2为晶体管M1之栅极与源极间的电容。

另外，将0放置在转移函数中，便可补偿转移函数的主要极点(dominantpole)。

$\frac{C_{\mathrm{gs}1}}{g_{m1}}=\left[\frac{G_{\mathrm{gs}1}+C_{\mathrm{gs}2}}{g_{m1}+g_{m2}}\right]$

当晶体管M₁的源极30连接至地时，其阻抗是相对的高，因此，此状态可产生相对宽频，甚至可在低偏压电流下。

倘若考虑噪声，则一阶近似(first order approximation)的输出热噪声电流频谱密度(thermal noise current spectral density)如下所示：

$\frac{\stackrel{\‾}{I_{\mathrm{no}}^2}}{\mathrm{\Δf}}=4\mathrm{KT\γ}{G}_{m0};$

其中，

为噪声电流的平方的平均，Δf为频率范围，K为波子曼常数(Boltzmann′s constant)，T为克氏(Kelvin)温度，γ为MOS晶体管的噪声参数，G_m0为负互导胞的跨导(transconductance)。

因此，就算负互导胞具有四个晶体管，其仍可与具有相同跨导的单一晶体管一样，产生相同的热噪声。

电阻80与电容C_D所构成的低通滤波器可滤除由偏压电路(即电流源50)、晶体管M₃及M₄所产生的噪声。这就是图3与图2的差异。

图4显示低噪声放大器。放大器耦接一LC共振电路(一般会设计成如符号102所示)，并且耦接至如图3所示的负互导胞(如符号104所示)。

放大级100为本领域人士所深知。一信号将被放大并输入至晶体管M₅的栅极。此信号用以调整流经晶体管M₅的一输出电流，并且所述的输出电流由串迭(cascade)晶体管M₆的漏极插入。

晶体管M₅的负载包含LC共振电路102。事实上，LC共振电路102可看成具有两个共振电路。具体而言，由电感L和电容C_P所构成的并联共振电路，共振在接收频率F_RX，而由电感L和电容C_S所构成的串联共振电路，共振在接收频率F_TX。串联共振电路的共振频率低于并联共振电路的共振频率。因此，这样的滤波器架构被限制应用在网络(netword)。在此网络中，传送频率小于接收频率。这样的架构可应用于UMTS系统(如使用者的移动电话)的使用者端。

在理想状态中，当共振电路共振时，并联共振电路的阻抗会接近无穷大，而串联共振电路的阻抗会接近零。在此条件下，当接收器的一信号的频率为F_TX时，此信号会被短路至地，而当接收器的另一信号的频率为F_RX时，此信号会经过串迭晶体管，用以使接收器停止，而不需要藉由陷波网络衰减接收器。然而，由于在集成电路内部的电感的Q有限，故共振电路102无法操作在理想状态中。

虽然集成电路内部的电感很容易被视为包含一理想电感串联一电阻，然而，理想电感的频率范围却看作是一理想电感与电阻并联后的结果。由于干扰信号F_TX只会发生在范围较小或是固定的频宽中，因此，这样的转换结果是令人满意的，并且与电感并联的实际并联阻抗R亦可被估测出。换言之，当并联阻抗R为负阻抗-R，若陷波滤波器接近理想陷波滤波器时，则陷波滤波器的品质因素将会增加，并且干扰信号会逐渐地被陷波滤波器滤除。所生成的负阻抗与实际电感的尺寸可由电路设计者所决定，以避免振动。若使用考比次胞(colpitts cell)时，藉由图4所示的结构，并不需一拓朴改变(topologicalchange)予被动LC网络。

图4所述的电路具有一放大器或一混频器，所述的电感L与至少一电容相结合，用以形成一带通滤波器(band pass filter)或是一带止滤波器(band stopfilter)。

图4所示的电路利用考比次胞生成一负阻抗。相对于仅有考比次胞时，图4所示的电路可改善噪声效能。由图2可知，需要三个可变电容(用以达到调整功能)，而本发明仅需要两个可变电容。此外，图2的电容C_S1或C_S2的尺寸为图4的电容C_P的2倍。因此，本发明可节省空间，特别是当可变电容由切换电容阵列所构成时。另外，本发明用来产生负阻抗的偏压电路比图2所示的偏压电路小。

图5显示集成电路内的低噪声放大器的增益示意图，其中集成电路具有共振电路。藉由本发明，放大器具有一负互导胞。藉由调整偏压电流I_b，便可控制所述的负互导胞的跨导。

藉由在范围(band)1操作的一UMTS移动电话接收器测试放大器。接收范围为2110MHz～2170MHz，而传送频率在1920MHz～1980MHz。与通道(channel)分隔的双工频率间隔为190MHz。

当负互导电路尚未运作时，在传送频率中的滤除陷波(rejection notch)不可太大。实际上，在传送频率中，被动陷波约衰减3.5dB。然而，当偏压电流增加时，陷波变得更明显，并且当I_b＝0.5mA时，在传送频率中，放大器增益会被降低约6dB，然而接收频率的增加亦可些微地被改善。

图6显示图4在不同的静止电流位准下的噪声效能。当负阻抗电路尚未被致能或是开始运作时，在接收频率范围内的噪声位准大致保持不变。在接收范围(R_X band)以外的噪声位准会微量的增加，并且由于噪声会陷于干扰信号中，故在传送频率(T_X band)的额外噪声范围是不重要的。

因此，是有可能提供一种结构，用以补偿电感的阻抗，并致能集成电路内的LC共振电路。所述的结构可被应用于一频率分割双工装置中。所述的频率分割双工装置可为电信网络(如UMTS电话系统)中的移动端(mobileterminal)。

虽然本发明所述的电路是使用场效晶体管，但亦可利用双载子晶体管取代之。

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围当以权利要求书所界定的为准。

Claims (11)

1.一种电路，用以生成一负阻抗，其特征在于，所述的电路包括：

一第一晶体管，具有一控制端，所述的控制端连接一第一节点；以及

一第二晶体管，具有一电流端，所述的电流端连接所述的第一节点，其中所述的第一晶体管串联所述第二晶体管，用以产生所述的负阻抗；

所述的电路还包括：一偏压电路，用以使所述的第一及第二晶体管进入一操作区，所述的偏压电路具有一第三及第四晶体管，所述的第三晶体管串联所述的第四晶体管；

所述第一晶体管的栅极通过一电阻连接所述第三晶体管的栅极，在第三晶体管和第四晶体管所形成的串联结构的两端并联一电容，所述电容与所述电阻形成一低通滤波器。

2.如权利要求1所述的电路，其特征在于，所述的第二晶体管具有一控制端，用以接收一固定电压。

3.如权利要求1所述的电路，其特征在于，所述的第一晶体管为N型元件，所述的第二晶体管为P型元件。

4.如权利要求1所述的电路，其特征在于，所述的第一及第二晶体管均为场效晶体管，所述的第一晶体管的源极连接所述的第二晶体管的源极，所述的第二晶体管的漏极连接所述的第一节点。

5.如权利要求1所述的电路，其特征在于，所述的电路更包括一电流控制装置，串联所述的第三晶体管。

6.如权利要求5所述的电路，其特征在于，所述的第三晶体管为一场效晶体管，所述的电流控制装置串联于所述的第三晶体管的漏极。

7.一种电路，用以生成一负阻抗，其特征在于，所述的电路包括：

一第一晶体管，具有一控制端，所述的控制端连接一第一节点；以及

一第二晶体管，具有一电流端，所述的电流端连接所述的第一节点，其中所述的第一晶体管串联所述第二晶体管，用以产生所述的负阻抗；

所述的电路更包括一偏压电路，所述的偏压电路具有一第三晶体管，所述的第三晶体管串联一电流控制装置，并且所述的第三晶体管为一场效晶体管，所述的第三晶体管的栅极连接其漏极，所述的第一晶体管的栅极电压与所述的第三晶体管的栅极电压相同。

8.一种与一负载相结合的放大器，其特征在于，所述的放大器包括一电感，并且所述的放大器更可与如权利要求1所述的电路相结合，用以生成如权利要求1所述的一负阻抗。

9.如权利要求8所述的放大器，其特征在于，所述的负载更包括一电容器，用以与所述的电感组合成一共振电路。

10.一种集成电路，其特征在于，所述的集成电路具有一电感，所述的电感整合于所述的集成电路之中，所述的电感与一电路相结合，用以生成一负阻抗，所述的电路具有一第一晶体管以及一第二晶体管，所述的第一晶体管具有一控制端，用以连接所述的电感的第一端，所述的第二晶体管具有一电流端，连接所述的电感的第一端，其中所述的第一及第二晶体管相互影响，用以生成一负阻抗；

所述的集成电路更包括一偏压电路，用以提供偏压予第一及第二晶体管，用以流经一静止电流；

所述的偏压电路具有一第三及第四晶体管，所述的第三晶体管串联所述的第四晶体管；

所述第一晶体管的栅极通过一电阻连接所述第三晶体管的栅极，在第三晶体管和第四晶体管所形成的串联结构的两端并联一电容，所述电容与所述电阻形成一低通滤波器。

11.如权利要求10所述的集成电路，其特征在于，所述的集成电路具有一放大器或一混频器，所述的电感与至少一电容相结合，用以形成一带通滤波器或是一带止滤波器。

Images