TWI352211B - Method and system for simulating a modular test sy - Google Patents
Method and system for simulating a modular test sy Download PDFInfo
- Publication number
- TWI352211B TWI352211B TW094116148A TW94116148A TWI352211B TW I352211 B TWI352211 B TW I352211B TW 094116148 A TW094116148 A TW 094116148A TW 94116148 A TW94116148 A TW 94116148A TW I352211 B TWI352211 B TW I352211B
- Authority
- TW
- Taiwan
- Prior art keywords
- module
- simulation
- dut
- test system
- module test
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
- G01R31/318342—Generation of test inputs, e.g. test vectors, patterns or sequences by preliminary fault modelling, e.g. analysis, simulation
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31907—Modular tester, e.g. controlling and coordinating instruments in a bus based architecture
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Testing And Monitoring For Control Systems (AREA)
- Selective Calling Equipment (AREA)
- Debugging And Monitoring (AREA)
Description
1352211 * · t j w (1) ' 九、發明說明 相關申請案之對照 此申請案主張2004年5月22日由Advantest Corporation所申請之美國臨時申請案第60/573,577號、 在開放結構式測試系統中之軟體發展〃的權益,該申請案 將整個結合於本文供參考。 φ 【發明所屬之技術領域】 本發明有關自動測試裝備(ATE)之領域,尤其本發明 有關模組測試系統之模擬方法以及系統。 . 【先前技術】 半導體生產中之主要成本在於測試積體電路之可變化 性及功能性之測試程式的發展及維護,此活動通常需要許 多工時於實際之測試器硬體上;然而,除了檢査測試程式 φ化語言之語意學之外,現有之測試器僅具有少許或根本沒 有模擬測試程式之能力,此限制迫使工程人員在實際之測 試器硬體上除錯其測試程式,但利用測試器硬體供測試程 式發展用並非昂貴測試裝備之成本收效的用法。此外,因 爲測試器通常共享於成群之工程人員之間,將限制使用該 測試器所配置之時間而產生瓶頸於測試程式之發展中,造 成其中發展並非平行發生之過程。在測試程式發展中之該 等限制會延遲積體電路之生產而延誤產品之釋出及損失商 機。
-5- ' (2} 1352211 » · « » 因此,需要有一種用以驗證積體電路測試程式之功能 性而無需使用昂貴測試裝備之方法及系統,尤其需要有一 種藉測試程式,廠商模組,及其相對應之待測元件(DUT) 來模擬模組測試系統的方法以及系統。 【發明內容】 本發明之目的在於降低用於測試程式發展之測試器硬 • 體的使用量,藉此使貴重的測試器裝備之使用最佳化;本 發明之另一目的在於識別測試程式,模組及DUT中之問 題於其運轉於測試器裝備之前;本發明之又一目的在於提 - 供一種用於程式,模組,及DUT之平行發展的環境,藉 . 此降低整個的產品發展時間。 所揭示之模組測試系統之模擬方法提供可由末端使用 者所建構之模擬架構,該架構係使用於建構模擬環境而透 過模擬架構API來下載廠商仿真模組及DUT模型,以及 ®執行測試程式:此方法使新的廠商模組能藉安裝於該廠商 之軟體仿真及編輯組態檔而添加於現有之設備;此方法亦 使工程人員能藉最少化地使用昂貴之測試器裝備而發展測 試程式於其自己的工作站之上。 在一實施例中,模組測試系統之模擬方法包含:提供 一控制器,其中該控制器控制至少一廠商模組及其相對應 之DUT模型;產生一模擬架構,用以建立標準界面於該 至少一廠商模組與其相對應之DUT模型之間;建構該模 擬架構:以及利用該模擬架構而模擬該模組測試系統。 -6- 1352211
• I • 4 • (3) 在另一實施例中,模組測試系統包含:一或更多個廠 商模組;一或更多個待測元件模型;一控制器,用以控制 該等廠商模組及其相對應之DUT模型;以及一模擬架構 ,用以建立標準界面於該等廠商模組與該等DUT模型之 間,該模組測試系統進一步包含用以建構該模擬架構之裝 置及用以利用該模擬架構而模擬該模組測試系統之裝置。 • 【實施方式】 方法及系統係配置用以模擬模組測試系統,下文說明 將呈現以使任一熟習於本項技藝之人士能執行及利用本發 明,特定實施例及應用之說明僅提供當作實例,此處所描 述之實例的種種修正及組合將立即明顯於該等精硏於本項 技術者,且此處所界定之大致原理可應用於其他實例及應 用而不會背離本發明之精神及範疇;因此,本發明並不打 算受限於所描述及顯示之該等實例,而是將根據與此處所 #揭示之原理及特性一致之最寬廣的範圍。 第la圖描繪根據本發明實施例之開放結構式測試系 統。系統控制器(SysC)102耦合於多重工地控制器(SiteCs )1〇4,該系統控制器亦可耦合於網路而接達相關聯檔案; 透過模組連接致能器1 06,各工地控制器可耦合以控制位 於測試工地Π 0處之一或更多個測試模組〗08,該模組連 接致能器1 06允許經連接之硬體模組! 〇8的重組態且亦作 用爲資料轉移之匯流排(用以下載圖案資料,聚集回應資 料,提供控制等);此外,透過該模組連接致能器,在— 1352211 I » φ » (4) 工地處之模組可接達另一工地處之模組,該模組連接致能 器1 06使不同的測試工地具有相同或不同的模組態,換言 之,各測試工地可採用不同數目及型式之模組,可行之硬 體實施包含專用之連接,開關連接,匯流排連接,環狀連 接,及星狀連接,該模組連接致能器106可藉開關矩陣加 以實施,例如各測試工地1 1 〇相關聯於DUT1 1 2,該 DUT1 12係透過下載板114而連接於相對應工地之模組; #在另一實施例中,單一的工地控制器可連接於多重DUT 工地。 系統控制器102作用爲整體系統管理器,其協調工地 控制器活動,管理系統層級之並聯測試策略,及額外地提 . 供處理器/探針控制以及系統層級之資料誌錄,以及誤差 處理支援。該系統控制器1 02在驗證及除錯測試環境中爲 與測試工程人員互動之主要點,其提供閘通路於工地控制 器且在多重DUT環境中管理工地控制器活動之同步,其 #進一步地運轉諸如測試模擬模組之使用者應用及工具,依 據操作上之設定,系統控制器102可佈署於一分離自工地 控制器1 04之操作的CPU上;選擇性地,共同的CPU可 由系統控制器1 02及工地控制器1 04予以共享;相似地, 各工地控制器104可佈署於其本身專用之CPU(中央處理 單元)上,或佈署爲同一CPU內之個別的過程或線程。 工地控制器1 04負責運轉測試計劃而測試DUT,該 測試計劃藉使用架構級以及包囊測試方法之標準或使用者 所供應之測試等級而產生特定的測試。此外,該測試計劃 1352211
I I • · : (5) 利用標準界面來建構硬體,及界定測試流程。 本發明之系統結構可觀念性地想像爲第1圖中所示之 分配系統且可瞭解的是,個別的系統組件亦可視爲積體的 ,單片系統之邏輯組件而無需視爲分配系統的實體組件; 插塞及執之模組或可置換之模組可利用標準界面而助成於 硬體及軟體層級處;測試器作業系統(TO S)允許使用者利 用測試計劃程式化語言而寫入測試計劃程式,及以一指定 馨於特定之待測元件(DUT)的方式來操作測試系統,亦允許 使用者包封共用於測試計劃程式中之測試系統操作的順序 當作程式庫,該等程式庫有時候稱爲測試級及測試模板。 第lb圖描繪本發明實施例之模擬系統總覽。該模擬 - 系統包含控制器模型1 2 1,一或更多個廠商仿真模組1 22( 注意的是,該用語一廠商仿真模組亦稱爲廠商模組或仿真 模組),一或更多個待測元件(DUT)模型124,以及下載板 模型1 26。爲組合該模擬環境,使用者將產生系統組態檔 Φ及離線組態檔(兩者將詳細描述於下文)以說明該等仿真模 型,下載板模型,及DUT模型如何透過模擬架構而連接 ;模擬執行則藉測試程式而執行於載入至模組模型內之圖 案上。 該模擬架構供應下載板模型106,一或更多個測試器 通道128’及一或更多個DUT通道130。該等模組下載自 廠商之動態鏈結程式庫(DLL),各方塊代表模組之單一例 子,該DLL可下載多次以產生同一模組型式之多重例子 ;DUT模型124可供應爲DLL (若該模型係以C + +撰寫時) (6) (6)1352211 « · * » 或爲Verilog)(硬體描述語言)模式。 下載板模型126可由使用者建構’使用者映像測試器 通道128於相對應之DUT通道130 ’及指定相關聯於各 連接之傳送延遲。所有的連接係雙向的’因此無需特別考 慮以指定連接器爲輸出驅動器或輸入選通器。 模擬架構 測試系統模擬之主要部件爲模擬架構,其亦稱爲架構 ,該架構提供兩個基本服務:首先,其允許各廠商模組以 實質相同方式程式化,例如在平常測試器操作期間透過系 統匯流排,藉模擬匯流排傳呼,測試程式可寫入於仿真之 模組暫存器之內,藉此建立測試;另一個服務則爲測試執 行之模擬。該架構提供一用於仿真之模組與DUT模型間 之實體連接之模型,該架構亦供應一用以維持不同模擬組 件之執行順序的引擎。 當測試系統係在模擬模式(離線模式)時,其藉一透過 共享記憶體與該架構通訊之軟體模組來置換用以與測試器 模組硬體通訊之裝置驅動器。在實際的測試器之中,針對 該等模組之通訊係藉熟知爲匯流排之硬體予以促成,匯流 排典型地使用命令而傳送二進圖案至廠商之硬體模組中之 可定址的暫存器;在該模擬中,相同的命令由該架構接收 及解讀以定靶標一特定之仿真模組,然後,該架構傳送暫 存器之位址及資料至該模組’使得該模組可儲存該資料於 其所模擬之暫存器中。因爲測試程式下載將最終地分解爲 -10- 1352211 · 轟 * • (7) 該等基本單元之位址/資料配對,故此簡·單的模型可支援 該測試程式與該等模組之所有互動,此方法之副產物爲亦 可支援校準及診斷程式之發展的模擬。 因爲在線上與離線模式間之運轉軟體中的僅有差異係 在系統匯流排之裝置驅動器中,故存在有高度之相互關係 於線上環境中之測試程式的行爲與離線環境中之其相對應 的行爲之間;因此,就關於使用者之測試程式的行爲及根 •本的測試器作業系統(TOS)而言,該模擬係準確的。 該架構亦提供測試器模組與DUT間之實體連接的詳 細模型,所有的連接係模型化爲配線上之電壓,因此可再 • 現根本之物理學;因爲並沒有關於模組/DUT互動中之資 - 料格式的假設,故該架構可工作於仿真模組與DUT模型 之任一組合,只要它們使用該架構所建立之應用程式化界 面(API)即可;當兩個供應器同時地驅動於同一配線上之 時,該架構將提供電壓之自動一致。 • 爲控制測試程式之執行期間的模擬,架構可提供不同 的方法於其API中而允許廠商之模組登錄及接收事件,該 架構將利用該等事件來控制仿真之模組與DUT模型的執 行順序;藉管理該等事件及藉指定關於模組如何處理事件 之若干基本法則,則可有效完成用以產生模組仿真之可撓 性模板於該模組測試系統之使用者。 第2圖描繪用以模擬模組測試系統之模擬架構,該模 擬架構包含模擬管理器(SimMgr)級202,模擬通道( SimChannel)級 204,模擬組件(SimComponent)級 206,以 -11 - • (8) 1352211 • t ♦ » 及模擬事件管理器(SimEventMgr)級208。該SimMgr級 202管理模擬過程;SimComponent 206爲廠商使用之基本 等級。若干所需之行爲係實施於此級之內,許多方法係虛 擬的(在C + +中)且需要廠商實施;CAnalogModule級2 10 ,承續自SimComponent級206,係使用於添加所需之廠 商指定功能。 該 CAnalogModule 級 210 包含一組 SimChannel 衍生 ® 之目標,亦即CSimAWG目標212及CSimDigitizer目標 214,該等目標代表系統資源(在控制結構中之IResource 衍生之級),其中該CSimAWG目標爲使D/A通道模型化 * 之類比波形產生器(來自數位命令之類比輸出),以及 - CSimDigitizer目標使相對應之A/D通道模型化(來自類比 信號之數位輸入);該IResource衍生級之要件將結合於該 等實施級,且該等實施級利用系統提供之有用事物( utilities)而產生及讀取波形;該SimEventMgr級208進一 Φ步包含模擬事件目標2〗6。 模擬架構強加一組預先界定之界面及設計限制於仿真 模組及DUT模型發展器之上’此保證了符合該模擬架構 要件之模型可相容於該模擬中之其他組件,該模擬架構畫 分爲三部件,第一部件用於共用於仿真模組及DUT模型 之API,第二部件指定於模組模型,以及第三部件指定於 DUT模型。在一實施例中,廠商仿真模組係:視爲以事件 爲主之模型。而DUT則視爲以時間爲主之模型。在其他 實施例中,仿真模組及DUT模型可爲以事件爲主或以時 1352211 , 磚 % ⑼ 間爲主之模型》 模擬通道 第3a圖描繪根據本發明實施例之用以處理模擬通道 目標的模擬架構。該模擬架構包含模組級3 02,DUT級 304,及模擬通道(SimChannel)級 306,該 SimChannel 級 306包含模擬波形反覆器(SimWaveformlter)級3 08,該模 Φ組級3 02包含模擬通道識別器(SimChanID)級310。 該SimChannel級3 06在圖案執行期間分別地透過模 組級3 02及DUT級3 04提供I/O能力到仿真模組及DUT 模型。爲利用此級,空白的通道目標可建構供各模組通道 或DUT接腳用;依據模擬組態檔(描述於下文)中之設定 ,該等通道係藉模擬架構而與下載板上之相對應通道連接 ,該模擬架構透過用於執行下載板連接之getChannel ()法 而獲得一相對於該SimChannel目標之參考値。 • 共同於模組與DUT模型之元件爲相對於該等通道之 I/O傳呼,在模組與DUT間之所有I/O傳呼係藉設定電壓 位準指定之次數而完成,此係藉set ()法而提供自 SimChannel級3 06,此方法允許傳呼常式藉寫入一登入於 連接至該SimChannel級306的輸出緩衝器之內而在一特 定之時間指定一特定之電壓。 在一實施例中,該set ()法寫入一點至電壓時間歷史 之內,波形之形式則依據該通道係如何建構。第3 b圖描 繪根據本發明實施例之階梯,轉動,及類比波形。在階梯 -13- (10) 1352211 • ♦ 4 » 通道中,電壓變遷係瞬時的,使得tl與t2間之任一讀數 轉回vl之電壓;在轉動通道中,電壓變遷自其目前狀態 到所命令之狀態將花費一有限之時間量,該變遷之斜率係 由系統組態檔之轉動部中之slewRate參數所決定的·,最 後,在類比通道中,電壓並未平穩,在時間點之間的電壓 係透過逐段之線性內插而計算,若所獲得之讀數超出最後 點之時,則數値將外插自最後的兩點,若在超出t2之設 #定傳呼並無點取得時,則點線表示將從通道取得之電壓。 off ()法主要使用於關閉驅動於電壓上,此發生於當 兩個組件正同時地寫入於通道的相對側之時,若一側傳呼 ' set ()法之時,則該電壓係視爲驅動的,若另—側傳呼〇ff ()法之時,則該電壓將視爲被動的。在此例中,該驅動電 壓占有優勢且在解析兩側上之電壓之後,從各通道所讀取 之電壓將爲具有set ()命令之電壓輸入,若兩側均傳呼set ()法或兩側均傳呼off ()法時,則設定該電壓歷史於平均 _電壓値。 end ()法之傳呼指示該模擬架構的是,通道已備妥供 解析用及接著供該通道之另一側上的組件來讀取用,若該 end ()法並未在通道上傳呼時,則該通道上之信號無法透 過該模擬之剩餘者傳送,因爲在通道相對側上之組件並未 經信號告知從該通道讀取。典型地,使用者執行若干設定 傳呼以指定電壓於時間範圍上,然後在時間範圍之終點處 傳呼該end ()法一次。
SimWaveformlter級3 08以波形來識別變遷,使用者 -14- (11) 1352211 * , 省 » 藉傳呼SimChannel級306中之getWaveformlter ()法而獲得 波形反覆器之例子,此方法需要使用者指定高及低電壓以及 起始及停止時間,利用此資料,該getWaveformlter ()法可 送回 SimWavefoimlter 級 308 之例子,該 getWaveformlter () 法進一步允許使用者透過波形中之所有的邊緣變遷而行進; 針對各變遷,其送回變遷之時間以及緊隨變遷之後的波形狀 態,該狀態指定爲一列舉式State_t,用於此型式之可行的値 φ爲Η(高),L(低),及Z(三態)。 在本發明之一實施例中,getWaveformIter()法之實例顯 示如下: voidfindHighs(SimChannel& sc, const Voltage& vhi, const Voltage& vlo, const Time& tjstart, const Time& t_end)
SimWaveformlter iter = sc.getWaveformher〇; for (; !iter.end〇; iter.next〇) { if (iter.getStateQ == SimWaveformlter: :H) cout « "waveform goes high at " « iter.getTime〇.getValue〇 « endl; } • }}
SimWaveformlter級308包含下列方法: • start ():設定該反覆器於第一變遷。 • end () : end ()法檢查該反覆器是否在邊緣順序之終點 處,若此方法送回 ''真〃時,則getTime及getState之結 果未定。 .next (): next ()法移動反覆器至下一個變遷。 • getTime () : getTime ()法轉回目前變遷之時間。 • getState () : getState ()法獲得目前邊緣之狀態,該邊緣 -15- (12) 1352211 « · * · 在邊緣時間之後施加於基本波形之狀態。 在另一實施例中,SimChannel級306提供在指定時 間讀取通道上之電壓的能力,此係透過一利用單一時間自 變數之read ()法完成,由該read ()所送回之値係內插自 儲存於一含有時間對電壓資訊之表中的資料,該內插法係 依據如模擬組態檔中所界定之通道組態,若該通道建構爲 階梯通道時,則使用方法模型,若該通道建構爲轉動通道 9時,則使用轉動模型以內插發生於有限時間上之電壓變遷 ,若該通道爲類比通道時,則利用逐段之線性內插來計算 電壓。 • 此外,使用者係負責管理資料於通路中,此係透過 - flush ()法完成’此方法登錄通道於清理相位,其指示在 清理變數所指定的時間之前並無讀取發生;當傳呼該 flush ()法時’在該指定時間之前的所有記錄會在下一個 清理週期期間從該通道移開,該flush ()法係以標準爲基 ®礎而傳呼供其中記憶體之限制會阻止模擬完成之長的圖案 用。 在又一實施例中’爲寫入於一通道,用以指定輸出電 壓之主要方法爲set ()法’其中使用者指定時間及相關聯 之電壓當作參數’此方法提供輸入至通道的時間歷史;若 驅動器關閉時’可使用off 0法,此指示若信號正驅動自 界面之另一側時’則說明電壓在通道上,該off 0法主要 係用於雙向通道而執行驅動及選通之操作。 使用者可指示已輸入至通道內之數値組合已備妥供傳 (13) 1352211 « · t * 輸至界面之另一側用,此係透過超載之end ()法完成,該 end ()法指示模擬架構該通道上之數値已備妥供讀取用’ 直至該end ()傳呼中所指定之時間爲止(包含該時間);應 注意的是,不具變數之end ()法可缺設至set ()或off ()傳 呼中之最大時,該end ()法係傳呼供set ()法生效用,若 未傳呼end ()法時,則無資料會轉移至通道之另一端。 在一實施例中,共同之API級可使用如下: //在建構器中產生若干通道
SimChannel MyStepChannel;
SimChannel MySlewCharmel;
SimChannel MyAnalogChannel; //通道登記
SimChannel^ getChannel(const SimChanID& chan) {
if (chan.getIndex〇 == MY_STEP_CHANNEL { ---return &MyStepChannel; }
else if (chan.getIndex〇 == MY一SLEW_CHANNEL { ~ return &MySlewChannel; } else if(chan.getIndex〇 == MY_ANALOG_CHANNELJNDEX) { --- return &MyAnalogChannel; //運轉圖案 -17- (14)1352211 • · void handleEvent(consi SimEvent& event, const Time& t) { if (event.isWriieEvent〇) //設定若干輸出電壓於階梯通道上
MyStepChanneLset(tO, hi_level); MyStepChannel.set(t2, lo」evel); MyStepChanneLend(t4);
//設定若干輸出電壓於轉動通道上
MySlewChanneLset(tO, hijevel); MySlewChannel.set(t2, lojevel);
MySlewChannel end(t4); //設定若干輸出電壓於類比通道上
MyAnalogChannelset(tO, lojevel); MyAnalogChannelset(tlt hi_Ievel); MyAnalogChannelset(t2t hijevel); MyAnalogChannelset(t3f lojevel); MyAnalogChannelset(t4t lo_level);
else if (event.isReadEvent〇) //現選通該階梯通道
Voltage strobe_value = MyStepChannelread(t5); MyStepChannel.flush(t5); // done reading 1352211 « » 幾 $ » (15) 應注意的是,用於類比信號,波形之所有轉角需予以 指定,然而在階梯及轉動波形中,則僅需指定變遷。 getWaveformlter ()法允許傳呼者轉回有效於窗回選 通之狀態,其採用高輸入電壓,低輸入電壓,及時間窗口 當作變數以及送回一含有該等電壓交叉之次數的目標。
SimChanID級310可封囊通道索引,在測試系統中存 在有兩組通道索引,一用於測試器通道空間,以及另一用 • 於DUT通道空間,該SimChanID級封囊20位元之字元而 描述索引於各空間中,最大有效位元指示該通道索引是否 用於測試器通道空間或用於DUT通道空間,下一位元爲 * 指示所有通道是否正在使用之旗標,接著的7位爲分別用 . 於測試器模組或DUT之埠或DUT索引,最小有效之12 位元則使用於當地索引値(4K通道)^ 該SimChanID級3 10包含下列方法: • SimChanID ()··若所有通道位元設定時,貝|J SimChanID _ 0轉回"真”。 • getlndex (): getlndex ()法送回索引於當地通道空間中 ,isTestChannel及isDUTChannal法分別指示該索引是否 用於測試器或DUT空間,若所有()方法送回、真〃,則 此方法之結果未疋。 • getPort ():該getPort ()法送回用於既定通道ID之埠 ’該埠及索引之組合可識別所有通道於下載板之一側之上 〇 .isDUTChannel ():若通道在DUT通道空間之中時,該 •19- 1352211 * » k (16) isDUTChannel ()送回 '真"。 • isTesterChannel ():若通道在測試器通道空間之中時, 該 isTesterChannel ()送回 ''真"〇 模擬組件 第4圖描繪根據本發明實施例之用以處理模擬組件之 模擬架構。該模擬架構包含模擬組件基礎 鲁(SimComponentBase)級 401 ; SimComponent 級 402 及 SimComponentStepped)級 406 係衍生自 SimComponentBase 級,廠商仿真模組(Module)級 404 係 衍生自該SimComponent級,虛擬功能係發展於 SimComponent級402內以界定該模組之行爲;相似地, 該 DUT 級 408 衍生自 SimComponentStepped 級 406:該 SimComponentBase401爲共同基礎級,其包含由 SimComponent402 及 SimComponentStepped406 級兩者戶斤 ®共享之方法。 該Module級404傳呼handleEvent ()法,用以處理模 擬事件目標,該handleEvent ()法結合由SimComponent 級之registerEvent ()及raiseEvent ()所提供之若干服務, 該registerEvent ()法允許模組登記事件於模組架構,事件 可相關聯於單一通道,一群通道,或整個通道;事件亦可 以藉特定的時間予以登記,其中傳呼者可識別該事件,若 事件爲寫入事件時,則一旦模擬抵達登記時間時,則引用 模組之h a n d 1 e E v e n t ()回呼’若事件爲讀取事件時,則僅 •20- 1352211 * η 磚 雜 擓 (17) 在事件相關聯之所有通道解析及備妥供讀取用之後引用該 handleEvent () ° 當執行該handleEvent ()傳呼以回應一具有相關聯時 間之事件(亦即,同步事件)時,則該模組需遵守由模擬架 構中所界定之API所陳述的法則以爲了使該模擬適當地工 作: •用於寫入事件,該模組僅可設定電壓値於該寫入事件的 鲁時間之後的時間; •用於讀取事件,該模組僅可讀取電壓値於該讀取事件的 時間之後的時間。 事件亦可登記無需時間(亦即,非同步事件),該等事 件係藉其他模組或藉模擬架構予以初始化,該等事件支援 兩個功能:第一個功能係用以處理系統中之若干熟知的事 件,諸如中斷;第二個功能係用以處理模組間之通訊。非 同步事件允許一模組通知另一模組某一組之情形已發生, #例如非同步模組在週期之起始時通知數位接腳模組,使得 該數位接腳模組輸出相關聯於目前週期之邊緣。 針對將下載於架構內之廠商模組,較佳地,廠商自其 支援目標之產生及破壞的DLL輸出若干預先界定之功能 而維持該仿真模組模型,此標準化之界面隱藏了下載各模 型之細節。 模擬模型係衍生自SimComponent級,其係作成可接 達於該模擬架構,爲界定該等模型,使用者實施該 SimComponent級中所指定之虛擬函數,模組之虛擬函數
-21 - (18) 1352211 « · 拿 4 分成兩類別: •所衍生之級需提供之虛擬方法;以及 •具有使用者可重界定之缺設實施的基本函數。 除了函數之外,此級亦提供用於事件管理之服務至所衍生 之級。 DUT模型係藉衍生自模擬架構之 SimComponentStepped級406而實施,發展器實施虛擬函 • 數於SimComponentStepped級406之內而界定模組之行爲 ,例如run ()法引用DUT模型而運轉於一指定的時間窗之 上,因爲界面之簡單性,所以模型設計者可在如何使用 • DUT模型化之中獲得大的寬容度,此寬容度係由連接於 . 運轉Verilog模型之伺服器的C/C + +模型或DLL之共同界 面予以支援,如何實施DUT模型之細節則隔離自其餘之 模擬而允許該等模型可互換地使用。爲提供DUT模型於 模擬架構中,該SimComponentStepped級包含下列虛擬方 ❿法: • run ():使用者透過一指定之時間窗口來運轉DUT模型 ’連續的run ()傳呼可開始於最後的run ()傳呼已結束之 處。 • handlelSVM ():此方法可從指定通道之參數測量單元 (PMU)送回測量値,應注意的是,PMu係使用以執行靜態 DC測量於通道上,而測試係在暫息狀態中,或在測試之 間。 • handleVSIM ():此方法送回指定通道之PMU測量》 -22- (20) 1352211 • 4 產生用於^advantest〃測試器模組之事件,則傳呼下 列方法:
SimEventMgr emgr(_TCADVANTEST% SimChanID::TESTER_SPACE); 模組發展器產生SimEventMgr之例子供該模組所屬之 各網域用,該等目標使用於模組之存在期間,例如下列傳 φ 呼之組合係執行以產生不同網域之事件:
SimEventMgr m_advmgr(_T("ADVANTEST"), SimChanID::TESTER_SPACE); SimEventMgr m_msomgr[_T("MSO_CONSORmJM"),SimChanID:7TESTER_SPACE): SimEventMgr m_pwrmgr(_T("POWER_GROUP"), SimChanID::TESTER_SPACE); 在模擬之過程期間,該等相標各可產生用於各該等網 域用之事件;在此方式中,由不同廠商所產生之模組可藉 由同意一單獨之名稱於其共享之網域而共享事件,倘若 DUT模型必須登記用於事件時,則使用clientmgr ()法, ®應注意的是,在DUT空間與測試器空間之間可作成區別 ,因爲該兩通道屬於不同的索引空間。
SimEventMgr clientmgr("CLIENT", SimChanJD::DUT_SPACE); 可使用不同的方法來產生事件,用以產生同步事件之 方法包含 • SimEvent inakeReadEvent(SimEvent; ;LocalCode_t): 此方法產生讀取事件供模組中之所有通道用。 • SimEvent makeReadEvent(SimChanID::Inde)c一t,SimEvent::LocalCode_t): 此方法產生網域爲基礎之讀取事件。 • 24- (21) 1352211 • . * * • SimEvent makeReadDomainEvent(SimEvent::Domain_t, SimEvent::Lx)i:alCode_t): 此方法產生非同步事件供特殊網域用。 • SimEvent makeWriteEvent(SimEyent::LocalCode_t): 此方法產生寫入事件供模組中之所有通道用。 • SimEvent makeWriteEvent(SimChaiJD::Index_t, SimEvent: :LocalCode_t): 此方法產生寫入事件供單一通道用。 • SimEvent makeWriteDomainEvent(SimEvent::Domain_t, SimEvent::LocalCode_t): 此方法產生網域爲基礎之寫入事件。 未採取通道索引當作參數之函數會產生用於所有通道 ® 之事件’採取使用者特定之通道索引及局部碼當作參數之 函數將產生用於特定通道之SimEvents,採取網域當作變 數之函數則使用於已束縛於一特定網域之一群通道.。 ' 用以產生非同步事件之方法包含: • · makeAsynsEvent ():此方法係使用於產生非同步序號爲 主之事件》 • makeDomainEvent ():此方法係使用於產生非同步網域 爲主之事件供特殊通道用。 ® · make SysEvent ():此方法係使用於產生系統事件。 • isMy Event ():此方法可檢查事件之網域,當既定之事 件屬於當作事件管理者之同一網域中之時,將送回、真, 〇 在一實施例中,若產生三個事件管理者於上述建構器 實例中之模組發展器需決定事件屬於那一個網域時,可利 用下述方法: (19) 1352211 ^ . « 4 • handle V SIM ():此方法送回指定通道之PMU測量。 爲下載DUT模型於該模擬架構之內,DLL輸出一組 支援目標之產生及破壞的預定之功能而維持該DUT模型 ,此標準化之界面隱藏了下載各模型之細節。 模擬事件管理器 第5圖描繪根據本發明實施例之用以處理模擬事件目 Φ標之模擬架構。該模擬架構包含模組級5 0 2,模擬事件管 理器(SimEventMgr)級5 04,以及模擬事件(SimEvent)級 506 » 該 SimEventMgr 級 504 產生 SimEvent 級 506 之例子 ’ SimEventMgr級5 04使用以維持廠商索引,此索引獨自 地識別一族之事件,大致地,該族之事件相關聯於一具有 指定之廠商ID串之廠商,該級亦允許使用者產生另一族 之事件,使得兩個或更多群之模組可共享事件於個別的事 ®件空間中。 在一實施例中,爲產生SimEventMgr目標供特定之廠 商索引用,係使用下一建構器:
SimEventMgr (const OFCString&, SimChanID::ChannelSpace_t) 該串之變數將指定事件族,通道空間形式指示事件之 通道是否爲測試器通道(SimChanID::TESTER_SPACE)或 DUT通道(SimChanID::DUT_SPACE),例如若使用者希望 -23- (22) 1352211 • > « 4 if (m_advmgr.isMyEvent(event)) { //an ADVANTEST event } else if (m msomgr.isMyEvent(event)) { 一 // an MSO event } else if (m_pwrmgr.isMyEvent(event)) { // a power event }
SimEvent級506包含下列方法·· ® · isChannelEvent ():此方法檢査事件是否用於單一通道 ,若該事爲以通道爲主之事件時,則此方法送回,真〃。 .isDomainEvent ():此方法檢査事件是否用於網域,若 ' 該事件爲以網域爲主之事件時,則此方法送回"真。 • · isReadEvent ():此方法檢査目標是否爲讀取事件,若 該事件爲讀取事件時,則此方法送回*真〃。 .isSerialNumberEvent ():此方法檢查事件是否用於特定 之序號,若該事件係用於特定之序號時,則此方法送回。 •真 • isSysEvent ():此方法檢查目標是否爲系統事件,若該 事件爲系統事件時,則此方法送回,真"。 • isWriteEvent ():此方法檢査目標是否爲寫入事件,若 該事件爲寫入事件時,則此方法送回,真〃。 • getChan ():此方法獲得SimChanID目標。 .getCode ():此方法獲得局部使用者碼。 • getDomain ():此方法獲得網域,其送回事件之網域索 弓卜 -26- '(23) 1352211 • . « 4 • getSerialNumber():此方法獲得序號。 • getSysCode():此方法獲得系統事件碼》 • numArgs():此方法送回使用者變數之數目。 • popArg ():此方法接達行列中之下一個使用者變數, 應注意的是,變數係以其添加之相同順序予以檢索,一旦 已檢索出變數時,則不再有效於事件;傳呼popArg之次 數比numArgs 〇之次數更多將造成拋棄之例外。 # · pushArg ():此方法將添加使用者變數。 組態檔 ' 模擬架構使用兩個組態檔:模擬組態檔,及離線組態 . 檔。該模擬組態檔指定那些測試器模組在模擬期間有效, 該離線組態檔指定那些DUT模型將下載以及它們將如何 連接至測試器》 模擬組態檔係下載於當功能SimTester初始時,在此 #檔中之該等設定有效地保持於該SimTester之生命過程; 離線組態檔下載爲部分之使用者測試計劃,該檔之名稱藉 測試程式語言(TPL)命令而指定爲OfflineDef,此命令可 出現於使用者測試程式中之任何處,但傳統上係藉由其他 高階命令設置於testplan.tpl檔之中。 在一實施例中,取樣模擬組態檔可獲得如下’如下文 所示,該檔畫分爲階級組織之區塊,全盤(Global)區塊含 有泛系統參數,EMUModule區塊任命含有仿真器模型之 DLL及指定其中下載模型之埠’該EMUModule區塊含有 -27- (24)1352211 « _ * 用於該模擬架構之模組界面。 « Τ2〇〇〇組態之系統軟體型式 Version 0.0.1; Global { Initvoltage 0.5 V; #需要的,初始電壓於所有配線上。 RecoveryRate 2.S V/nS; #選用的,用於類比信號中之驅動衝突。 # # Module Emulator. EMUModule "modulel"
Module DLL. {
Kaveform { Step 1-32, 35; Analog 33, 34; } Port 1 { SeriaXKmnber 1; FroductKevision Parans #選用的,資源陳述。 #在通道1至32,通道35上之階梯型式波形。 ί在通道33及34上之類比波形。 #陳述此模組之GBUS埠。 #需要的,應匹配模組組態中之設定。 h ί需要的,應匹配模組組態檔中之設定。 5將傳遞至DLL。 test ^paraml"; key f,abcM ;
Port 8
LogicalPort 3; #選用的,指定邏輯库以使用於離 ί線組態檔,缺設爲GBUS埠。 林
SerialN\imber 2 ; ProductKevision 1; Params #將傳遞至DLL。 test *’paraml key ”abc"; (25)1352211 « · U Module Emulator EMUModule "module2n {
Waveform {
Step 1-32; )
Port 2 {
SerialNumber 1; ProductRevieion 1; # Module Emulator EMUModule "dps"
{
Waveform
Slew 1-32 ® 2.0 V / nS; #需轉動速率供所有的轉動波形用。 }
Port 4 {
SerialNumber 1;
ProductRevision 1; 使用者可應用離線組態檔以指定將使用於模擬中之該 等DUT模型及顯示該等模型如何附加於測試器資源。在 一實施例中,取樣離線組態檔顯示於下文,應注意的是, 除了 PinConnection區塊之外,此檔具有相似於模擬組態 檔之結構;全盤(Global)區塊描繪泛系統之設定, DUTModel區塊描繪含有DUT模型之DLL及指定下載 DUT模型之埠,PinConnection區塊指示各接腳如何連接 於測試器。 -29 ' (26) 1352211 • · ♦ « ' #T2000語法之型式
Version 0.0.1;
Global {
RegSelect -PatTraceSel-; «圖案追踪-OASIS醒之登記選擇檔。 # } DUTModel "DUTlSim" {
Waveform { step 1-32; } DUT 1
-30- (27)1352211 • .
Params { paramlName ’’paramlValue"; param2Name "param2Value"; )
PinConnections
L3· 1 1 1 0 nS L3. 2 8 1 0 nS L3. 3 2 X 0 nS L3 · 4 7 1 0 nS L3. 5 3 1 0 nS L3.6 6 1 0 nS L3. 7 4 1 0 nS L3.8 5 1 0 nS L3. 9 9 1 0 nS L3. 10 16 1 0 nS L3. 11 10 1 0 nS L3. 12 15 1 0 nS L3. 13 11 1 0 nS L3. 14 14 1 0 nS L3. 15 12 1 0 nS L3. 16 13 1 0 nS
PUTModel "DUT2Simri (
Waveform
Slew 1-16 @2.0 V/nS;
Params paramlName param2Name) PinConnec tions "paramlValue"; 11 param2Value";
L2 1 1 L2 2 2 L2 3 3 L2 4 4 L2 12 5 L2 13 6 L2 14 7 L2 15 Θ #無特定之延遲意指〇之延遲 架構組態 如上述,模組廠商需提供其硬體模組之仿真,因爲此 要件,故獲得廠商模組之使用者亦可獲得該組件之仿真模 組,該仿真模組以DLL之形式到來,該DLL具有界面用 -31 - (28) 1352211 , · • φ 以使該模組可由模擬架構下載,此係透過設置於廠商DLL 上之一組預定的界面而予以指定。爲下載仿真模組於模擬 架構,模擬組態檔可由使用者提供或由測試系統產生,該 模擬組態檔計數欲下載之各DLL ;除了任命該DLL之外 ,該模擬組態檔指定符合於欲模擬之測試系統的硬體設定 之參數,此包含模組埠號,模組序號,通道數目,各通道 上之波形板式,以及整個模擬所使用之電壓等;該模擬組 ®態檔包含其他參數,該等參數爲模擬之加工物,含當下載 模組時,使用於從模組配裝通道至DUT接腳之邏輯參考 値及傳遞至DLL之特定參數。 ' 在一實施例中,模擬管理器執行下列功能以建構該模 • 擬·· •如該模擬組態檔所指引地下載所有組件; •畫分該等組件及資源於不同的工地中;以及 •提供中心目標,用以管理圖案之執行於所有線程上。 ® 此外,該模擬管理器利用該等組態檔來執行下列功能 •立即初始化所有組件及界面目標; •連接該等組態檔所指定之所有組件;以及 •提供來自組件通道之映像於界面目標。 應注意的是,爲確保僅存在有SimMgr之一例子,可 產生SimMgr之唯一公共方法爲create ()法,匹配之 release ()法係使用於模擬後清理資源,該create ()產生模 擬基礎於變數表中所指定之模擬組態檔上,路徑變數則使 用於指定基礎路徑供模擬組態檔內部所參考之其他文字檔 -32- (29) 1352211. 的基礎路徑用,該等檔則指定爲相對於該基礎路徑之路徑 〇 —旦已建構模擬架構時,則等待欲指定之測試程式及 目標DUT模型;在下載測試程式之前,TOS通知該模擬 架構已指定一或更多個DUT模型,此係透過另一稱爲離 線組態檔之組態檔予以完成;DUT模型以C/C + +所撰寫之 末端使用者所供應之DLL之形式而滿足一組預定之界面 Φ要件而到來,或爲運轉於伺服器上而等待來自模擬之連接 的Verilog模型;該離線組態檔指定一或更多個DUT模型 DLL而下載。此外’該檔指定符合DUT之硬體設定的參 數,此包含波形之通道及格式,邏輯測試器通道至DUT 接腳之配線,及相關連於該配線之傳輸延遲,該離線組態 檔亦包含模擬之加工物的其他參數,該等包含當下載 DUT模型時傳遞至DLL之特定參數;爲接達Veril〇g DUT 模型,該架構提供特殊DUT模型DLL,此模型可建構連 β接於一正運轉可運轉特定Verilog模型之程式的特定伺服 器。 架構初始化 在一實施例中,模擬架構之初始化包含下列程序: I .依據模擬組態檔來下載模組DLL及立即初始化模組仿 真目標於記憶體中; 2·等待將由使用者提供之離線組態檔(其描述欲下載之該 等DUT模型及它們如何連接於模組); -33- : (30) 1352211
; I 3 .利用該兩組態檔來建立模擬如下: a. 利用經由匯流排仿真而程式化於系統內之工地資訊來 指定模組及D U T於不同的工地; b. 連接該等模組於模擬架構中之專用於該特殊工地的下 載板模型;以及 c. 連接各工地中之DUT模型於下載板模型之相對應工 地, # 4.當未下載測試計劃時,則不下載步驟3中所產生之結構 ,以及等待另一離線組態檔。 該架構以每工地爲主而分解該模擬以促成多線程模擬 " ,該等工地可並聯地模擬,因此,根據預定之模擬工地來 - 分解模擬可使其相對於彼此而線程可靠且可避免任何會影 響性能鎖定機制之需。 當下載組態資料時,模擬架構開始藉經由下載板來建 構模組中的各通道連接於模擬架構中的目標而建立模擬。 ®第6圖描繪根據本發明實施例之仿真模組與下載板模型間 的通道,該通道包含:仿真模組602,雙向界面模型604 ,及下載板模型606。該仿真模組602含I/O埠 SimChannelA603,且相似地,下載板模型含I/O埠 SimChannelB607;在雙向界面604內存在有兩個緩衝器 604,一 Sim Waveform A2B緩衝器608用以從仿真模組 602轉移資料至下載板模型606,及一· SimWaveform B2A 緩衝器610用以從下載板模型606轉移資料至仿真模組 602。如第6圖中所示’該仿真模組602寫入至 (31) 1352211 ϊ i
SimWaveformA2B 緩衝器 608 及讀取自 SimWaveform B2A緩衝器610;相反地,該下載板模型606寫入至 SimWaveform B2A 緩衝器 610 及讀取自 SimWaveform A2B緩衝器608。 該 SimWaveform A2B 及 SimWaveform B2A 緩衝器各 含一用以儲存有關通道之表,特定地,該等緩衝器將及時 地在任意點儲存從通道目標所讀取之電壓,在表登錄之時 •間之間所讀取之通道的電壓値可利用上文第3b圖中所描 述之若干標準模型之一予以內插,使用於特定通道之模型 的選擇係使用者可建構的;切換模型係藉由使 • SimWaveform —基礎級用於其他波形級而完成, . SimWaveform具有一送回既定時間之電壓的虛擬函數read (),各經衍生之級可根據經模型化之波形而實施read ()( 例如該SimWaveformStep使方波模型化),類似之技術係 使用於使窗口選通模型化。 ® 如第6圖中所示,DUT模型612耦合於下載板,此 連接藉使用模擬架構之SimWire級的例子而完成。該 Sim Wire具有針對雙向界面目標中之該等緩衝器的接達, 該SimWire級可解析DUT與該等模組間之驅動衝突。應 注意的是,在第6圖中之下載板606與DUT模型612間 之連接爲仿真模組602與下載板606間之連接的鏡像,此 連接之細節並未保留於圖中,使得模組與下載板之間的連 接細節可更清楚地顯示。 在建構該模擬之後,下載該測試程式,此包含執行傳 -35- (32) 1352211 ; j 呼至系統匯流排裝置驅動器之內。在離線模式中,針對硬 體之裝置驅動器接達將轉移至共享之記憶體I/O而允許工 地控制器過程與模擬架構過程通訊;在線上與離線測試模 擬之行爲間存在有高度之相互關係,因爲該兩模擬設置之 唯一不同組件係在裝置驅動器之中。 架構執行 • 存在有兩型式之模擬運轉於測試計劃執行期間,第一 型式之模擬係以事件爲主之模擬,欲模擬之組件通常爲仿 真模組,該等組件在本質上係以事件爲主,因爲它們的行 ' 爲係在模擬起始之前藉測試程式予以指定;另一型式之模 • 擬係以時間爲主之模擬,欲模擬之組件通常爲DUT模型 ,該等組件在本質上係以時間爲主,因爲它們的狀態將依 據外部之刺激及現時之內部狀態而向前傳送,該模擬架構 將使事件爲主與時間爲主之模擬間的執行及資料轉移獲得 _協調。 以事件爲主之模擬利用登記及處理方法,典型地係仿 真模組之模擬組件必須登記用於各模擬事件,在登記之後 ,當測試事件之情形發生時,則引用組件之事件處理器回 呼而允許執行適當的模擬程序。 以時間爲主之模擬依賴以事件爲主之組件的輸出,該 模擬架構計算出捕獲由用以供給以時間爲主之組件的所有 通道之以事件爲主的組件所產生之刺激的時間窗口,然後 藉所計算之時間窗口來傳呼以時間爲主之組件,從以事件 -36- • (33) 1352211 i r 爲主之組件傳送至以時間爲主之組件的資料必須穩定,此 穩定性之準則係藉具有以事件爲主之組件滿足一組預定之 時序要件而予以實施於當寫入於該等組件之輸出通道時。 模擬架構提供仿真模組與DUT模組間之驅動衝突的 自動解析,驅動衝突典型地由測試程式中之時序誤差所造 成,識別該等誤差於其發生於實際硬體上之前係重要的, 因爲如此方能避免損壞DUT及測試裝備,在下載板模型 φ中之SimWire目標可解析驅動衝突,在SimWire之兩側 上之組件已接收其輸入之後,該模擬架構將傳呼SimWire 目標來解析來自兩側之信號,若僅一通道·具有驅動輸入時 • ,則藉所施加之適當的傳輸延遲來拷貝其至其他通道,若 . 針對SimWire目標之多重側已接收驅動輸入時,則設定電 壓於輸出緩衝器中以反映此衝突,一旦設定輸出緩衝器時 ,則傳呼已登記來讀取它們的模組,然後存取經解析之電 壓資料,因爲電壓解析係封囊於該SimWire目標中,故該 ®方法將呈明顯於剩餘之模擬。 存在有若干可藉所揭示之模組測試系統之模擬方法所 達成之益處,首先,藉提供測試程式之準確及詳細的模擬 ,所揭示之方法使工程人員能發展測試程式於其自己的工 作站之上而相對於發展測試程式於昂貴的測試器裝備之上 ;其次,所揭示之方法可在測試程式,仿真模組,及 DUT模型運轉於測試裝備之前識別問題於其中,藉此允 許更早地解決該等問題;以及第三,所揭示之方法可支援 平行發展之模型而致能更短的測試程式發展週期及更快的 -37- : (34) 1352211 ; > 時間於DUT之市場。 熟習於相關技藝之人士將理解的是,可利用所揭示之 實施例的許多可行的修正及組合而仍然採用相同基礎之基 本機制及方法。爲說明之緣故,上述描述已參照特定之實 施例予以撰寫。然而,上文描繪性之說明並未打算耗盡或 限制本發明於所揭示之該等精準的形式;鑑於上述教示, 許多修正及變化係可行的,該等實施例係選擇及描述以解 ®說本發明之原理及其實際應用,而使精硏於本項技術之其 他人士能最佳地利用本發明及具有不同修正之不同實施例 彷如適用於所打算之特殊用途。 - 【圖式簡單說明】 本發明之上述特性及優點以及其額外之特性及優點將 從結合下列圖式之本發明的詳細說明而呈更明顯地瞭解, 其中: • 第1 a圖描繪根據本發明實施例之開放結構式測試系 統; 第1 b圖描繪根據本發明實施例之模組系統總覽; 第2圖描繪用以模擬模組測試系統之模擬架構; 第3a圖描繪根據本發明實施例之用以處理模擬通道 目標的模擬架構; 第3b圖描繪根據本發明實施例之階梯,轉動,及類 比波形; 第4圖描繪根據本發明實施例之用以處理模擬組件的 -38- * (35) 1352211 t ; 模擬架構; 第5圖描繪根據本發明實施例之用以處理模擬事件目 標的模擬架構;以及 第6圖描繪根據本發明實施例之仿真模組與下載板模 型間的通道。 【主要元件符號說明】 W 12 1 控制器模型 122 廠商仿真模組 124 , 612 待測元件(DUT)模型 • 126 , 606 下載板模型 128 測試器通道 130 DUT通道 102 系統控制器(SysC) 104 工地控制器(SiteCs) _ 106 模組連接致能器 108 測試模組 110 測試工地 112 待測元件(DUT) 114 下載板 202 模擬管理器(SimMgr)級 204 , 306 模擬通道(SimChannel)級 206 模擬組件(SimComponent)級 208 , 504 模擬事件管理器(S i m E v e n t M g r)級 208 , 504 * (36)1352211 302 , 502 模 組 級 304 , 408 DUT 級 308 模 擬 波 形 反 覆 器(SimWaveformlter)級 3 10 模 擬 通 道 m 別 器(SimChanID)級 40 1 模 擬 組 件 基 礎 (SimComponentBase)級 404 廠 商 仿 真 模 組 (Module)級 506 模 擬 事 件 (Sim Event)級 602 仿 真 模 組 604 雙 向 界 面 模 型 -40-
Claims (1)
- 9δ I严 211 • . t • (1) 十、申請專利範圍 附件2 : 第94 1 1 6148號專利申請案 中文申請專利範圍替換本 民國96年12月18日修正 1·一種模組測試系統之模擬方法,包含: 提供一控制器,其中該控制器控制至少一廠商模組及 其相對應之待測元件(DUT)模型; 產生一模擬架構,用以建立標準界面於該至少一廠商 模組與其相對應之DUT模型之間; 建構該模擬架構;以及 利用該模擬架構而模擬該模組測試系統〃 2. 如申請專利範圍第1項之方法,其中產生一模擬架 構包含= 產生一廠商模組界面,用以處理該等廠商模組與該模 組測試系統間之通訊;以及 產生一 DUT模型界面,用以處理DUT模型與該等廠 商模組間之通訊。 3. 如申請專利範圍第2項之方法,其中產生該廠商模 組界面包含: 根據一第一組預定的標準界面而實施該等廠商模組; 以及 實施用以使該等廠商模組之行爲模型化的虛擬函數。 4.如申請專利範圍第2項之方法,其中產生該DUT (2) 1352211 ' 模型界面包含: 根據一第二組預定的標準界面而實施該等DUT模型 :以及 實施用以使該等DUT模型之行爲模型化的虛擬函數 〇 5. 如申請專利範圍第2項之方法,其中產生一模擬架 構進一步包含: φ 提供一共同界面,用以設定動態電壓位準於該等廠商 模組與該等DUT模型之輸出通道處。 6. 如申請專利範圍第1項之方法,其中建構該模擬架 .構包含: 產生一模擬組態檔(SCF);以及 將該模擬組態檔載入該模組測試系統。 7. 如申請專利範圍第6項之方法,其中該模擬組態檔 包含: ® —或更多個廠商模組動態鏈結程式庫(DLL); 該模組測試系統之硬體設定;以及 模擬參數。 8. 如申請專利範圍第6項之方法,其中建構該模擬架 構包含·’ 產生一離線組態檔;以及 將該離線組態檔載入該模組測試系統。 9. 如申請專利範圍第8項之方法,其中該離線組態檜 包含: -2- (3) 1352211 ' 一或更多個DUT模型動態鏈結程式庫; 該等DUT之硬體設定;以及 離線模擬參數。 10. 如申請專利範圍第8項之方法,其中建構該模擬 架構進一步包含: 載入廠商模組動態鏈結程式庫: 接收該離線組態檔;以及 • 根據該模擬組態檔及該離線組態檔而建立一模擬架構 〇 11. 如申請專利範圍第1項之方法,其中模擬該模組 . 測試系統包含: 執行該等廠商模組之以事件爲主的模擬: 執行該等DUT模型之以時間爲主的模擬;以及 轉移模擬資料於該等以事件爲主的模擬與該等以時間 爲主的模擬之間。 • 12.如申請專利範圍第11項之方法,其中轉移模擬資 料包含在模擬期間自動地分解廠商模組與DUT模型間之 驅動衝突。 1 3 .如申請專利範圍第1項之方法,其中模擬該模組 測試系統包含並聯測試複數個DUT模型。 1 4.如申請專利範圍第1項之方法,其中模擬該模組 測試系統包含添加一或更多個廠商模組於該模組測試系統 而不修正該模擬架構。 1 5 .如申請專利範圍第1項之方法,其中模擬該模組 -3- (4) (4)1352211 測試系統包含從該模組測試系統去除一或更多個廠商模組 而不修正該模擬架構。 1 6.如申請專利範圍第1項之方法,其中模擬該模組 測試系統包含添加一或更多個DUT模型於該模組測試系 統而不修正該模擬架構。 17.如申請專利範圍第1項之方法,其中模擬該模組 測試系統包含從該模組測試系統去除一或更多個DUT模 型而不修正該模擬架構。 1 8 .如申請專利範圍第1項之方法,其中模擬該模組 測試系統包含添加一或更多個DUT模型於該模組測試系 統而不停止一運轉模擬。 19. 如申請專利範圍第1項之方法,其中模擬該模組 測試系統包含從該模組測試系統去除一或更多個DUT模 型而不停止一運轉模擬。 20. —種模組測試系統,包含: 一或更多個廠商模組; 一或更多個待測元件(DUT)模型; 一控制器’用以控制該等廠商模組及其相對應之 DUT模型; —模擬架構’用以建立標準界面於該等廠商模組與該 等DUT模型之間; 裝置’用以建構該模擬架構;以及 裝置,用以利用該模擬架構而模擬該模組測試系統。 2 1 .如申請專利範圍第2 〇項之系統,其中該模擬架構 -4- (5) 1352211 包含: —廠商模組界面,用以處理該等廠商模組與該模組測 試系統間之通訊;以及 —DUT模型界面,用以處理DUT模型與該等廠商模 組間之通訊。 22.如申請專利範圍第21項之系統,其中該廠商模組 界面包含: φ 根據一第一組預定的標準界面所實施之廠商模組;以 及 虛擬函數,用以使該等廠商模組之行爲模型化。 . 23·如申請專利範圍第21項之系統,其中該DUT模 ‘型界面包含: 根據一第二組預定的標準界面所實施之DUT模型; 以及 虛擬函數,用以使該等DUT模型之行爲模型化。 • 24.如申請專利範圍第21項之系統,其中該模擬架構 進一步包含: 一共同界面,用以設定動態電壓位準於該等廠商模組 與該等DUT模型之輸出通道處。 25. 如申請專利範圍第20項之系統,其中用以建構該 模擬架構之裝置包含: 裝置,用以產生一模擬組態檔(SCF);以及 裝置,用以將載該模擬組態檔載入該模組測試系統。 26. 如申請專利範圍第25項之系統,其中該模擬組態 < 5) -5- (6) 1352211 " 檔包含: 一或更多個廠商模組動態鏈結程式庫; 該模組測試系統之硬體設定;以及 模擬參數。 2 7.如申請專利範圍第25項之系統,其中用以建構該 模擬架構之裝置包含: 裝置,用以產生一離線組態檔;以及 φ 裝置,用以將載該離線組態檔載入該模組測試系統。 28.如申請專利範圍第27項之系統,其中該離線組態 檔包含: . 一或更多個DUT模型動態鏈結程式庫; 該等DUT之硬體設定;以及 離線模擬參數。 2 9.如申請專利範圍第27項之系統,其中用以建構該 模擬架構之裝置進一步包含: • 裝置,用以載入廠商模組動態鏈結程式庫; 裝置,用以接收該離線組態檔;以及 裝置,用以根據該模擬組態檔與該離線組態檔而建立 —模擬架構。 3 0.如申請專利範圍第20項之系統,其中用以模擬該 模組測試系統之裝置包含: 裝置,用以執行該等廠商模組之以事件爲主的模擬; 裝置,用以執行該等DUT模型之以時間爲主的模擬 -6- ' (7) 1352211 ' 裝置,用以轉移模擬資料於該等以事件爲主的模擬與 該等以時間爲主的模擬之間。 3 1.如申請專利範圍第30項之系統,其中用以轉移模 擬資料之裝置包含用以在模擬期間自動地分解廠商模組與 D U T模型間之驅動衝突。 3 2 .如申請專利範圍第2 0項之系統,其中用以模擬該 模組測試系統之裝置包含用以並聯測試複數個DUT模型 φ 之裝置。 33. 如申請專利範圍第20項之系統,其中用以模擬該 模組測試系統之裝置包含用以添加一或更多個廠商模組於 . 該模組測試系統而不修正該模擬架構之裝置》 34. 如申請專利範圍第20項之系統,其中用以模擬該 模組測試系統之裝置包含用以從該模組測試系統去除一或 更多個廠商模組而不修正該模擬架構之裝置。 35. 如申請專利範圍第20項之系統,其中用以模擬該 # 模組測試系統之裝置包含用以添加一或更多個DUT模型 於該模組測試系統而不修正該模擬架構之裝置。 3 6 .如申請專利範圍第2 0項之系統,其中用以模擬該 模組測試系統之裝置包含用以從該模組測試系統去除一或 更多個DUT模型而不修正該模擬架構之裝置。 37.如申請專利範圍第20項之系統,其中用以模擬該 模組測試系統之裝置包含用以添加一或更多個DUT模型 於該模組測試系統而不停止一運轉模擬之裝置。 3 8 .如申請專利範圍第2 0項之系統,其中用以模擬該 < £) 1352211 , · ' (8) ' 模組測試系統之裝置包含用以從該模組測試系統去除一或 更多個DUT模型而不停止一運轉模擬之裝置。 C £ )-8-
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US57357704P | 2004-05-22 | 2004-05-22 | |
US10/917,711 US7210087B2 (en) | 2004-05-22 | 2004-08-13 | Method and system for simulating a modular test system |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200610082A TW200610082A (en) | 2006-03-16 |
TWI352211B true TWI352211B (en) | 2011-11-11 |
Family
ID=34968284
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW094116148A TWI352211B (en) | 2004-05-22 | 2005-05-18 | Method and system for simulating a modular test sy |
Country Status (8)
Country | Link |
---|---|
US (1) | US7210087B2 (zh) |
EP (1) | EP1756605B1 (zh) |
JP (1) | JP3911007B1 (zh) |
KR (1) | KR20070020247A (zh) |
AT (1) | ATE377767T1 (zh) |
DE (1) | DE602005003225T2 (zh) |
TW (1) | TWI352211B (zh) |
WO (1) | WO2005114237A1 (zh) |
Families Citing this family (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7437261B2 (en) * | 2003-02-14 | 2008-10-14 | Advantest Corporation | Method and apparatus for testing integrated circuits |
US7665067B2 (en) * | 2003-09-15 | 2010-02-16 | Cadence Design (Israel) Ii Ltd. | Method and system for automatically creating tests |
US20060026584A1 (en) * | 2004-07-27 | 2006-02-02 | Muratori Richard D | Explicit linking of dynamic link libraries |
US8171455B2 (en) * | 2004-08-13 | 2012-05-01 | Agilent Technologies, Inc. | Test sequencer and method for management and execution of sequence items |
US8082541B2 (en) * | 2004-12-09 | 2011-12-20 | Advantest Corporation | Method and system for performing installation and configuration management of tester instrument modules |
US7543200B2 (en) * | 2005-02-17 | 2009-06-02 | Advantest Corporation | Method and system for scheduling tests in a parallel test system |
US8214800B2 (en) * | 2005-03-02 | 2012-07-03 | Advantest Corporation | Compact representation of vendor hardware module revisions in an open architecture test system |
JP2006275986A (ja) * | 2005-03-30 | 2006-10-12 | Advantest Corp | 診断プログラム、切替プログラム、試験装置、および診断方法 |
US20070150254A1 (en) * | 2005-12-23 | 2007-06-28 | Choi Cathy Y | Simulation engine for a performance validation system |
US8442795B2 (en) * | 2006-07-10 | 2013-05-14 | Bin1 Ate, Llc | System and method for performing processing in a testing system |
KR101370728B1 (ko) | 2006-08-04 | 2014-03-06 | 어드밴테스트 (싱가포르) 피티이. 엘티디. | 테스트 장치 |
US20090119542A1 (en) * | 2007-11-05 | 2009-05-07 | Advantest Corporation | System, method, and program product for simulating test equipment |
US7809520B2 (en) * | 2007-11-05 | 2010-10-05 | Advantest Corporation | Test equipment, method for loading test plan and program product |
US20090319248A1 (en) * | 2008-06-18 | 2009-12-24 | Eads Na Defense Security And Systems | Systems and methods for a simulated network traffic generator |
US9043179B2 (en) | 2011-01-06 | 2015-05-26 | International Business Machines Corporation | Voltage-driven intelligent characterization bench for semiconductor |
US8615373B2 (en) | 2011-01-06 | 2013-12-24 | International Business Machines Corporation | Voltage driver for a voltage-driven intelligent characterization bench for semiconductor |
US8839057B2 (en) * | 2011-02-03 | 2014-09-16 | Arm Limited | Integrated circuit and method for testing memory on the integrated circuit |
US9470759B2 (en) | 2011-10-28 | 2016-10-18 | Teradyne, Inc. | Test instrument having a configurable interface |
US9759772B2 (en) | 2011-10-28 | 2017-09-12 | Teradyne, Inc. | Programmable test instrument |
US10776233B2 (en) * | 2011-10-28 | 2020-09-15 | Teradyne, Inc. | Programmable test instrument |
JP5841458B2 (ja) * | 2012-03-01 | 2016-01-13 | 株式会社アドバンテスト | 試験装置および試験モジュール |
TWI456216B (zh) * | 2012-07-19 | 2014-10-11 | Novatek Microelectronics Corp | 積體電路及其測試系統 |
DE102013006012A1 (de) * | 2013-04-09 | 2014-10-09 | Airbus Defence and Space GmbH | Mehrbenutzerfähige Testumgebung für eine Mehrzahl von Testobjekten |
DE102013006011A1 (de) * | 2013-04-09 | 2014-10-09 | Airbus Defence and Space GmbH | Modulare Testumgebung für eine Mehrzahl von Testobjekten |
CN107305515A (zh) * | 2016-04-25 | 2017-10-31 | Emc公司 | 计算机实现方法、计算机程序产品以及计算系统 |
US10467366B2 (en) | 2016-10-14 | 2019-11-05 | Oracle International Corporation | Methods and systems for simulating high-speed link designs |
US10592370B2 (en) * | 2017-04-28 | 2020-03-17 | Advantest Corporation | User control of automated test features with software application programming interface (API) |
KR102583174B1 (ko) | 2018-06-12 | 2023-09-26 | 삼성전자주식회사 | 테스트 인터페이스 보드, 이를 포함하는 테스트 시스템 및 이의 동작 방법 |
US20210248545A1 (en) * | 2018-06-13 | 2021-08-12 | Beumer Group A/S | Method for design and test of logistics and material handling systems |
WO2020105130A1 (ja) | 2018-11-20 | 2020-05-28 | 三菱電機株式会社 | 通信システム、リスト参照局、リスト配信局、通信方法、および通信プログラム |
US11302412B2 (en) * | 2019-06-03 | 2022-04-12 | Advantest Corporation | Systems and methods for simulated device testing using a memory-based communication protocol |
US11636019B2 (en) * | 2019-07-11 | 2023-04-25 | Walmart Apollo, Llc | Systems and methods for dynamically simulating load to an application under test |
CN110781103B (zh) * | 2019-11-05 | 2022-02-15 | 中电科思仪科技股份有限公司 | 一种pxi总线开关模块控制系统及方法 |
CN111400872B (zh) * | 2020-02-27 | 2023-11-17 | 中国商用飞机有限责任公司北京民用飞机技术研究中心 | 一种基于模型的航电系统虚拟集成测试方法及系统 |
TWI837998B (zh) * | 2022-12-08 | 2024-04-01 | 欣銓科技股份有限公司 | 訊號切換及驗證裝置和訊號驗證系統 |
CN116359716B (zh) * | 2023-05-31 | 2023-08-04 | 深圳市华测半导体设备有限公司 | 一种ic测试机动态分配测试资源的方法、系统及介质 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DK557884A (da) | 1983-11-25 | 1985-05-26 | Mars Inc | Automatisk testudstyr |
JPH03130839A (ja) * | 1989-10-17 | 1991-06-04 | Chubu Nippon Denki Software Kk | オンラインシミュレーション方式 |
US5488573A (en) * | 1993-09-02 | 1996-01-30 | Matsushita Electric Industrial Co., Ltd. | Method for generating test programs |
US5892949A (en) * | 1996-08-30 | 1999-04-06 | Schlumberger Technologies, Inc. | ATE test programming architecture |
US6182258B1 (en) * | 1997-06-03 | 2001-01-30 | Verisity Ltd. | Method and apparatus for test generation during circuit design |
US6028439A (en) * | 1997-10-31 | 2000-02-22 | Credence Systems Corporation | Modular integrated circuit tester with distributed synchronization and control |
US6195774B1 (en) * | 1998-08-13 | 2001-02-27 | Xilinx, Inc. | Boundary-scan method using object-oriented programming language |
US6601018B1 (en) * | 1999-02-04 | 2003-07-29 | International Business Machines Corporation | Automatic test framework system and method in software component testing |
US6427223B1 (en) * | 1999-04-30 | 2002-07-30 | Synopsys, Inc. | Method and apparatus for adaptive verification of circuit designs |
US6678643B1 (en) | 1999-06-28 | 2004-01-13 | Advantest Corp. | Event based semiconductor test system |
US6405364B1 (en) * | 1999-08-31 | 2002-06-11 | Accenture Llp | Building techniques in a development architecture framework |
US6779140B2 (en) * | 2001-06-29 | 2004-08-17 | Agilent Technologies, Inc. | Algorithmically programmable memory tester with test sites operating in a slave mode |
JP4508657B2 (ja) | 2002-04-11 | 2010-07-21 | 株式会社アドバンテスト | Asic/soc製造におけるプロトタイプホールドを回避するための製造方法と装置 |
TWI344595B (en) | 2003-02-14 | 2011-07-01 | Advantest Corp | Method and structure to develop a test program for semiconductor integrated circuits |
US7460988B2 (en) * | 2003-03-31 | 2008-12-02 | Advantest Corporation | Test emulator, test module emulator, and record medium storing program therein |
US7437261B2 (en) * | 2003-02-14 | 2008-10-14 | Advantest Corporation | Method and apparatus for testing integrated circuits |
US7197417B2 (en) * | 2003-02-14 | 2007-03-27 | Advantest America R&D Center, Inc. | Method and structure to develop a test program for semiconductor integrated circuits |
US7184917B2 (en) * | 2003-02-14 | 2007-02-27 | Advantest America R&D Center, Inc. | Method and system for controlling interchangeable components in a modular test system |
-
2004
- 2004-08-13 US US10/917,711 patent/US7210087B2/en not_active Expired - Fee Related
-
2005
- 2005-05-18 TW TW094116148A patent/TWI352211B/zh not_active IP Right Cessation
- 2005-05-23 KR KR1020067024540A patent/KR20070020247A/ko not_active Application Discontinuation
- 2005-05-23 EP EP05743583A patent/EP1756605B1/en not_active Not-in-force
- 2005-05-23 AT AT05743583T patent/ATE377767T1/de not_active IP Right Cessation
- 2005-05-23 WO PCT/JP2005/009809 patent/WO2005114237A1/en active IP Right Grant
- 2005-05-23 DE DE602005003225T patent/DE602005003225T2/de active Active
- 2005-05-23 JP JP2006519568A patent/JP3911007B1/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP1756605A1 (en) | 2007-02-28 |
TW200610082A (en) | 2006-03-16 |
JP2008519247A (ja) | 2008-06-05 |
KR20070020247A (ko) | 2007-02-20 |
EP1756605B1 (en) | 2007-11-07 |
WO2005114237A1 (en) | 2005-12-01 |
DE602005003225T2 (de) | 2008-08-28 |
US20050262412A1 (en) | 2005-11-24 |
US7210087B2 (en) | 2007-04-24 |
ATE377767T1 (de) | 2007-11-15 |
JP3911007B1 (ja) | 2007-05-09 |
DE602005003225D1 (de) | 2007-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI352211B (en) | Method and system for simulating a modular test sy | |
CN100585422C (zh) | 用于对模块化测试系统进行仿真的方法和系统 | |
US6389558B1 (en) | Embedded logic analyzer for a programmable logic device | |
US7089135B2 (en) | Event based IC test system | |
KR101414079B1 (ko) | 네트워킹된 테스트 시스템 | |
JP2009116876A (ja) | 試験装置のシミュレーションシステム、方法、及びプログラム製品 | |
US7809520B2 (en) | Test equipment, method for loading test plan and program product | |
US20080010524A1 (en) | Test emulator, test module emulator and record medium storing program therein | |
US20130227367A1 (en) | Test IP-Based A.T.E. Instrument Architecture | |
US7424416B1 (en) | Interfacing hardware emulation to distributed simulation environments | |
JP2009116878A (ja) | 試験装置のシミュレーションシステム、方法、及びプログラム製品 | |
JP3735636B2 (ja) | 試験エミュレート装置、試験モジュールエミュレート装置、及びこれらのプログラムを記録した記録媒体 | |
US20160238657A1 (en) | Test IP-Based A.T.E. Instrument Architecture | |
US20030229864A1 (en) | Pre-silicon verification path coverage | |
US7930603B2 (en) | Feature-oriented test program development and execution | |
Gong et al. | ReSim: A reusable library for RTL simulation of dynamic partial reconfiguration | |
JP2007057541A (ja) | 試験エミュレート装置 | |
Evans | The new ATE: Protocol aware | |
US20150379178A1 (en) | Implementing a constant in fpga code | |
TWI287639B (en) | A distributed operating system for a semiconductor test system for testing at least one device under test | |
US7962796B2 (en) | State testing device and methods thereof | |
JP2005285092A (ja) | 試験エミュレート装置 | |
Kochte et al. | Test exploration and validation using transaction level models | |
Okarski et al. | A Practical Implementation of ASAM-GDI on an Automated Model Based Calibration System | |
Hunnemeyer | Integrated modelling and simulation environment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |