TWI345809B - Etching high-k dielectric materials with good high-k foot control and silicon recess control - Google Patents

Description

1345809 九、發明說明： 【發明所屬之技術領域】 本發明之實施例一般是關於一種乾蝕刻半導體基材的 方法，且特別是關於一種使用一包含.素氣體與還原氣體 之混合氣體來蝕刻高k介電材料的方法。 【先前技術】

積體電路中的場效電晶體一般為利用一置於一閘介電 層上的多晶矽閘極，而閘介電層是用來隔開閘極與源極/ 汲極區域間的通道。在習知的電晶體結構中，閘介電層一 般為二氧化夕。然而，隨著積體電路電晶體尺寸的縮小（寬 度為1 0 0奈米的等級），閘極結構中介電材料的厚度亦隨之 小於1 0埃。在介電材料變得如此薄的情況下，電子可從多 晶矽閘極傳導至電晶體通道，如此會導致電晶體不當運作 或有瑕疯。

由於電子從閘極外漏並貫穿閘氧化層，許多研究已期 使用更穩定的高k介電材料做為閘介電層。具高介電常數 且很穩定的介電材料之一為二氧化姶（Hf02)。但大多數的 高k介電材料都太穩定，以致即使使用習知氧化矽蝕刻劑 來蝕刻一高k介電材料薄層，以期形成閘極結構，仍難保 不會破壞或蝕刻到位在該高k介電材料層上或下的其他材 料層。因此，高k介電材料相對於閘極結構中的其他材料， 如氧化矽、多晶矽及矽，須具有相當高的蝕刻選擇性，才 能保護上方多晶矽層之側壁或下方氧化矽層之表面。 4-1 1345809

此外，當高k介電材料層置於氧化矽層上時，一般 刻製程中的氧亦會穿透基材表面上的氧化矽層並氧化 材，而在經過後續後姓刻（p 0 s t - e t c h)氫氟酸沈浸之濕式 洗處理之後，會在其下的氧化矽層中產生一空隙，此即 知的石夕凹陷。再者，高k介電材料層未遮蔽的部分不能 勻地蝕刻，且常造成殘留的高k介電材料從高k介電材 層有遮蔽的部分延伸到基材表面未遮蔽的區域，此即熟 的局k底腳。若有多晶石夕閘極材料殘留在基材表面，南 底腳可能會引起嚴重的後果。 因此，需要一種高k介電材料的蝕刻方法，其相對 其他材料具有非常高的蝕刻選擇性，且可良好控制矽凹 與高k底腳之問題。 【發明内容】 本發明大體上是提出一種使用含画素氣體與還原氣 來蝕刻高介電常數材料的裝置及方法。在一實施例中， 漿蝕刻具高k介電材料層之基材的方法包括將該層暴露 一第一含函素氣體之第一混合製程氣體所形成之電漿下 且不引入含氧之氣體至蝕刻製程室内，以及蝕刻至少一 分該層，且不會氧化部分基材。上述方法更包括利用一 二含齒素氣體與一氧化碳之第二混合製程氣體所形成之 渡來钱刻該層。 在另一實施例中，電漿蝕刻具高k介電材料層之基 的方法包括利用一第一含齒素氣體之第一混合製程氣體 基 清 熟 均 料 知 k 於 陷 體 電 在 ? 部 第 電 材 所 5 1345809 形成之電漿以及等於或小於 100瓦（W)之基材偏壓來蝕刻 至少一部分該層，以及利用一第二含i素氣體與一氧化碳 之第二混合製程氣體所形成之電漿以及一介於約200瓦至 約800瓦之功率來蝕刻該層，其中第二混合製程氣體相對 於該層具有高蝕刻選擇性。 【實施方式】

本發明一般是關於蝕刻具高k介電材料沉積於其上之 基材的方法及裝置。此方法包括在一或多個使用一或多種 蝕刻氣體（混合氣體）的步驟中，電漿蝕刻部分高k介電材 料層。上述方法可為一單一步驟之蝕刻製程或為一兩步驟 之钱刻製程。兩步驟之姓刻製程包括破蚀刻（b r e a k t h r 〇 u g h etch)與過姓刻（overetch)，其中破钮刻是使用不含氧之# 刻劑，以免氡氣穿透高k介電材料層而擴散至其下的矽基 材。氧氣擴散會在電晶體之通道與源極/汲極區域中產生不 必要的二氧化矽。過蝕刻包括使用一相較於其他材料（如多 晶矽與氧化矽）具高選擇性之蝕刻劑，來蝕刻高 k介電材 料。本發明之蝕刻製程可應用到任一電漿蝕刻室，例如 CENTURA®蝕刻系統中的去耦合電漿源（decoupled plasma source ; DPS)蝕刻製程室或DPS-Π蝕刻製程室，二者皆可 從美國加州聖克拉拉的應用材料公司（Applied Materials, I n c.)取得。 第1圖為DPS蝕刻製程室100的示意圖，其包含至少 一感應線圈天線區段 11 2，設置於一誘電性半球形的頂蓬 6 1345809 1 2 0(此亦稱為圓蓋丨20)外。其他蚀刻製程室可具有不同形 狀的頂蓮’如一平面式頂蓮。天線區段112透過一 g己比網 絡1 1 9耦接至一無線電頻率（RF)源丨丨8。在一實施例中， 施加於感應線圈天線區段112的RF功率為約200瓦至約 2 500瓦、頻率為約5〇kHz至約1 3 ·56ΜΗζ。在另一實施例 中’施加於感應線圈天線區段丨丨2的RF功率為約200瓦 至約800瓦，例如約400瓦。

製程室100還包括一耦接至第二偏壓RF源122的基 材支撐座116(偏壓元件），第二偏壓RF源122 —般可產生 RF訊號以提供約500瓦或小於500瓦（如無偏壓）的偏壓功 率、頻率為約13·56ΜΗζ。偏壓R1:源122透過一配比網絡 123輕接至基材支樓座116。施加於基材支樓座116的偏壓 功率類型可為直流（DC)或RF。製程室1 〇〇亦包括連接於電 性接地1 3 4的導電室壁1 3 0。一控制器1 40，包括一中央處 理單元（CPU) 144、一記憶體142與CPU 144用之輔助電路 146，為耦接至Dps蝕刻製程室100中各種元件，以控制 钱刻製程。 在使用操作時’ 一基材1 1 4為放置在基材支撐座π 6 上，並以一般技術（如靜電吸引或機械鉗合等）固定基材1 i 4 位置。氣態物質從氣體面板1 3 8經由輸入口 1 2 6進入製程 室1 〇0而形成混合氣體1 5 0。藉由分別施加rf源π 8、1 2 2 之RF功率至天線區段11 2及基材支撐座1 1 6，可點燃混合 氣體150’使其成為製程室100中的電漿152。蝕刻製程室 1 0 0内的壓力是由一節流閥1 2 7所控制，節流閥1 2 7位於 7 1345809 製程室100與真空幫浦136之間。室壁丨3〇表面的溫度是 • 由内含液體之導管（未繪示）所控制，導管位於製程室100 ' 室壁130中。 基材1 14的温度可利用穩定支撐座1 1 6溫度、及使來 .源1 48之氣氣經由導營丨49流入由基材u 4背部與支撐座 表面之溝槽（未繪示）气構成的管道内來加以控制。氦氣是 ' 用來促進基材支撑座丨16與基材114間的熱交換。在蝕刻 • 過程中’藉由一 DC電源124，基材支撐座116中的阻抗型 加熱器1 2 5可加熱基枒丨丨*而達到穩態溫度，其中氦氣有 . 助於均勻加熱基材1 1 4。藉由同時控制圓蓋1 2 0與基材支 • 撐座1 1 6之溫度’可使基材1 1 4溫度維持在約1 〇 0。(：至約 5 00°C之間。 •. 熟知此技藝者將能理解其他型式的蝕刻製程室亦可用 1 來實踐本發明。例如’具遠端電漿源之製程室、微波電漿 製程至 '電子迴旋加速響應（electron cyclotron resonance ; ECR)電漿製程室等，均可用於本發明。 • 為了控制上述之製程室，CP〖J 144可為任一常用的電 _ 腦處理器’其可用於工業設定以控制各種製程室與子處理 器。記憶趙142耦接於CPU 144。記憶體142或電腦可讀 取之媒體可為一或多個容易取得之記憶體，如隨機存取記 憶體（RAM)、唯讀記憶體（R〇]VI)、軟碟、硬碟、或其他近 端或遠端的數位儲存器。輔助電路146耦接於CPU 144， 其以習知方式維持處理器。電路包括緩衝器、電源供應器、 時鐘電路、輸入/輸出電路、與次系統等。一蝕刻製程一般 8 1345809 是儲存在記憶體1 4 2中，以當作一軟體常式。軟體常式亦 可由第二CPU(未繪示）來儲存及/或執行，而第二CPU為遠 離受控於CPU 144之硬體。

先前技術中高k底腳與矽凹陷的問題可由本發明如第 2圖至第4圖所示之高k介電材料的蝕刻方法解決。本發 明之高k介電材料包括介電常數大於4的材料，例如包括 二氧化姶（Hf02)、二氧化锆（Zr02) '氧化矽姶（HfSi02)、氧 化矽锆（ZrSi02)、二氧化钽（Ta02)、氧化鋁、摻雜鋁之二氧 化給、敍：錫鈦化合物（B S T )、钻錯鈦化合物（P Z T )等。一高 k介電材料層還可包括做為閘極的金屬材料（如组、氮化 钽、氮化矽钽、氮化鈦等）於高k介電材料之上，以形成一 閘極結構。

第2圖繪示本發明一實施例的蝕刻方法2 0 0。此方法 2 0 0包括步驟2 1 0 :將一具高k介電材料層之基材放入一蝕 刻製程室。基材可採用任一半導體基材、矽晶圓、或玻璃 基材。將至少一部分的高k介電材料層暴露出來以進行蝕 刻，例如暴露出一圖案化罩幕中的一或多個開口。 步驟220為將一混合製程氣體引入蝕刻製程室。混合 製程氣體可包括一第一含i素之氣體，且不包括任一含氧 之氣體。此第一含鹵素之氣體可為含氯氣體，其例如包括 氣氣（Cl2)、氣化硼（BCI3)、氯化氫（HC1)等，但並不以此為 限。另外，第一混合氣體可同時包含氣氣與氣化硼。此類 含南素之氣體是用來移除高 k介電材料層之金屬材料（如 铪、鍅等）的最佳選擇。 9 1345809

步驟220中的混合製程氣體更可包括一不含氧之還原 劑。適合的還原劑包括碳氫類氣體，如甲烷（CH4)、乙烷 (C2H6)、乙烯（C2H4)及其混合物，但並不以此為限。碳氫 化合物（如甲烷）最好是當作一聚合氣體，用以結合蝕刻製 程中的副產物。曱烷特別是用來抑制蝕刻矽材料，如此相 較於矽材料，其對高k介電材料（如二氧化銓或氧化矽铪） 有較高的蝕刻選擇性。此外，混合製程氣體更可包括一或 多種附加氣體，如氦氣（He)、氬氣（Ar)、氮氣（N2)等。

因本發明之混合製程氣體不包括含氧之氣體，故高 k 介電材料層下的部分基材將不會受氧攻擊而形成氧化矽且 被蝕刻。例如，若氧化矽層是位於高k介電材料層下，則 可減少矽凹陷發生。此外，混合製程氣體是使用第一含鹵 素之氣體及還原劑做為第一蝕刻劑，如此可等向性破蝕刻 高k介電材料層，以清除先前蚀刻製程（如钱刻多晶石夕）的 殘留物、及在蝕刻高k介電材料層時，控制高k介電材料 殘留物（如高k底腳）的形成。在一實施例中，氣氣、甲烷 與氬氣的混合氣體被引入蝕刻製程室。另一實施例則是使 用氣氣、氣化硼與氬氣的混合氣體當作蝕刻劑。在又一實 施例中，混合製程氣體流入蝕刻製程室的速率為約5 seem 至約300 seem之氯氣及約2 seem至約200 seem之曱统。 氯氣與曱烷的流速比設為〇 · 〇 2 5 : 1至1 5 0 : 1之間；氣氣 與曱烷的流速比例如為2 0 : 1。 步驟2 3 0為調節内有混合製程氣體之蝕刻製程室的壓 力。蝕刻製程室壓力一般為調節介於約 2毫托耳（mTorr) 10 1345809

至約1 00 mTorr之間。例如，製程室壓力可 左右。 步驟2 4 0為施加一低偏壓功率。施加 基材偏壓功率一般為 〇至約 3 0 G瓦。偏 DC、脈衝式DC、或RF。根據一實施例’ 100瓦或小於1 〇〇瓦。根據另一實施例，4 步驟250為提供RF源功率，以從混 成電漿，進而蝕刻至少部分的高k介電材 2 0 0瓦至約3 0 0瓦之功率可施加到感應耦 燃蝕刻製程室内的電漿。 在步驟2 6 0中，基材溫度為維持在約 °C。在一實施例中，當使用上述之混合製 溫度為約1 5 0 °C至約3 5 0 °C，用以等向性蝕 k介電材料層、及減少高k底腳殘留物， 的矽基材。於是在步驟2 7 0中 > 部分高k 刻製程室内被蝕刻。 第3圖繪示本發明另一實施例的蝕刻 法300包括步驟310:將一具用來形成閘 電材料層的基材放入一蝕刻製程室。步驟 製程氣體引入蝕刻製程室。混合製程氣體 之氣體，其可與上述方法200中的含鹵素 同，用以蝕刻高k介電材料層之金屬材料 含鹵素之氣體可為含氣氣體，其例如包括 硼（BC13)、氣化氫（HC1)等，但並不以此為 π 維持在1 0 m T 〇 r r 到基材支撐座的 壓功率類型可為 低偏壓功率為約 I壓功率為0。 合製程氣體中形 料層。例如，约 合式天線源來點 10 0°C 至約 500 程氣體時’基材 刻至少部分的高 且不會氧化其下 介電材料層在蝕 方法3 0 0。此方 極結構之高k介 3 2 0為將一混合 可包括一含鹵素 之氣體相同或不 -(如鈴 '錯等）。 氣氣（Cl2)、氣化 限0 1345809

方法300中的混合製程氣體更可包括一還原劑，如一 氧化碳。混合製程氣體中的還原氣體最佳是用來移除高k 介電材料中的氧，如二氧化铪（Η Γ02)層中的氧。方法 300 中的混合製程氣體更可包括一附加氣體，如氦氣（He)、氬 氣（Ar)、氮氣（N2)等。在一實施例中，氣氣、一氧化碳與 氬氣為混合引入蝕刻製程室，以當作混合製程氣體，並且 其對高k介電材料層具有高蝕刻選擇性。例如，用於高k 介電材料之混合製程氣體對氧化矽的蝕刻選擇比大於約 3 0 : 1。根據一實施例，流入蝕刻製程室的混合製程氣體量 為約20 seem至約300 seem之氣氣及約2 seem至約200 seem之一氧化碳。氣氣與一氡化碳的流速比設為1 : 1至 1 0 0 : 1之間。在一實施例中，氣氣與一氧化碳的流速比為 約 2 0 : 1。在另一實施例中，氣氣與一氧化碳的流速比為 約 1 : 1。

步驟3 3 0為將内有混合製程氣體之蝕刻製程室的壓力 調節成介於約2 m T 〇 r r至約1 0 0 m T 〇 r 1•之間。步驟3 4 0為 施加約3 0 0瓦或小於3 0 0瓦的偏壓功率。在一實施例中， 低偏壓功率為約1 〇 〇瓦或小於1 〇 〇瓦。在另一實施例中’ 偏壓功率為〇。 步驟35 0為提供約200瓦至約2500瓦的RF源功率， 以從混合製程氣體中形成電漿，進而蝕刻至少部分的高 k 介電材料層。在一實施例中’本發明使用約2 0 0瓦至約8 0 0 瓦的低源功率（如約4 0 0瓦），並配合使用上述第二混合氣 體，以蝕刻高k介電材料層、及控制高k底腳與矽凹陷的 12 1345809 形成。 在步驟3 6 0中，基材溫度為維持在約1 0 0 °C至約5 0 0 °C。此外於步驟370中，部分高k介電材料層在蝕刻製程 室内被蝕刻。

根據本發明一實施例，在一多步驟蝕刻製程中使用不 含氧的等向性化學劑與高選擇性的蝕刻劑來移除高介電常 數閘極結構，可達更佳的改善效果。如第4圖所示’本發 明另一實施例結合了第2圖與第3圖之步驟。 參照第4圖，方法400包括步驟402 :將一具高k介 電材料層的基材放入一蝕刻製程室、以及步驟 404 :將第 一混合氣體引入蝕刻製程室，做為一不含氧之等向性蝕刻 劑。第一混合氣體可同於上述步驟2 2 0所用之氣體，且例 如可包括氯氣、曱烷及/或氬氣當泎等向性蝕刻劑。在另一 實施例中，第一混合氣體可包括氣氣 '氣化蝴及/或氬氣。 根據一實施例，低偏壓功率為約I 〇 〇瓦或小於1 〇 〇瓦。根 據另一實施例，偏壓功率為〇。

步驟4 0 6為調節内有第一混分氣體之蝕刻製程室的壓 力，而步驟408為施加一偏壓功率。步驟410為提供RF 源功率，以從第一混合氣體中形成電漿’進而蝕刻至少部 分的高k介電材料層。在步驟41 2中，基材溫度為維持在 約1 5 0 °C至約3 5 0 °C，並配合使用不含氧之第一混合氣體， 用以等向性蝕刻高k介電材料層、及減少高k底腳殘留物， 且不會氧化其下的矽基材。於是在步驟41 4中’至少部分 的高k介電材料層在蝕刻製程室內被蝕刻。 13 1345809

步驟4 16為停止供應第一混合氣體，而改 混合氣體至蝕刻製程室。第二混合氣體可同 320所用之氣體，且可包括氣氣——氧化碳與 於多晶矽與氧化矽材料，其對高k介電材料層 選擇性。步驟4 2 0為調節内有第二混合氣體之 的壓力，而步驟422為提供約20 0瓦至約800 率，以從第二混合氣體中形成電漿，進而蝕刻 料層。接著在步驟4 2 4中，基材溫度為維持在 約500 °C，而於步驟426中，至少部分的高让介· 如其未遮蔽的部分）在蝕刻製程室内被蝕刻。 高k介電材料層可利用第2闼至第4圖之 刻一段時間，例如持續進行電漿蝕刻，直到移 材料層未遮蔽的部分。當產生一特定放射光、 定時間、或依據其他可判別高k介電材料層已 示訊息，即可終止蝕刻。須注意的是，前述方法 400中的步驟不需依序進行，本發明實施例亦 順序執行每一步驟。例如，某些或全部的步驟 或以其他順序進行，進而蝕刻二氣化铪層、矽 他高k介電材料。在一實施例中’施加低偏壓 與施加 RF源功率之步驟可同時進行或以其他 產生電漿。 另外，上述步驟可編寫成一軟體常式，而 放置到基材支撐座11 6上之後，冉加以執行。 由C P U 1 4 4執行時，其會將此通）·:〗之電腦轉換 為引入第二 於上述步驟 氬氣，相較 有高的蝕刻 蝕刻製程室 瓦的低源功 高k介電材 約100°C至 電材料層（例 方法持續触 除高k介電 或進行一預 被移除的指 ：200' 300 ' 不需依所述 可同時進行 化給層或其 功率之步雜 順序進行來 於基材 1 1 4 當軟體常式 成一特殊用 14 1345809

途之電腦（控制器1 40)，用以控制製程室的操作 行蝕刻方法 200 ' 300、400 »雖然本發明之製程 常式來執行，然其某些步驟亦可由硬體與軟體 行。因此，實施本發明的手段可為一電腦系統所 體、一特殊積體電路所應用的硬體或其他型式的 軟體與硬體的組合。 第5 A至5 C圖繪示利用本發明一實施例之方 具堆疊膜層之基材，以形成一電晶體的閘極結構 圖為一具高k介電材料層5 0 6之基材1 1 4經進行 圖的蝕刻方法2 0 0、3 0 0、4 0 0後的剖面圖。此堆 括一矽基材502、一選擇性的氧化矽層504、一高 料層5 0 6、一多晶矽層5 0 8、及一蝕刻罩幕5 1 0。 材料層5 0 6還可選擇性包括一位於多晶矽層5 0 8 層5 1 6，用以形成閘極。多晶矽層5 0 8已依蝕刻 所定義的圖案進行蝕刻，而留下品k介電材料層 本發明蝕刻劑接觸的部分5 1 2。一般在移除此部 高k介電材料層5 0 6後，也會移除其下的氧化矽， 如第5B圖所示，以習知方法蝕刻高k介電村 後，會產生高k底腳5 2 0與氧化矽層5 0 4中的空隙 凹陷）。利用本發明之钮刻方法所得的結果可參，甲 之閘極結構。如第5 C圖所示，閘極結構可由具 5 0 8與高k介電材料層5 0 6的堆#膜層所構成， 發明之方法蝕刻後，並不會在氧化矽層5 0 4上產 腳5 2 0及/或空隙區5 3 0。氧化矽層5 0 4更可如上 ，因而執 是以軟體 控制器執 執行的軟 硬體、或 法來移除 P。第 5A 第2至4 疊膜層包 k介電材 高k介電 下的金屬 罩幕5 10 506中與 分5 12的 層 5 0 4 ° •料層5 0 6 區530(矽 (第5C圖 多晶矽層 其經過本 生面k底 所述再進 15 1345809 行蝕刻。高k介電材料層5 06可確保在電晶體操作過程中， 電子不會從閘極流向通道。 以下實施例為說明本發明之位點。高k介電材料層5 0 6 的蝕刻進行是使用第1圖所述之i)PS製程室，其為整合式 製程平台的一部分，且可從美國加州聖克拉拉的應用材料 公司（Applied Materials, Inc_)取得。

實施例1 將一基材裝載至蝕刻製程室V的基材支撐座上，並使 用由約40 seem氣氣、約40 sccni —氧化碳與氬氣所組成 的混合氣體來蚀刻氧化铪層，疼中製程室壓力為約 4 mTorr，基材溫度為約250°C。施加於基材支撐座的偏壓功 率為0，而施加於天線源以形成電漿的RF功率為約1 100 瓦、頻率為1 3.5 6 MHz。氣氣/ 一氧化碳蝕刻劑蝕刻氧化铪 層的速度為約1 0 0埃/分鐘，其對氧化矽的蝕刻選擇比大於 3 0 : 1，對多晶矽的蝕刻選擇比則大於3 : 1。

第6 A圖為蝕刻結果，其繪示一二氧化矽基材6 0 4、一 已#刻之高k介電材料層6 0 6、及一多晶石夕層6 0 8。如第 6 A圖所示，已蝕刻之高k介電材料層606具有不利於某些 半導體應用的高k底腳620。 第6B圊繪示多步驟蝕刻製程的結果，以做為對照組。 多步驟蝕刻製程包括一附加蝕刻步驟，當作一第一破蝕刻 步驟，其是在使用含氣氣與一氧化碳之第二蝕刻劑之前， 先使用含氣氣與曱烷之第一蝕刻劑。如第6 B圖所示，已 16 1345809 蝕刻之高k介電材料層606具有較少、甚至沒有高k介電 材料殘留物625。 實施例2

將一基材裝載至蝕刻製程室6的基材支撐座上，並使 用由約4 0 s c c m氯氣、約4 0 s c c m —氧化破與氬氣所組成 的混合氣體來蝕刻氧化铪層，其中製程室壓力為约 4 mTorr，基材溫度為約2 5 0 °C。施加於基材支撐座的偏壓功 率為0，而施加於天線源以形成電漿的高RF功率為約1 000 瓦。 第7 A圖為蝕刻結果，其繪示一二氧化矽基材7 0 4、一 已钱刻之高k介電材料層7 0 6、及一多晶石夕層7 0 8。已姓刻 之高k介電材料層706包括一空隙區730(石夕凹陷），此表 示二氧化矽基材704在蝕刻過程中遭到攻擊，此空隙區730 不利於大部分的半導體應用。

除了在與第7 A圖相同的製程條件下使用上述之氯氣/ 一氧化碳蝕刻劑外，還施加約4 0 ί)瓦的低源功率以當作對 照組，其結果繪示於第7Β圖。如第7Β圖所示，已蝕刻之 高k介電材料層706在區域735附近並沒有產生空隙區（即 無矽凹陷）。 實施例3 將一基材裝載至蝕刻製程室屮的基材支撐座上’並利 用一兩步驟之蝕刻製程來蝕刻氧化铪層。此蝕刻製裎包括 17 1345809 使用由約100 seem氯氣、約5 seem曱烧與氬氣所組成的 第一混合氣體，其中製程室壓力為約lOmTorr，基材溫度 為約 2 5 0 °C。不施加偏壓功率並使用第一混合氣體，以形 成電漿，進而蝕刻部分氧化姶層。氯氣/曱烷蝕刻劑蝕刻氧 化铪層的速度為約1 0 0埃/分鐘，其對氧化矽的蝕刻選擇比 大於10 : 1，對多晶矽的蝕刻選擇比則大於3 : 1。

接著，使用由約40 seem氣氣、約40 seem —氧化破 與氬氣所組成的第二混合氣體’且施加約40瓦的RF源功 率，以形成電漿。氣氣/ 一氧化碳蝕刻劑蝕刻氧化铪層的速 度為約5 0埃/分鐘，其對氧化矽的蝕刻選擇比大於3 0 : 1， 對多晶矽的蝕刻選擇比則大於3 : 1。第8 B圖為此蝕刻製 程的結果，其繪示一二氧化矽基材 8 0 4、一已蝕刻之高 k 介電材料層806、及一多晶矽層808。

第 8 A圖繪示習知蝕刻製程的結果，以做為對照組。 以習知蝕刻製程所蝕刻之高k介t材料層806仍有高k底 腳8 2 0與空隙區8 3 0，此表示使用習知蝕刻製程會產生高k 殘留物與矽凹陷的問題。反之，第8B圖清楚地顯示，使 用本發明之蝕刻方法，在區域825附近不會形成高k介電 材料殘留物（即無高k底腳），且在區域8 3 5附近沒有矽凹 陷的問題。 本發明亦可應用到其他蝕刻設備，任何熟習此技藝 者，在不脫離本發明之精神和範丨ίΐ内，當可調整製程參數 以符合所需蝕刻特性。雖然本發明已以較佳實施例揭露如 上，但其在不脫離本發明之精神和範圍内，當可作各種之 18 1345809 更動與潤飾，因此本發明之保護範圍當視後附之申請專利 範圍所界定者為準。 【圖式簡單說明】

為讓本發明之上述特徵能更明顯易懂，上述本發明之 說明可配合參照所附圖式。但須注意的是，圖式僅繪示本 發明之代表性實施例，其並非用以限定本發明，本發明之 申請保護範圍亦可包含其他等效的實施例。 第1圖為本發明一實施例中用以進行蝕刻製程之電漿 製程裝置的示意圖。 第2圖為本發明一實施例之第一方法的流程圖。 第3圖為本發明一實施例之第二方法的流程圖。 第4圖為本發明一實施例之第三方法的流程圖。 第5 A圖為一具高k介電材料層之基材的剖面圖，其 是用來進行本發明一實施例的蝕刻製程。

第 5 B圖為一閘極結構的剖面圖，其被蝕刻之高介電 常數材料層中有高k底腳與矽凹陷的問題。 第5C圖為一閘極結構的剖面圖，其第5A圖之高介電 常數材料層已利用本發明實施例之具良好控制高k底腳與 矽凹陷的方法進行蝕刻。 第6A圖繪示使用習知方法會產生高k底腳。 第6 B圖繪示使用本發明一實施例可減少高k底腳。 第7A圖繪示使用習知方法會產生矽凹陷。 第7B圖繪示使用本發明一實施例可減少矽凹陷。 19 1345809 矽凹陷。 〔腳及矽 第8A圖繪示使用習知方法會產生高k底腳及 第8 B圖繪示使用本發明實施例可減少高k / 凹陷。 100 製程室 112 天線區段 114 基材 116 支撐座 118 RF源 119 配比網絡 120 圓蓋 122 RF源 123 配比網絡 124 D C電源 125 加熱器 126 輸入口 127 節流閥 130 室壁 134 電性接地 136 真空幫浦 138 氣體面板 140 控制器 142 記憶體 144 CPU 146 輔助電路 148 氣體源 149 導管 150 混合氣體 152 電漿 200 ' 300 ' 400 210、 220 、 230 、 240、 250、 260、 270 步驟 3 10、 320 、 330 、 340 ' 35 0、 360 ' 3 70 步驟 402、 404 ' 406 ' 408 ' 4 10、 4 12、 414、 416 422 ' 424 、 426 步驟 502 石夕基材 504 氧化矽層 506 高k介電材料層 508 多晶矽層 20 、420 > 1345809

5 10 刻 罩 幕 5 12 部 分 5 16 金 屬 層 520 1¾ k 底 腳 530 空 隙 604 二 氧 化 矽 基 材 606 1¾ k 介 電 材 料 層 608 多 晶 矽 層 620 1¾ k 底 腳 625 k 介 電 材 料 殘留物 704 二 氧 化 矽 基 材 706 尚 k 介 電 材 料 層 708 多 晶 矽 層 730 空 隙 區 735 區 域 804 二 氧·化 矽 基 材 806 高 k 介 電 材 料 層 808 多 晶 矽 層 820 k 底 腳 825 區 域 830 空 隙 區 83 5 區 域

21

Claims (1)

1345809 第打丨V , 號專利案”年"月修正 v I 料:U 乂 十、申請專利範圍： >…_^ 1. 一種電漿蝕刻具一層之一基材的方法，其中該層含有一 高k介電材料，其至少包含以下步驟： 在一蝕刻製程室内將該層暴露於一第一製程氣體混合物 所形成之一電漿下，該第一製程氣體包含一第一含鹵素氣 體，但不引入一含氧之氣體；

進行一第一蝕刻步驟，以蝕刻至少一部分的該層；以及 進行一第二蝕刻步驟，並使用一第二製程氣體混合物所 形成之一電漿以蝕刻該層，該第二製程氣體混合物包含一 第二含鹵素氣體與一氧化碳。 2. 如申請專利範圍第1項所述之方法，其中該高k介電材 料包含一材料，該材料是由二氧化铪、二氧化锆、氧化矽 铪、氧化梦锆、二氧化钽、氧化鋁、摻雜鋁之二氧化姶、 與其組合物所構成之群組中選擇其一。

3. 如申請專利範圍第2項所述之方法，其中該層更包含一 閘極電極之材料，該材料是由组、氮化组、氣化 <夕姐、氮 化鈦、與其組合物所構成之群組中選擇其一。 4.如申請專利範圍第1項所述之方法，其中該第一含鹵素 氣體包含一含氣氣體。 22 1345809 5.如申請專利範圍第4項所述之方法，其中該含氣氣體是 由氯氣（Cl2)、氣化硼（BC13)、氣化氫（HC1)、與其組合物所 構成之群组中選擇其一。 6.如申請專利範圍第1項所述之方法，其中該第一製程氣 體混合物更包含一還原劑。

7.如申請專利範圍第6項所述之方法，其中該還原劑為一 氣體，該氣體是由曱烷（CH4)、乙烷（C2H6)、乙烯（C2H4)、 與其組合物所構成之群組中選擇其一。 8.如申請專利範圍第1項所述之方法，其中該第一製程氣 體混合物更包含一氣體，該氣體是由氦氣（He)、氬氣（Ar)、 氮氣（N2)、與其組合物所構成之群組中選擇其一。

9.如申請專利範圍第1項所述之方法，其中該第二含鹵素 氣體包含一含氣氣體。 10.如申請專利範圍第9項所述之方法，其中該含氣氣體 是由氣氣（Cl2)、氣化硼（BC13)、氣化氫（HC1)、與其組合物 所構成之群組中選擇其一。 11.如申請專利範圍第1項所述之方法，其中該第二製程 23 1345809 氣體混合物更包含一氣體，該氣體是由氦氣（He)、氬氣 (Ar)、氮氣（N2)、與其组合物所構成之群組中選擇其一。 12.如申請專利範圍第1項所述之方法，其中該蝕刻至少 一部分的該層的步驟是在一小於100瓦之低偏壓功率的情 況下進行。

13_如申請專利範圍第12項所述之方法，其中該偏壓功率 是設為0。 14.如申請專利範圍第1項所述之方法，其中該第一蝕刻 步驟是在介於150 °C至350 °C之間的高基材溫度下進行。 15. 如申請專利範圍第1項所述之方法，其中該第二蝕刻 步驟是在介於200瓦至800瓦之間的一源功率下進行。

16. —種電漿蝕刻一具一層之基材的方法，其中該層含有 一高k介電材料，其至少包含以下步驟： 利用一第一製程氣體混合物所形成之一電漿並以一等於 或小於100瓦之基材偏壓功率，在一蝕刻製程室内蝕刻至 少一部分的該層，其中該第一製程氣體混合物包含一第一 含鹵素之氣體，且該第一製程氣體混合物為一不含氧的蝕 刻化學劑；以及 24 1345809 利用一第二製程氣體混合物所形成之一電漿以及一介於 200瓦至800瓦之間之源功率以蝕刻該層，其中該第二製 程氣體混合物包含一第二含齒素氣體與一氧化碳，且對該 層具一钱刻選擇比。

17.如申請專利範圍第16項所述之方法，其中該層包含一 高k介電材料，該高k介電材料是由二氧化铪、二氧化锆、 氧化矽铪、氧化矽锆、二氧化钽、氧化鋁、摻雜鋁之二氧 化铪、與其組合物所構成之群組中選擇其一。 18.如申請專利範圍第17項所述之方法，其中該層更包含 一閘極電極之材料，該材料是由组、氮化组、氮化石夕组、 氮化鈦、與其組合物所構成之群組中選擇其一。

19.如申請專利範圍第16項所述之方法，其中該第一含鹵 素氣體包含一含氯氣體，該含氣氣體是由氣氣（Cl2)、氣化 硼（BC13)、氯化氫（HC1)、與其組合物所構成之群組中選擇 其一。 20.如申請專利範圍第16項所述之方法，其中該第一製程 氣體混合物更包含一還原劑，該還原劑是由曱烷（CH4)、乙 烷（C2H6)、乙烯（C2H4)、與其組合物所構成之群組中選擇 其一。 25 1345809 21.如申請專利範圍第16項所述之方法，其中該第二含鹵 素之氣體包含一含氣氣體，該含氣氣體是由氣氣（Cl2)、氣 化硼（BC13)、氣化氫（HC1)、舆其組合物所構成之群組中選 擇其一。

22.如申請專利範圍第16項所述之方法，其中利用該第一 製程氣體混合物所形成之該電漿來蝕刻至少一部分之該層 的步驟是在設為〇的基材偏壓功率下進行。 23.如申請專利範圍第16項所述之方法，其中利用該第一 製程氣體混合物所形成之該電漿來蝕刻至少一部分之該層 的步驟是在介於150 °C至350 °C之間的高基材溫度下進行。

24.如申請專利範圍第16項所述之方法，其中用於該層之 第二製程氣體混合物對氧化矽的該蝕刻選擇比是大於 30:1° 26