TWI344128B - Charge pump pixel driving circuit - Google Patents

Description

1344128 九、發明說明： 【發明所屬之技術領域】 本發明係有關於一種畫素驅動電路；特別是有關於一 種倍壓晝素驅動電路。 【先前技術】 電荷泵（chaise pump)是一種可將電壓倍增的電路設 計，可將此種電路設計應用於顯示器面板晝素二内，役^ 出一個倍壓畫素（charge pump pixel)，以使得資 $^ • 藉由此種電路設計提昇兩倍或兩倍以上，以減少功 或更進一步可以簡化資料驅動電路的設計。 ' 美國專利第5,903,248號提出一種應用於顯示器畫素 ，中的倍壓晝素驅動電路1〇〇,如第一圖所示，該倍^^素 驅動電路1〇〇係用以驅動主動式矩陣液晶顯示器 的一個晝素106。該晝素106係由一背板電極丨1〇、一前板 電極ill及夾持於前述兩電極之間的液晶材料112所構 成。該背板電極110係耦接於該畫素驅動電路1〇〇，及該 鲁 前板電極111係柄合至一共同參考電壓Vcom。該畫素1〇6 的畫素顯示電壓Vpixel係相等於該背板電極11〇與^該前板 電極111之間的電壓差。該畫素驅動電路1〇〇包括一儲存 電容器104及電晶體102、107及ι08β電晶體1〇2的汲極 , 係耦接於一訊號電壓匯流排1〇3及其源極係耦接於該儲存 電容器104的高電壓端及該背板電極11()，以及該電晶體 J 102的閘極係耦接至一第一控制訊號匯流排1〇卜訊號電壓 VA係經由該訊號電壓匯流排1〇3送出，而第一控制訊號 vcsi係經由該第一控制訊號匯流排101送出。電晶體1〇7 的汲極係耦接至該訊號電壓匯流排1〇3,及其源極係耦接 5 1344128 至該儲存電容器104的低電壓端，以及該電晶體1〇7的閘 極係耦接至一第二控制訊號匯流排105。第二控制訊號 VCS2係經由該第二控制訊號匯流排1〇5送出。電晶體1〇8 的源極係耦接至該儲存電容器丨04的低電壓端及該電晶體 107的源極，及其汲極係接地，而該電晶體1〇8的閘極係 經由連線109耦接至該第一控制訊號匯流排1〇1。 第一 A圖至第二ρ圖係該倍壓畫素驅動電路驅動 該畫素106至透光態（ciear state)的電壓操作波形圖，其中 第二A圖係施予該晝素1〇6的共同參考電壓Vcom的波形 圖。第二B圖係耦接於該等電晶體102及107汲極的該訊 遗電壓VA波形圖。第二c圖係施予在該等電晶體1〇2及 108閘極的第一控制訊號vsci的波形圖，而第二D圖係 施予在該電晶體107閘極的第二控制訊號VSC2的波形 圖。從⑴〜tl期間，該第一控制訊號VSCi係為一高電位 δίΐ5虎’以開啟該等電晶體1 〇2及1 〇8，而該第二控制訊號 VSC2為一低電位訊號，以關閉該電晶體1〇7，進而使得跨 於該儲存電容器104的電壓充電至該訊號電壓VA ,而使 得該儲存電容器104的高電壓端電壓VB相等於該訊號電 壓VA。從tl〜t3期間’該第一控制訊號VSC1為一低電位 訊號’以關閉該等電晶體102及108，而該第二控制訊號 VSC2係為一高電位訊號，以開啟該電晶體107,使得該訊 號電壓VA去耦合於該儲存電容器104的高電壓端，而搞 合於該儲存電容器104的低電壓端。如此一來，該儲存電 容器104的高電壓端電壓VB即被提昇至2VA，進而提供 兩倍該訊號電壓的電壓予該畫素106的該背板電極11 〇。 如上述，第一圖的倍壓畫素驅動電路設計僅能提供兩 倍的升壓，並且由於該電晶體107以該訊號電愿VA為資 6 1344128 料輸入源，需要一直處於開啟狀態並維持一個畫面期間 (frame time)，若在一個晝面期間，該訊號電壓VA改變， 該晝素106的畫素電壓也將跟著改變。若在一個畫面期間 將該電晶體107關閉，那麼支持電荷泵(charge pump)的電 壓（VA)將會消失，VB點會回到未電荷泵之前的電壓，此 兩個改變都會影響到顯示色彩的表現，使該美國專利第 5,903,248 ?虎僅能適用於單色面板，而不能符合目前顯示器 的需求。再者，該倍壓畫素驅動電路100需多加一條控制 訊號線，而需要兩倍的掃描線與掃描驅動電路。 據此，亟待提供一種改良的倍壓畫素驅動電路設計， 以克服上述習知技術之缺失。 【發明内容】 本發明之目的係提供一種倍壓畫素驅動電路，係可提 升兩倍或兩倍以上的畫素電壓。 本發明之又一目的係提供一種倍壓畫素驅動電路，其 具有一儲存電容器係可儲存訊號電壓，不會因為資料線上 訊號電壓的改變，而影響到提供的畫素電壓，而利於本發 明之倍壓畫素電路設計應用在彩色顯示面板。 本發明之再一目的係提供一種倍壓畫素驅動電路，其 僅需要一條控制訊號線，可簡化晝素驅動電路的設計。 為達上述目的，本發明提供一種倍壓畫素驅動電路， 係用以提供一電壓予一畫素電極，其包括一第一儲存電容 器、一第二儲存電容器及一開關裝置。該第一儲存電容器 係具有一第一端及一第二端，其中該第二端係接地。該第 二儲存電容器係具有一第一端及一第二端，其中該第一端 耦接至該畫素電極。該開關裝置係相應一第一控制訊號， 1344128 以耦合一訊號電壓至該第一儲存電容器的該第一端及該第 ‘ 二儲存電容器的該第一端，直至該第一儲存電容器之該第 一端及該第二儲存電容器之該第一端電壓相等於該訊號電 壓，使該訊號電壓去耦合於該第一儲存電容器的該第一端 • 及該第二儲存電容器的該第一端，並使該第一儲存電容器 之該第一端耦接該第二儲存電容器之該第二端，以使該第 二儲存電容器的該第一端提供該訊號電壓之雙倍電壓予該 畫素電極。 另一方面，本發明提供另一種倍壓畫素驅動電路，係 ® 用以提供一電壓予一晝素電極，其包括一第一儲存電容 器、一第二儲存電容器、一第三儲存電容器及一開關裝置。 該第一儲存電容器係具有一第一端及一第二端，其中該第 • 二端係接地，該第二儲存電容器，係具有一第一端及一第 二端，其中該第一端係耦合於該第一儲存電容器之該第一 端，該第三儲存電容器，係具有一第一端及一第二端，其 中該第一端耦合於該第二儲存電容器之該第一端及該畫素 電極。該開關裝置係相應一第一控制訊號，以耗合一訊號 ^ 電壓至該第一儲存電容器、該第二儲存電容器及該第三儲 存電容器之該第一端，直至該第一儲存電容器、該第二儲 存電容器及該第三儲存電容器之該第一端電壓相等於該訊 號電壓，使該訊號電壓去耦合於該第一儲存電容器、該第 . 二儲存電容器及該第三儲存電容器之第一端，並使該第一 儲存電容器之該第一端耦接該第二儲存電容器之該第二 • 端，及該二儲存電容器的該第一端耦接至該第三儲存電容 器之該第二端，以使該第三儲存電容器的該第一端提供該 訊號電壓之叁倍電壓予該晝素電極。 本發明前述兩種倍壓晝素驅動電路設計係可將畫素電 8 1344128 壓提升兩倍或兩倍以上。再者，前述兩種電路設計中該第 一儲存電容器係可儲存該訊號電壓，而使得提供給該畫素 電極的畫素電壓不會因為單位畫面期間（frame time)該訊 號電壓的變動而影響該畫素電壓的大小，進而可保持顯示 色彩的表現。 【實施方式】 本發明的倍壓畫素驅動電路將藉由以下具體實施例 配合所附圖式予以詳細說明如下。 第三圖係本發明倍壓畫素驅動電路的第一具體實施 例的電路示意圖。在第一具體實施例中，該倍壓晝素驅動 電路300係包括一第一儲存電容器301、一第二儲存電容 器302及一開關裝置係具有一第一電晶體303、一第二電 晶體304、一第三電晶體305及一第四電晶體306。該第一 電晶體303、該第二電晶體304、該第三電晶體305及該第 四電晶體306皆為N型通道電晶體。該第一儲存電容器301 的第一端（高電壓端）係耦接至該第一電晶體303的源極， 而該第一儲存電容器301的第二端（低電壓端）係接地。該 第二儲存電容器302的第一端係耦接該第二電晶體304的 源極及一晝素307的一第一畫素電極308，而該畫素307 的一第二畫素電極309係耦接至一共同參考電壓（Vcom)。 該第二儲存電容器302的第二端係耦接該第三電晶體305 的源極及該第四電晶體306的源極。該第一電晶體303的 汲極耦接一資料訊號線310，及其源極耦接該第一儲存電 容器301的該第一端、該第二電晶體304的汲極及該第三 電晶體305的汲極，及該第一電晶體303的閘極係耦接至 一第一控制訊號線311。該第二電晶體304之汲極係柄接 1344128 該第一電晶體303的源極、該第一儲存電容器3〇1的該第 一端及泫二電晶體305的汲極。該第二電晶體3〇4之源極 係搞接該第二儲存電容302的該第一端，及其閘極係耗接 該第一控制訊號線311。該第三電晶體3〇5的汲極係耦接 5亥第一電晶體303的源極及該第一儲存電容器3〇1的第— 端，及其源極係耦接該第二儲存電容器3〇2的第二端及該 第四電，體306的源極，而該第三電晶體3〇5的閘極係耦 接至一=二控制訊號線312。該第四電晶體3〇6的源極係

耦接s亥第二儲存電容器3〇2的第二端及該第三電晶體 的源極，及其汲極係接地，而其閘極係耦接至該第—护 訊號線311。 第四A圖至第四B圖係該倍壓畫素驅動電路3〇〇的操 作波形圖，其中第四A圖係該第一控制訊號線311送出第 。控制汛號VSC1的波形圖，而第四B圖係該第二控制訊 唬線312送出第二控制訊號VSC2的波形圖。t〇〜t2期間為 一個畫面期間Tf，從t〇~ti期間，該第一控制訊號vsci 為一高電位訊號，以開啟該第一電晶體3〇3、該第二電晶 巧304及該第四電晶體3〇6，該資料訊號線31〇的訊號電 壓VA即耦合至該第一儲存電容器3〇1的第一端及該第二 儲，電容器302的第一端，進而使得該第一儲存電容器3〇1 的，一端及戎二儲存電容器302的第一端被充電至一電壓 相等於該訊號電壓VA，此時該第二控制訊號VSC2係為一 ，電位讯號，以關閉該第三電晶體3〇5。從u ~t2期間，該 第一控制訊號VSC1為一低電位訊號，以關閉該第一電晶 ，303、忒第二電晶體3〇4及該第四電晶體3〇6，而使得該 汛唬電壓VA去耦合於該第一儲存電容器3〇1及該第二儲 存電谷器302，此時該第二控制訊號VSC2為一高電位訊 1344128 號，以開啟該第三電晶體305，使該第一儲存電容器301 的第一端耦接至該第二儲存電容器302的第二端，進而使 得該第二儲存電容器302的第一端電壓VB被提升至 2VA，而提供相當於兩倍訊號電壓（2VA)的電壓給該第一畫 素電極307。 第五A圖係該倍壓畫素驅動電路300的輸出電壓VB 於該第一控制訊號線311的單位掃描時間Ts内電壓變化 圖，從圖中可以看出儲存於該第一儲存電容器301的電壓 VA(約5伏特）透過該第三電晶體305的開啟，確實可以把 輸出電壓VB提升至兩倍訊號電壓2VA的電壓（約10伏 特）。第五B圖係該輸出電壓VB於一個畫面期間（Tf約 16.7ms)的電壓變化圖，從圖中可以看出該輸出電壓VB經 過一個畫面期間衰減幅度不大。因此，本發明該倍壓畫素 驅動電路300亦具有電荷保持能力（charge holding capability)，也就是透過該第一儲存電容器301先將該訊號 電壓VA儲存起來，藉以使得輸出電壓VB不會因為該資 料訊號線310上傳輸電壓的變化，而影響該輸出電壓VB 的大小，以致於影響顯示色彩的表現。

第六圖係本發明倍壓畫素驅動電路的第二具體實施 例的電路示意圖。在第二具體實施例中，該倍壓畫素驅動 電路600係包括一第一儲存電容器601、一第二儲存電容 器602、一第三儲存電容器603及一開關裝置係具有一第 一電晶體604、一第二電晶體605、一第三電晶體606、一 第四電晶體607、一第五電晶體608、一第六電晶體609 及一第七電晶體610，其中該第一電晶體604、該第二電晶 體605、該第三電晶體606、該第四電晶體607、該第五電 晶體608、該第六電晶體609及該第七電晶體610皆為N 1344128 型通道電晶體。該第一儲存電容器6〇1之第一端係耦接該 第一電晶體604的源極及該第二電晶體6〇5的汲極以及該 第四電晶體607的汲極，其第二端係接地。該第二儲存電 容器602的第一端係耦接該第二電晶體6〇5的源極及該第 三電晶體606的汲極以及該第五電晶體6〇8的汲極。該第 二儲存電容器602的第二端係耦接該第四電晶體6〇7的源 極及s玄第六電晶體609的源極。該第三儲存電容器6〇3的 第一端係耦接該第三電晶體6〇6的源極及晝素611的第一 畫素電極612 ’而該畫素611的第三畫素電極613係搞接 至:共同參考電壓(Vc〇m)。該第三儲存電容器6〇3的第二 端係^接^該第五電晶體608的源極及該第七電晶體61〇的 源極y該第一電晶體6〇4的汲極係耦接一資料訊號線Η#， 及其源極係耦接該第一儲存電容器6〇1的第一端及該第二 電，體605的没極，以及該第一電晶體604的閘極係耗接 二-控制訊號線615。該第二電晶體6〇5的沒極係耗接 1、儲存電谷斋的第一端及該第四電晶體607的汲極， 雷日祕4第二儲存電容116G2的第—端及該第三 極與該第五電晶體608的没極，及其間極 你祸筏该弟一控制訊號線61 。曰、^ 係耦接該第二電曰_……:弟-電s曰體606的汲極 的楚一山上電曰曰把605的源極、該第二儲存電容器6〇2 的㈣该第五電晶體_的沒極。該第三電晶體606 係耗接該===器6〇3的第-端，及其閘極 二制汛娩線615。該第四電晶體6〇7的汲極 604^^：·儲存電容器601的第一端及該第一電晶體 二端;5 ，及其源極係耦接該第二儲存電容器602的第 :係轉晶該第四電晶體6〇7的閘 弟一控制讯唬線616。該第五電晶體6〇8的 12 1344128 汲極係耦接該第二電晶體605的源極及該第二儲存電容哭 602的第一端以及該第三電晶體6〇6的汲極，及其源 耦接該第三儲存電容器603的第二端及該第七電晶體6川 的源極，該五電晶體605的閘極係耦接該第二控制訊號線 61f。該第六電晶體6〇9的源極耦接該第二儲存電容器=〇2 的第二端及該第四電晶體607的源極，該第六電晶體6〇9 j汲極係接地，而該第六電晶體6〇9的閘極係耦接至該第 二控制訊號線615。該第七電晶體610的源極係耦接該第 ，儲存電容器603的第二端及該第五電晶體6〇8的源極， °亥第七電晶體610的汲極係接地，而該第七電晶體61〇的 閘極係耦接該第一控制訊號線615。 第七A圖至第七B圖係本發明該倍壓晝素驅動電路 _的操作波形圖’其t第七A圖係該第一控制訊號線615 达出第一控制訊號VSC1的波形圖，而第七B圖係該第二 =訊號線616送出第二控制訊號VSC2的波形圖。t〇~t2 為:個晝面期間’從t0〜tl期間，該第一控制訊號線6i5 、的第控制訊號VSC1為一個高電位訊號，以開啟第 :電晶體604、第二電晶體6〇5、第三電晶體_、第六電 曰曰^ 609及第七電晶體610，以使得該資料訊號線614的 虎電壓VA耗合至該第一儲存電容器6〇1的第一端、該 筮存電谷^ 602的第一端及該第三儲存電容器003的 ^端’進而使得該第一儲存電容器繼、該第二儲存電 =602及該第三儲存電容器6〇3的第一端被充電至一電 ^目寺於該訊號電壓VA，此時該第二控制訊號VSC2係為 氏電位訊號’以關閉該第四電晶體6〇7及該第五電晶體 π%。攸叫2期間’該第一控制訊號VSC1係為—低電位 U’以關閉該第一電晶體604、該第二電晶體605、該第 13 1344128 三電晶體606、該第六電a曰挪c 使得該訊號電壓VA去輛|曰人〇9及該第七電晶體610,而 第二儲存電容器6G2及該。f第:儲存電容器601、該 二控制訊號VSC2為—高，二'存電谷器603 ’此時該第 607及該第五電晶體608，谁號，以打開該第四電晶體 的第-端搞合至該第二赌存^吏=第一儲存電容器撕 笼-儲存雷究哭602沾结窀令态602的第二端，使得該 第-储存電Μ 602料— 的電壓，並且該第二儲存電容 兩電=

儲存電容_的第二端 ：3二至弟- 第-端電壓VB提升為秦倍訊“、子電W 6〇3的 二铋在雪交哭沾钕 虎電壓（ VA)，進而使得該第 一 、弟—端提供叁倍訊號電壓（3VA)的電 壓予該畫素611的第一畫素電極612。 则 ，八A圖係該倍壓晝素驅動電路_的輸出電壓π 於該第一控制訊號線615的單位掃描時間Ts内電壓變化 圖，從圖中可以看出儲存於該第一儲存電容器6〇ι及第二 儲存電容器602的電壓VA(約5伏特）透過該第四電晶體 607及第五電晶體608的開啟，確實可以把輸出電壓VB 提升至叁倍訊號電壓3VA的電壓（約15特）。第八B圖係 該輸出電壓VB於一個畫面期間（Tf約16 7ms)的電壓變化 圖，從圖中可以看出該輸出電壓VB經過一個畫面期間衰 減幅度不大。因此’本發明該倍壓畫素驅動電路6〇〇亦具 有電荷保持能力（charge holding capability)，也就是透過該 第一儲存電容器601先將該訊號電壓VA儲存起來，藉以 使得輸出電壓VB不會因為該資料訊號線613上傳輸電壓 的變化’而影響該輸出電壓VB的大小，以致於影響顯示 色彩的表現。 第九圖係本發明倍壓畫素驅動電路第三具體實施例 14 1344128 的電路示意圖。在第三具體實施例中，本發 驅動電路900係包括一第一儲存電容器9〇1、二壓：： 電容器902及-開關裝置係具有一第一電 弟:儲： 二電晶體904、一第三電晶體9〇5及一第四 一， 903 ^ 9〇4 906皆為N型通道電晶體’而該第三電晶體9〇5為通 道電晶體。該第-儲存電容器9〇1的第一端耦接該 晶體903的源極、該第二電晶體9〇4的汲極及該第"三 體905的汲極，而該第一儲存電容器9〇1的第二^ 1曰曰 容器9〇2的第一端係搞接該第二電晶體爾 ^源極及晝素907的第一畫素電極908，而該畫素9〇7的 弟二晝素電極909係耦接至一共同參考電壓（Vc〇m 厂儲，電容|§ 902的第二端係耦接該第三電晶體9〇5 遠第四電晶體的源極。該第一電晶體903的及極 資料訊號線910 ’及其源極係耦接該第-儲存電 日曰體9〇1的第一端、該第二電晶體9〇4的汲極及兮 極’而該第一電晶體903的問極係：接二 線911。該第二電晶體9G4的汲極係轉接該第一 =電容器901的第-端及該第三電晶體9〇5的沒極，及 二弟二電晶體904的源極耦接該第二儲存電容器9〇2的第 :Ϊ，而該第二電晶體904的閘極耦接該控制訊°號線9U。 二弟三電晶體905的汲極耦接該第一儲存電容器9〇1的第 二端、該第一電晶體903的源極及該第二電晶^ 9〇4的汲 径’該第三電晶體905的源極耦接該第二儲存電容器9〇2 的第二端及該第四電晶體906的源極，而該第三電晶體9〇5 的閘極耦接該控制訊號線911。該第四電晶體9〇6的源極 糸耦接該第二儲存電容器902的第二端、該第三電晶體9〇5 15 1344128 的源極，泫第四電晶體906的汲極係接地，而該第四電晶 體906的閘極係耦接至該控制訊號線911。 該倍壓畫素驅動電路9〇〇與第三圖所示第一具體實施 例的该倍壓晝素驅動電路3〇〇不同處係在於將該第三電晶 體905改為一 P型通道電晶體，而使得該第三電晶& 9〇5 可與s亥第-電晶體903、該第二電晶體904及該第四電晶 體906共用一條控制訊號線，如此一來可以簡化畫素驅動 電路的設計。 —

第十圖係泫倍壓畫素驅動電路9〇〇的該控制訊號線 911送出控制訊號VSC1的波形圖。t〇~t2為—個晝面期 間，從t0~tl期間，該控制訊號VSC1為高電位訊號，以 P雜該第-電晶體903、該第二電晶體9〇4及該第四電晶 體906，而使得該資料訊號線91〇的訊號電壓va耦人至 該第一儲存電容器901的第—端及該第二儲存電容哭口902 ;第：=而使得該第―儲存電容器術的第-：及該 第―端被充電至一相等於該訊號電 上==::=?=高二訊號，該第 電位訊號，以關閉該第;二:間=控他號， 及該第四電晶體906，使得^r 以一電晶體90 -儲存電容器9〇1及4:5=!壓VA去麵合於該第 φ曰触nAC〆 弟一儲存電容器902，此時該第三 開啟，使得該第—儲存電容器衝的第一 被^至該第：儲存電容請2的第二端，以使得該第 孓容Λ902的第—端電壓vb被提升至兩倍訊號電 9ΓΓ7 Μ #、兒壓，而提供該兩倍訊號電壓的電壓予該畫素 州7的第一畫素電極9〇8。 第十Α圖係έ玄倍壓畫素驅動電路9〇〇的輸出電壓 圖，從机號線911的單位掃描時間Ts内電屢變化 VA(約s"你可以看出儲存於該第一儲存電容器901的電壓 輸出電« νΓίίί第三電晶體905的開啟，確實可以把 • 第十一 杈幵至兩倍訊號電壓2VA的電壓（約10特）。 的電ΚΙ:該壓⑽於一個畫面期’約16.7叫 書而丑 圖圖中可以看出該輸出電壓VB經過一個 U間衰減幅度不大。因此，本發明該倍壓畫素驅動電 H、亦具有電荷保持能力（charge holding caPabiHty)，也 • L，透ί該第一儲存電容器901先將該訊號電壓VA儲存 起來’藉以使得輸出電壓VB不會因為該資料訊號線91〇 上傳輸電壓的變化，而影響該輸出電壓 VB的大小，以致 於影響顯示色彩的表現。 第十二圖係本發明倍壓晝素驅動的第四具體實施例 •的電路示意圖。在第四具體實施例中，本發明倍壓畫素驅 動電路1200係包括一第一儲存電容器12〇1、一第二儲存 電容器1202、一第三儲存電容器12〇3及一開關裝置係具 有一第一電晶體1204、一第二電晶體12〇5、一第三電晶體 1206、一第四電晶體1207、一第五電晶體1208、一第六電 晶體1209及一第七電晶體1210,其中該第一電晶體1204' 該第二電晶體1205、該第三電晶體12〇6、該第六電晶體 1209及該第七電晶體1210皆為N型通道電晶體，而該第 四電晶體1207及該第五電晶體1208皆為P型通道電晶 體。該第一儲存電容器1201的第一端係耦接該第一電晶體 • 1204的源極、該第二電晶體1205的汲極及該第四電晶體 1207的汲極，而該第一儲存電容器1201的第二端係接地。 該第二儲存電容器1202的第一端係耦接該第二電晶體 1205的源極、該第三電晶體1206的汲極及該第五電晶體 17 1344128 的汲極，而該第二儲存電容器12〇2的第二端係耦接 έ玄，四電晶體1207的源極及該第六電晶體12〇9的源極。 °玄第—儲存電谷态1203的第一端耦接該第三電晶體1206 的源極及畫素1211的一第一畫素電極1212,而該晝素1211 的一第二晝素電極1213係耦接至一共同參考電壓 (Vc〇m)。該第三儲存電容器12〇3的第二端係耦接該第五 電晶體1208的源極及該第七電晶體丨21〇的源極。該第一 電晶體1204的汲極係耦接一資料訊號線1214，及其源極 係搞接該第-儲存電容器⑽的第一端、該第二&晶體 1205的汲極及該第四電晶體12〇7的汲極而該第一電晶 體Π04的閘極係耦接至一控制訊號線1215。該第二電晶 體/205的汲極係耦接該第一儲存電容器12〇1的第一端、 '該f =電晶體1204的源極及該第四電晶體1207的汲極， •該，二電晶體的源極係耦接該第二儲存電容器12〇2 的第一端、該第三電晶體12〇6的汲極及該第五電晶體12〇8 的〉及，’而，第二電晶體丨2。5的閘極麵接至該控制訊號線 1215。該，三電晶體12〇6的汲極係耦接該第二儲存電容器 • 1202的第一端、該第二電晶體1205的源極及該第五電晶 體1208的汲極，該第三電晶體讓的源極係減該第三 儲存電容器1203的第-端，而該第三電晶體i施的閘極 係搞接至該控制訊號線1215。該第四電晶體12〇7的汲極 係搞接該第-儲存電容器的第一端、該第一電晶體 1204的源極及該第二電晶體12〇5的沒極，該第四電晶體 1207的源極係搞接該第二儲存電容器12〇2的第二端及該 第六電晶體1209的源極’而該第四電晶體12〇7的問極輛 接，该控制訊號.線1215。言亥第五電晶II 12〇8的汲極搞接 δ玄第一儲存電容器12〇2的第—端、該第二電晶體㈣的 18 1M4128 及該第三電晶體1206的汲極，該第五電晶體12〇8的 '曰、亟係耦接該第三儲存電容器1203的第二端及該第七電 :體U10。的源極，而該第五電晶體謂的閘極係耦接至 :控制訊，線1215。該第六電晶體12Q9的源極粞接該第 了儲容器1202的第二端及該第四電晶體1207的源 ° 玄第/、電晶體1209的及極係接地，而該第六電晶體 1209的閘極係耦接至該控制訊號線1215。該第七電晶體 1/10的源極係耦接該第三儲存電容器12〇3的第二端及該 第五電晶體12〇8的源極，及該第七電晶體1210的汲極係 接地’而該第七電晶體121〇的閘極係耦接至該控制訊號 1215 。 ’ 該倍壓畫素驅動電路12〇〇與第六圖所示第二具體實 施例的該倍壓晝素驅動電路600不同處係在於將該第四電 晶體1207及該第五電晶體12〇8皆改成ρ型通道電晶體， 而使得該第四電晶體1207及該第五電晶體1208可與該第 一電晶體1204、該第二電晶體1205、該第三電晶體1206、 該第六電晶體1209及該第七電晶體1210共用一條控制訊 號線’如此一來可以簡化晝素驅動電路的設計。 第十二圖係該倍壓畫素驅動電路1200的該控制訊號 線1215送出控制訊號vsci的波形圖。t〇~t2為一個畫面 期間，從t0〜tl期間，該控制訊號為高電位訊號，以開啟 該第一電晶體1204、該第二電晶體1205、該第三電晶體 1206、該第六電晶體12〇9及該第七電晶體1210，使得該 資料訊號線1214的訊號電壓VA耦合至該第一儲存電容器 1201的第一端、該第二儲存電容器1202的第一端及該第 二儲存電谷器1203的第一端，進而使得該第一儲存電容器 1201的第一端、該第二儲存電容器12〇2的第一端及該第 19 1344128 三儲存電容器1203的第一端被充電至一相等於該訊號電 壓VA的電壓，此時由於該控制訊號為高電位訊號，該第 四電晶體1207及該第五電晶體12〇8係被關閉。從tl~t2 期間，該控制訊號VSC1為低電位訊號，以關閉該第一電 晶體1204、該第二電晶體1205、該第三電晶體1206、該 第六電晶體1209及該第七電晶體121〇，使得該資料訊號 線1214的號電壓VA去耦合於該第一儲存電容器12〇1 的=一端、該第二儲存電容器12〇2的第一端及該第三儲存

電谷态1203的第一端。此時該第四電晶體12〇7及該第五 電晶體1208係被開啟，使得該第一儲存電容器12〇1的第 一端被耦合至該第二儲存電容器12〇2的第二端，使得該第 二儲存電容器1202的第一端提升至兩倍該訊號電壓（2VA) 的電壓’同時該第二儲存電容器匿的第—端被耗合至該 第三儲存電容器：12〇3的第二端，進而使得該第三儲存電容 器1203第-端的電壓VB被提升至卷倍該訊號電壓（3va) 的電壓，而提供該叁倍訊號電壓予該晝素1211的該 者 素電極1212。 旦 第十四A圖係該倍壓畫素驅動電路12〇〇的輸出電壓 VB於該控制訊號線1215的單位掃描時間&㈣壓變化 圖’從圖看㈣存於該第—f轉電容器咖及該第 -儲存電容12G2的電壓VA(約5伏特)透 體衝及該第五電晶體篇的開啟，確實可以 ?:B了 未趨近卷倍訊號電壓(15伏特)，主要原因 疋為了要開啟第四電晶H 1207及第五電 ^訊號線1215需要提供負電壓訊號(低電位 而= 壓都下拉。此-現象可將輸入的訊號電壓va改^而^電 即可將輸出電提升至卷倍訊號電壓（15 ^.5 1344128 四B圖係將該訊號電璧改為5.5 *特後，該輪 於該控制訊號線1215的單位掃描時間Ts内電壓媒 從圖中可看出該輸出電壓VB確實可提升 ς ; 05伏特)。第十四C圖係第十四Β圖的輸出電壓 個畫面期間（Tf約16.7ms)的電壓變化圖，從圖 | 該輸出電壓VB經過一個晝面期間衰減幅度不大。 本發明該倍壓畫素驅動電路1200亦具有電荷保持" (charge holding capability)，也就是透過該第— 二抑 訊號電壓則存起來，藉以使得輸出電二 該資料訊號線1214上傳輸電壓的變 ‘ 輸出電壓的大小，以致於影響顯示色彩的表現心β。玄 士發明的倍職素驅動電路可提供兩倍^兩 ，素驅動電壓’並且在電路設計上透過一個儲存“亡 先將資料訊號電⑽存起來，使得本發明晝素 受到資料線上資料訊號電ί 支化的衫響，而有利於顯不色彩的保持。本發明的件壓書 素，動電路係可適用於彩色顯示面板，而更能符合&今^ 不益的需求。再者，本發明的倍壓畫素驅動電路亦可&使 用一條控制訊號線，而能進一步簡化畫素驅動電路的設計。 上所述僅為本發明之具體實施例而已，並非用以限定 本發明之申請專利範圍；凡其它未脫離本發明所揭示之精 神下所完成之等效改變或修飾，均應包含在下述之申+主 利範圍内。 Μ 21 !344128 【圖式簡單說明】 第一圖係傳統倍壓畫素驅動電路的電路示意圖； 第二A圖至第二1^圖係第一圖的倍壓晝素^動電路 操作波形圖； 第三圖係本發明倍壓畫素驅動電路的第一具體每 例的電路示意圖； 〃 ^ 第四A圖至第四B圖係第三圖的倍壓晝素驅動 的操作波形圖；

第五A圖係第三圖倍壓畫素驅動電路在單位掃描時 間内輸出電壓的變化圖； 田τ 第五B圖係第三圖倍壓畫素驅動電路在單位畫面期 間内輸出電壓的變化圖； ’ 第六圖係本發明倍壓畫素驅動電路的第二具體實施 例的電路示意圖； ^ ^ 第七Α圖至第七β圖係第六圖倍壓畫素驅動電路 操作波形圖； 第八A圖係第六圖倍壓畫素驅動電路在單位掃描時 間内輸出電壓的變化圖； 第八B圖係第六圖倍壓畫素驅動電路在單位晝面 間内輸出電壓的變化圖； / 第九圖係本發明倍壓畫素驅動電路的第三具體實施 例的電路示意圖； ，十圖係第九圖倍壓晝素驅動電路的操作波形圖； 第十一 A圖係第九圖倍壓畫素驅動電路在單位掃描 時間内輸出電壓的變化圖； 第十一 B圖係第九圖倍壓畫素驅動電路在單位畫面 期間内輸出電壓的變化圖； 22 1344128 第十二圖係本發明倍壓畫素驅動電路的第四且實 施例的電路示意圖； 〃 ' 第十二圖係第十二圖倍壓畫素驅動電路的操作波形 圖， 第十四A圖係第十二圖倍壓畫素驅動電路在單位掃 描時間内輸出電墨的變化圖； 第十四B圖係第十二圖倍壓畫素驅動電路的資料輸 入訊號電壓提高後，在單位掃描時間内其輸出電壓的變化 圖；及 第十四C圖係第十二圖倍壓畫素驅動電路的資料輸 入訊號電壓提高後，在單位畫面期間内其輸出電壓的變化 圖。 主要部份之代表符號： 101—--第一控制訊號匯流排 103-…訊號電壓匯流排 105-…第二控制訊號匯流排 109——連線 111—--前板電極 300 倍壓晝素驅動電路 302——第二儲存電容器 304-…第二電晶體 306—--第四電晶體 308—第一晝素電極 310-…資料訊號線 312-…第二控制訊號線 601 —第一儲存電容器 100----倍壓晝素驅動電路 102、107、108-…電晶體 104-…儲存電容器 106—--晝素 110----背板電極 112 —液晶材料 301 —第一儲存電容器 303-…第一電晶體 305-…第三電晶體 3〇7…-畫素 309----第二晝素電極 311-…第一控制訊號線 600…-倍壓畫素驅動電路 23 1344128 602-…第二儲存電容器 604-…第一電晶體 606-…第三電晶體 ' 608…-第五電晶體 • 610-…第七電晶體 612-…第一畫素電極 614-…資料訊號線 616 —第-一控制§fl遗》線 901 —第一儲存電容器 • 903-…第一電晶體 905----第三電晶體 907…-畫素 909-…第二晝素電極 911 控制訊5虎線 1201-…第一儲存電容器 1203-…第三儲存電容器 1205-…第二電晶體 1207-…第四電晶體 • 1209-…第六電晶體 1211 —畫素 1213-…第二畫素電極 1215-…控制訊號線 603-…第三儲存電容器 605-…第二電晶體 607----第四電晶體 609----弟六電晶體 611----晝素 613-…第二畫素電極 615----第一控制訊號線 900-…倍壓畫素驅動電路 902-…第二儲存電容器 904-…第二電晶體 906----第四電晶體 908-…第一晝素電極 910----育料況5虎線 1200-…倍壓畫素驅動電路 1202-…第二儲存容器 1204-…第一電晶體 1206----第三電晶體 1208-…第五電晶體 1210----第七電晶體 1212-…第一晝素電極 1214-…資料訊號線 24

Claims (1)

1344128 十、申請專利範圍： 年4.月2 %修 正本 100年4月21曰 1.一種倍壓晝素驅動電路，係用以提供一電壓予一畫 素電極，其包括： 一第一儲存電容器，係具有一第一端及一第二端，其 中該第二端於一第一期間與一第二期間係接地；

一第二儲存電容器，係具有一第一端及一第二端，其 中該第一端於該第一與該第二期間係耦接至該晝素電 極；以及 一開關裝置，係相應一第一控制訊號，以耦合一資料 • 訊號線至該第一儲存電容器的該第一端及該第二儲存電 容器的該第一端，直至該第一儲存電容器之該第一端及該 第二儲存電容器之該第一端電壓相等於該資料訊號線於 , 該第一期間所提供之一訊號電壓，使該資料訊號線去耦合 於該第一儲存電容器的該第一端及該第二儲存電容器的 ' 該第一端，並使該第一儲存電容器之該第一端於該第二斯 間耦接該第二儲存電容器之該第二端，以使相同於儲存在 該第一儲存電容器的該第一端之該訊號電壓之電壓被耦 接至該第二儲存電容器的該第二端，因此該第二儲存電容 • 器的該第一端提供該訊號電壓之雙倍電壓予該晝素電極。 2.如申請專利範圍第1項所述之倍壓晝素驅動電路， 其中該開關裝置包含： 一第一電晶體，係具有一汲極耦接該訊號電壓、一源 極耦接該第一儲存電容器的該第一端，及一閘極耦接該第 一控制訊號，藉以開啟或關閉該第一電晶體，以使該訊號 電壓耦合或去耦合於該第一儲存電容器之該第一端；及 一第二電晶體，係具有一汲極耦接該第一儲存電容器 之該第一端、一源極耦接該第二儲存電容器之該第一端， 25 1344128 100年4月21日 及一閘極耦接該第一控制訊號，藉以開啟或關閉該第二電 晶體，以使該訊號電壓耦合或去耦合於該第二儲存電容器 之該第一端。 3. 如申請專利範圍第2項所述之倍壓晝素驅動電路， 其中該開關裝置更包含： 一第三電晶體，係具有一汲極耦接該第一儲存電容器 -的該第一端、一源極耦接該第二儲存電容器的該第二端， . 及一閘極耦接一第二控制訊號，藉以開啟或關閉該第三電 晶體，以使該第一儲存電容器的該第一端耦合或去耦合於 該第二儲存電容器的該第二端。 』 4. 如申請專利範圍第3項所述之倍壓晝素驅動電路， 其中該開關裝置更包含： 一第四電晶體，係具有一源極耦接該第二儲存電容器 之該第二端、一汲極係接地，及一閘極耦接該第一控制訊 號，藉以使當該訊號電壓耦合於該第一儲存電容器及該第 二儲存電容器的第一端時，該第四電晶體係被開啟，而當 該訊號電壓去耦合於該第一儲存電容器及該第二儲存電容 器的第一端時，該第四電晶體係被關閉。 5. 如申請專利範圍第2項所述之倍壓晝素驅動電路， J 其中該開關裝置更包含： 一第三電晶體，係具有一汲極耦接該第一儲存電容器 的該第一端、一源極耦接該第二儲存電容器的該第二端， 及一閘極耦接該第一控制訊號，以使當該訊號電壓耦合於 -該第一儲存電容器的該第一端時，該第三電晶體係被關 閉，而當該訊號電壓去耦合於該第一儲存電容器的該第一 端時，該第三電晶體係被開啟。 6. 如申請專利範圍第5項所述之倍壓晝素驅動電路， 26 1344128 100年4月21日 其中該開關裝置更包含： 一第四電晶體，係具有一汲極耦接該第二儲存電容器 之該第二端、一源極係接地，及一閘極耦接該第一控制訊 號，藉以使當該訊號電壓耦合於該第一儲存電容器及該第 二儲存電容器的第一端時，該第四電晶體係被開啟，而當 •該訊號電壓去耦合於該第一儲存電容器及該第二儲存電容 . 器的第一端時，該第四電晶體係被關閉。 7. —種倍壓晝素驅動電路，係用以提供一電壓予一畫 素電極，其包括： W 一第一儲存電容器，係具有一第一端及一第二端，其 中該第二端係接地； 一第二儲存電容器，係具有一第一端及一第二端，其 . 中該第一端係耦合於該第一儲存電容器之該第一端； 一第三儲存電容器，係具有一第一端及一第二端，其 中該第一端耦合於該第二儲存電容器之該第一端及該晝素 電極；及 一開關裝置，係相應一第一控制訊號，以耦合一訊號 電壓至該第一儲存電容器、該第二儲存電容器及該第三儲 w 存電容器之該第一端，直至該第一儲存電容器、該第二儲 存電容器及該第三儲存電容器之該第一端電壓相等於該 訊號電壓，使該訊號電壓去耦合於該第一儲存電容器、該 第二儲存電容器及該第三儲存電容器之第一端，並使該第 - 一儲存電容器之該第一端耦接該第二儲存電容器之該第 二端，及該第二儲存電容器的該第一端耦接至該第三儲存 電容器之該第二端，以使該第三儲存電容器的該第一端提 供該訊號電壓之叁倍電壓予該畫素電極。 8. 如申請專利範圍第7項所述之倍壓畫素驅動電路， 27 1344128 100年4月21日 其中該開關裝置包含： 一第一電晶體，係具有一汲極耦接該訊號電壓、一源 極耦接該第一儲存電容器的該第一端，及一閘極耦接該第 一控制訊號，藉以開啟或關閉該第一電晶體，以使該訊號 電壓耦合或去耦合於該第一儲存電容器之該第一端； 一第二電晶體，係具有一汲極耦接該第一儲存電容器 之該第一端、一源極耦接該第二儲存電容器之該第一端， 及一閘極耦接該第一控制訊號，藉以開啟或關閉該第二電 晶體，以使該訊號電壓耦合或去耦合於該第二儲存電容器 之該第一端；及 參 一第三電晶體，係具有一汲極耦接該第二儲存電容器 之該第一端、一源極耦接該第三儲存電容器之該第一端， 及一閘極耦接該第一控制訊號，藉以開啟或關閉該第三電 晶體，以使該訊號電壓耦合或去耦合於該第三儲存電容器 之該第一端。 9.如申請專利範圍第8項所述之倍壓晝素驅動電路， 其中該開關裝置包含： 一第四電晶體，係具有一汲極柄接該第一儲存電容器 之該第一端、一源極耦接該第二儲存電容器之該第二端， ® 及一閘極耦接一第二控制訊號，藉以開啟或關閉該第四電 晶體，以使該第一儲存電容器之該第一端耦接於該第二儲 存電容器之該第二端；及 一第五電晶體，係具有一汲極耦接該第二儲存電容器 之該第一端、一源極耦接該第三儲存電容器之第二端，及 一閘極耦接該第二控制訊號，藉以開啟或關閉該五電晶 體，以使該二儲存電容器之該第一端耦合或去耦合於該第 三儲存電容器之該第二端。 28 1344128 100年4月21曰 10. 如申請專利範圍第9項所述之倍壓晝素驅動電 路，其中該開關裝置包含： 一第六電晶體，係具有一汲極耦接該第二儲存電容器 之該第二端、一源極係接地，及一閘極係耦接該第一控制 訊號，藉以使當該訊號電壓耦合於該第一儲存電容器及該 第二儲存電容器的第一端時，該第六電晶體係被開啟，而 當該訊號電壓去耦合於該第一儲存電容器及該第二儲存電 容器的第一端時，該第六電晶體係被關閉；及 一第七電晶體，係具有一汲極耦接該第三儲存電容器 # 之該第二端、一源極係接地，及一閘極係耦接該第一控制 訊號，藉以使當該訊號電壓耦合於該第一儲存電容器、該 第二儲存電容器及該第三儲存電容器的第一端時，該第七 . 電晶體係被開啟，而當該訊號電壓去耦合於該第一儲存電 容器、該第二儲存電容器及該第三儲存電容器的第一端 _ 時，該第七電晶體係被關閉。 11. 如申請專利範圍第8項所述之倍壓晝素驅動電路， 其中該開關裝置包含： 一第四電晶體，係具有一汲極耦接該第一儲存電容器 ® 之該第一端、一源極耦接該第二儲存電容器之該第二端， 及一閘極耦接該第一控制訊號，以使當該訊號電壓柄合於 該第一儲存電容器、該第二儲存電容器及該第三儲存電容 器之該第一端時，該第四電晶體係被關閉，而當該訊號電 壓去耦合於該第一儲存電容器、該第二儲存電容器及該第 三儲存電容器之該第一端時，該第四電晶體係被開啟；及 一第五電晶體，係具有一汲極耦接該第二儲存電容器 之該第一端、一源極耦接該第三儲存電容器之第二端，及 一閘極耦接該第一控制訊號，以使當該訊號電壓耦合於該 29 «44128 100年4月21日 第一儲存電容器、該第二儲存電容器及該第三儲存電容器 之該第一端時，該第五電晶體係被關閉，而當該訊號電壓 去耦合於該第一儲存電容器、該第二儲存電容器及該第三 儲存電容器之該第一端時，該第五電晶體係被開啟。 12.如申請專利範圍第11項所述之倍壓晝素驅動電 路，其中該開關裝置包含： 一第六電晶體，係具有一汲極耦接該第二儲存電容器 之該第二端、一源極係接地，及一閘極係耦接該第一控制 訊號，藉以使當該訊號電壓耦合於該第一儲存電容器及該 第二儲存電容器的第一端時，該第六電晶體係被開啟，而 · 當該訊號電壓去耦合於該第一儲存電容器及該第二儲存電 容器的第一端時，該第六電晶體係被關閉；及 一第七電晶體，係具有一汲極耦接該第三儲存電容器 之該第二端、一源極係接地，及一閘極係耦接該第一控制 訊號，藉以使當該訊號電壓耦合於該第一儲存電容器、該 第二儲存電容器及該第三儲存電容器的第一端時，該第七 電晶體係被開啟，而當該訊號電壓去耦合於該第一儲存電 容器、該第二儲存電容器及該第三儲存電容器的第一端 時，該第七電晶體係被關閉。 ® 30