TWI342117B - Power-on reset circuits - Google Patents

Description

1342117 九、發明說明： 【發明所屬之技術領域】 本發明有關於電源啟始重置電路，特別有關一種具 有兩個串聯連接之重置電路的電源啟始重置電路。 » 【先前技術】 電源啟始重置（power-on reset ; POR)電路通常係應 用於半導體裝置中，用以避免當一電源電壓供應至半導 體裝置時所發生的誤動作。當半導體裝置操作於尚未到 達一適當電壓準位之電源電壓時，將可能產生錯誤的動 ‘作。因此，重置信號（RESET)係用於電源電壓已經供應但 •尚未到達一既定電壓準位時重置半導體電路，並且於電 源電壓到達既定電壓準位之後，就不再重置半導體裝置。 【發明内容】 本發明係提供一種電源啟始重置電路，包括一第— 重置電路，包括一第一比較器用以輸出一系統重置信 號；以及一第二重置電路，用以輸出一第一重置信號， ，便控制第一重置電路之動作，使得第一重置電路於一 第-電壓小於-第-參考電壓時，輸出系統重置信號。 本發明亦提供一種電源啟始重置電路，包括一第— 重置電路’用以於一電源電壓之分壓小於一第一表考電 壓時，輪出一第—重置信號；以及一第二重置電路，盘 第-重置電路串聯連接’包括一第一比較器由第一重置 仏號所控制’用以輸出一系統重置信號，以便重置一外 075S-A32570TWF；MTKI-06-387;dennis , 部電路 本务明亦提供一種電源 重置電路，包括一第一“;:始重置電路’包括-第- 一第一參考電m 一一較為具有一第—輸入端耦接至 β ^ 一弟—輸入端耦接至一第一節點1以 '輪出端用以輸出一筮—壬π 以 電路，包括一坌 置信號；以及一苐二重置 二參考電冑ir比較器具有—第二輸人端耦接至一第 輪入端用：於中輸入端耦接至一第二節點，以及-出端係_至苐二比較器。”…、中第一比較器之輸 本發明亦提供一種電源啟 重置電路，包括〜笛―ν 里m包括-第- 參考電壓；以及Ϊ ^ 單元’用以提供-第- 至第-參考電較器’包括一第一輸入端柄接 之一 μ 弟—輸入端耦接至一第一電阻串中 轳i::點’以及一輸出端用以輸出-第-重置芦 #u，其中第—電阻串 。 之間；以及與—接地電愿 用以提供—第二路’包括—第二電壓供應單元， 第-幹：遮…1考电壓，以及一第二比較器，包括-二至第二參考電厂堅、-第二輸入端耦接至 -系統重置信號，輸出端用以輸出 -tpe * , ^ ，、苐比幸乂為之輸出端係耦接至第 一軍阻串、或第二比較哭之一雪 二輸入端。 U $柄或弟二比較器之第 亦提供—種電频始重置方法，包括藉由一 電路’於一第一電壓低於一第—參考電壓時，

0758-A32570TWF;MTKI-06.387>denn,s S 1342117 時，比較器COM2會停止輸出系統重置信號S RESET ° 因 此，電源啟始重置電路10可於電源電壓Vdd之分壓電壓 小於參考電壓Vbg時，輸出重置信號Sreset用以重置外 部電路，藉以避免外部電路操作於一個較低的電源電壓 之下。 ， 第2圖係為電源啟始重置電路之一實施例。如圖所 示，電源啟始重置電路10 A係包括兩個串聯連接之重置 電路2與4A。重置電路2包括電阻R1〜R3、一 MOS電 晶體Ml以及一比較器C0M1。電阻R1係耦接於電源電 壓Vdd與MOS電晶體Ml之間，MOS電晶體Ml係耦接 於電阻R1與一接地電壓GND之間，其中電阻R1與MOS 電晶體Ml係形成一電壓提供單元用以提供MOS電晶體 Ml之臨界電壓，作為參考電壓Vgs。 電阻R2與R3係串聯連接，電阻R2係耦接於電源 電壓Vdd與節點N1之間，而電阻R3係耦接於節點N1 之接地電壓GND之間，其中電阻R2〜R3係構成一分壓 電路（即一電阻串），用以對電源電壓Vdd進行分壓，以 得到節點N1上之電壓VI。比較器C0M1係具有兩個輸 入端分別耦接至參考電壓Vgs與節點N1上的電壓VI， 兩個電源端分別耦接至電源電壓Vdd與接地電壓GND， 以及一輸出端耦接至重置電路4A中之比較器COM2。舉 例而言，MOS電晶體Ml係可由其它型態之電晶體所取 代，例如雙載子電晶體（BJTs)、接面場效電晶體（FETs)〜 等等。 0758-A32570TWF;MTKI-06-387；dennis 8 1342117 重置電路4A包括電阻R4與R5、一能帶隙電壓參 考電路（bandgap reference circuit)BRC 以及一比較器 COM2。能帶隙電壓參考電路BRC用以提供高於參考電 壓Vgs之一參考電壓Vbg至比較器COM2。電阻R4與 R5係串聯地連接，電卩且R4係耦接於電源電壓Vdd與節 點N2之間，而電阻R5係耦接於節點Vdd與接地電壓 GND之間，並且電阻R4〜R5係構成一分壓電路（即另一 電阻串），用以對電源電壓Vdd進行分壓，以便於節點 N2上得出電壓V2。 比較器COM2包括兩個輸入端分別耦接至參考電壓 Vbg與節點N2上的電壓V2、一第一電源端耦接至比較 器C0M1之輸出端、一第二電源端耦接至接地電壓GND 以及一輸出端用以輸出糸統重置信號SreSET。 電源啟始重置電路10A之動作係參考第3圖說明如 下。於時間T1時，電壓V1小於參考電壓Vgs，所以比 較器會將其輸出端低至接地電壓GND，意即比較器 C0M1輸出重置信號RS1至比較器COM2。當重置信號 RS1被施加至比較器COM2之第一電源端時，即使此時 電壓V2超過能帶隙電壓參考電路BRC所提供之參考電 壓Vbg，比較器COM2仍會將其輸出端拉低至接地電壓 GND。換言之，（具有低邏輯準位之）系統重置信號SRESET 會被輸出至外部電路（未圖示）。 於時間T2時，由於電壓V1仍然小於參考電壓Vgs， 所以比較器C0M1會繼續輸出重置信號RS 1，即比較器 9 0758-A32570TWF;MTKI-06-387;dennis 1342117 COM2之輸出端會被拉低接地電壓GND，使得比較器 COM2無論此時電壓V2為何，仍會輸出系統重置信號 Sreset ° 時間T3時，由於電壓V1超過參考電壓Vgs，所以 比較器C0M1會拉高其輸出端至電源電壓Vdd，即此時 比較器C0M1此會停止輸出重置信號RS1。由於比較器 COM2之第一電源端被拉高至電源電壓Vdd，比較器 COM2會根據電壓V2與參考電壓Vbg，輸出系統重置信 號 SRESET 。 由於電壓V2小於參考電壓Vbg，因此比較器 COM2會繼續拉將其輸出端拉低至接地電壓GND，作為 糸統重置信號SreSET。 時間T4時，由於電壓V2超過參考電壓Vbg，所以 比較器COM2會將其輸出端拉高至電源電壓Vdd，即比 較器COM2停止輸出系統重置信號SRESET。 簡而言之，當電壓VI小於參考電壓Vgs時，重置 電路2會輸出重置信號RS1使得重置電路4A中之比較 器COM2輸出系統重置信號Sreset。當電壓VI超過參考 電壓Vgs時，重置電路4A則根據電壓V2與參考電壓 Vbg ’輸出糸統重置信號Sreset。若此時電壓V2小於參 考電壓Vbg，比較器COM2則繼續輸出系統重置信號 SRESET ;反之，比較器COM2則停止輸出系統重置信號 Sreset ° 換言之，藉由選擇適當的電阻R1〜R5，於參考電壓 Vbg超過電壓V2(即時間T1)時，電壓VI可小於參考電 0758-A32570TWF;MTKI-06-387;dennis 10 1342117 愿VgS，使得電源啟始重置電路1〇a可以在時間τι_τ4， 正確地輸出系統重置信號SRESET去重置外部電路。 第4圖係為本發明中電源啟始重置電路之另一實施 例。如圖所示’電源啟始重置電路1 〇B係與第2圖所示 之電源啟始熏置電路1 〇A相似，其差別在於重置電路4B 更包括一多工器AUX1 ’而且比較器C0M1之輸出端係 轉接至多工器AUX1並非重置電路4A中比較器COM2 之第一電源端。多工器AUX1包括一第一輸入端耦接至 靖點N2、一第二輸入端耦接至接地電壓gnd、一輸出端 轉接至比較益COM2之一輸入端’以及一控制端搞接至 來自比較器C0M1之輸出端的重置信號RS1。重置電路 中其它元件以及重置電路2的結構與連接方式係與2圖 中所示相似，於此不再累述。 電源啟始重置電路10B之動作係參考第3圖說明如 下。於時間τι時，由於電壓V1小於參考電壓Vgs，所 以比較器COM 1會將其輸出端拉低至接地電壓gnd，即 重置仏號RS1被輸出至重置電路4B。當重置信號rsi 被把加至多工态AUX1的控制端時，多工器1會將 比較器COM2之一輸入端拉低至接地電壓GND。因此， 不管電壓V2是否超過能帶隙電壓參考電路參考電壓 Vbg，比較器COM2都會將其輸出端拉低至接地電壓 GND。換言之，（具有低邏輯準位之）系統重置號心瞻 會被輸出至外部電路（未圖示）。 於時間T2時’由於電壓V1仍然小於參考電壓 0758-Α32570ΤΨΡ;ΜΤΚΙ-06-387^εηηί5 π 1342117 ’所以比車乂 & C〇Ml會繼續輪出重置信號RS卜即比較器 COM2之第-電源端被拉低至接地電塵，使得比較 窃COM2輸出系統重置信號Srmet。 於忪間T3時，由於電壓V1超過參考電壓vgs，所 以比权COM2之第一電源端被拉高至接,地電壓GND， 即此4比較|§ C0M1停止輸出重置信號RS1。因此，多 工器AUX1會將節點N2上的電壓V2耦接至比較器 C〇M2之正輸入端。由於電愿V2小於參考電壓Vbg，比 車乂 COM2則會^續將其輸出端拉低至接地電廢gND， 作為系統重置信號Sreset。 • 於時間T4時，由於電壓V2超過參考電壓vbg，所 •以比較器COM2會將其輸出端拉高至電源電壓糊，即 此時^較器COM2停止輸出系統重置信號s_t。 第5圖係為電源啟始重置電路之另一實施例。如圖 所示，電源啟始重置電路1GC係與第2圖所示之電源啟 豢始重置電路1GA相似，其差別在於重置電路2中之比較 器C0M1的輸出端係減至電阻尺4之一端，而非重置電 路4C中比較态COM2之第一電源端。重置電路甲其它元 件以及重置電路2的結構與連接方式係與2圖中所示相 似，於此不再累述。 電源啟始重置電路10C之動作係參考第6圖說明如 下。如圖所示，於時間T1時，由於電壓v】小於參考電 壓Vgs，所以比較器C0Mi會將其輸出端拉低至接地電 壓GND，即重置信號R幻被輸出至重置電路4c。當重 〇758-A32570TWF;MTKI-06-387;dennis 1342117 置信號RS1被施加至電阻R4時，電阻R4與R5皆被耦 接至接地電壓GND，所以節點N2之電壓V2會被拉低至 接地電壓GND。因此，電壓V2會小於參考電路參考電 壓Vbg，所以比較器COM2都會將其輸出端拉低至接地 電聲GND，作為系統重置號

Sreset _出至外部電路。

:於時間T2時，由於電壓VI仍然小於參考電壓Vgs， 所以比較器C0M1會繼續輸出重置信號RS1，即節點N2 上的電壓V2亦會被拉低至接地電壓GND，使得比較器 COM2繼續輸出具有低邏輯準位之系統重置信號S RESET ° 於時間T3時，由於電壓VI超過參考電壓Vgs，所 •以比較器C0M1會將其輸出端拉高至電源電壓Vdd，即 .此時比較器C0M1停止輸出重置信號RS1。因此，多工 器AUX1會將節點N2上的電壓V2耦接至比較器COM2 之正輸入端。由於電壓V2小於參考電壓Vbg，比較器 COM2則會繼續將其輸出端拉低至接地電壓GND，作為 糸統重置信號Sreset。

於時間T4時，由於電壓V2超過參考電壓Vbg，所 以比較器COM2會將其輸出端拉高至電源電壓Vdd，即 此時比較器COM2停止輸出系統重置信號S RESET ° 第7圖係為一電子裝置之一實施例。如圖所示，電 子裝置30包括電源啟始重置電路10/10A/10B/10C以及 一核心電路20。舉例而言，電源啟始重置電路1 〇與 10A/10B/10C用以於電源啟動時，提供系統重置信號 Sreset 藉以重置核心電路20，以便避免核心電路20操作 0758-A32570TWF;MTKl-06-387;dennis U42117 ; 於一較低的電源電壓。 本發明實施例中$ φ 10A-10C A 之電源啟始重置電路10盥 ⑽耽係可作為必要的功能性元件， 二 路，例如㈣漏H、鎖相迴路 積體電 ，路機存取咖、快閃 ： 4號處理n、微控制器 早兀數位 壯里，Λ r兴處理為、Μ處理哭哎雷早 裝置，如數位相機、可攜式DVD、電視、 二。。子 PDA、筆圮刮雷俨/-知 車上5L顯示态、 • 聿忑^•電恥、仃動電話、顯示裝置...等等。 本發明亦提供—種_啟始重置方法，用以避免核 心電路20操作於一較低的電源電壓。 人 .啟始重置方法中，#由電源電壓 .:传到之電壓V1小於參考電壓vgs時，重置電路2;; 出一重置信號RS1，而重置雷& 4@1| 考電壓Vbg時，產生_ = 重路 於電㈣小於參 糸，《先重置4號sRESET用以重置一 !=:厥舉例而言，參考電壓vgs係為- m〇s電晶體 φ α界電>C，並且小於參考電墨vbg。 當電壓VI超過參考電屋Vgs時，重置電路2則合 停讀出重置信號RS1，重置電路4接著則根據由電ς 電壓Vdd分壓所求得之電壓V2與參考電壓Vbg，輪出系 統重置k號sRESET。舉例而言，若電壓V2小於參考電壓

Vbg’比較器COM2會繼續輸出系統重置信號Sr_，而 當電壓V2超過參考電壓Vbg時，比較器c〇M2則會停 止輸出系統重置信號sRESET。因此，當電源電壓Vdd小 於參考電壓Vbg時，電源啟始重置電路1〇可以輸出系統 〇758-A32570TWF;MTKI-06-387；dennis 14 1342117 重置信號SRESET 用以重置外部電路，以便避免核心電路 操作於一較低的工作電壓。 舉例而言，如第2圖所示，當電壓VI小於參考電 壓Vgs時，比較器C0M1會將其輸出端拉低至接地電壓 GND，即重置信號RS1被輸出至比較器COM2。當重置

I 信號Rsr被施加至比較器COM2,無論電壓V2為何，比 較器COM2都會將其輸出端拉低至接地電壓GND，意即 糸統重置信號SReset 被輸出至外部電路（未圖示）。當電壓 VI超過參考電壓Vgs，比較器C0M1則會將其輸出端拉 高至電源電壓Vdd，即此時比較器C0M1停止輸出重置 信號RS1。由於比較器COM2之第一電源端被拉高至電 源電壓Vdd，所以比較器COM2則會根據電壓V2與參考 電壓Vbg ’來輸出糸統重置信號Sreset。若電厘V2小於 參考電壓Vbg，比較器COM2則會繼續將其輸出端拉低 至接地電塵GND，作為糸統重置信號Sreset。若電壓V2 不小於參考電壓Vbg，比較器COM2則會將其輸出端拉 高至電源電壓Vdd，意即比較器COM2會停止輸出系統 重置信號SreSET。 或者是說，如第4圖中所示，重置信號RS1係施加 至多工器AUX1的控制端（耦接於節點N2與比較器 COM2的正輸入端之間）。多工器AUX1係於接收到重置 信號RS1時，將比較器COM2之一輸入端拉低至接地電 壓GND，使得比較器COM2無論電壓V2為何，都會將 其輸出端拉低至接地電壓GND。換言之，（具有低邏輯準 0758-A32570TWF;MTKI-06-387;dennis 15 1342117 位之）系統重置信號s RESET 會 被輸出至外部電路。當電壓 VI超過參考電壓Vgs時，比較器C0M1則會將其輸出端 拉高至電源電壓Vdd，即此時比較器C0M1會停止輸出 重置信號RS1。因此，多工器AUX1會將電壓V2耦接至 比較器COM2之正輸入>，所以比較器COM2根據電壓 V2與參考電壓Vbg，輸出系統重置信號S RESET。若電壓 V2小於參考電壓Vbg，比較器COM2則會繼續將其輸出 端拉低至接地電壓GND，作為系統重置信號S RESET 0 若 電壓V2不小於參考電壓Vbg，比較器COM2則會將其輸 出端拉高至電源電壓Vdd，意即比較器COM2會停止輸 •出糸統重置信號SreSET。 . .亦或是說，如第5圖、第6圖所示，當電壓VI小 於參考電壓Vgs時，比較器C0M1會將其輸出端拉低至 接地電壓GND，即重置信號RS1會被輸出至電阻R4(耦 接比較器COM2之正輸入端）。由於電阻R4與R5皆耦接 至接地電壓GND，所以節點N2上的電壓V2會被拉低至 接地電壓GND。因此，電壓V2會小於參考電壓Vbg， 所以比較器COM2會將其輸出端拉低至接地電壓GND， 作為糸統重置信號Sreset。當電壓VI超過參考電壓 Vbg，比較器COM 1會將其輸出端拉高至電源電壓Vdd， 即此時比較器COM1會停止輸出重置信號RS1。於是電 阻R4之一端係耦接至電源電源Vdd，所以節點N2上之 電壓V2係可視為電源電壓Vdd之一分壓。因此，比較 器COM2會根據電壓V2與參考電壓Vbg，輸出系統重置 0758-A32570TWF;MTKI-06-387；dennis 16 1342117 U sRESET。右電昼V2小於參考電壓 則會繼續將其輸出端拉 車“ COM2 m 拉低至接地㈣咖，作為系統重 置‘唬S_T。若電壓¥2不小於參考電壓 ⑶戰會將其輸出端拉高至電源電壓购^ : ⑽2會停止輸”統重置信號— 、雖財發明已以較佳實施例揭露如上，，然其並非用 以限=本發明，任何熟知技藝者，在不脫離本發明之精 2軌圍内’當可作些許更動與潤飾，因此本發明之保 護祀圍當視後附之申請專利範圍所界定者為準。 【圖式簡單說明】 第1圖係為本發明之電源啟始重置電路之一示意 圖。 第2圖係為電源啟始重置電路之一實施例。 第3圖係為一電源啟始重置電路之一輸出波形圖。 第4圖係為本發明中電源啟始重置電路之另—實施 • 例。 第5圖係為電源啟始重置電路之另一實施例。 第6圖係為一電源啟始重置電路之另一輸出波形 圖。 弟7圖係為一電子裝置之一實施例。 【主要元件符號說明】 2、4、4A、4B、4C :重置電路； 1〇、10A、10B、10C :電源啟始重置電路； 0758-A32570TWF；MTKI-06-387idennis 17 1342117

20 :核心電路； VI、V2 :電壓；

Vgs、Vbg :參考電壓； SRESET ·糸統重置信號， R1〜R5 :驾阻； COM 1、COM2 :比較器 Nl、N2 :節點； BRC :能帶隙電壓參考< AUX1 :多工器。

30 :電子裝置； Vdd :電源電壓； RS1 ;重置信號； GND :接地電壓； Ml : MOS電晶體； I 路；

0758-A32570TWF;MTKI-06-387;dennis 18

Claims (1)

1. 96135734號之申請專利範圍修正本 、申請專利範圍·· 種電源啟始重置電路，包括·· 弟 ，〜雙ί曰期：99.12.20 重置信^電路’包括—第一比較器用以輪出—系統 -第二重置電路’用以輸出 制上述第-重置電路n，以便控 第-電壓小於一第—…厂吏侍上述弟一重置電路於- 號，其中當上述第—千厂電壓時’輸出上述系統重置信 第-舌罢士第—大於上述第一參考電壓時，上述 電塵小於一第重置信號，同時當-第二 上述糸統重置信號，並且上述 錢出 參考電壓。 、弟多考電壓小於上述第二 2,如中請專利範圍第丨項所述之電源啟始重置電路， ，、上述弟-重置信號係福接至上述第一比較器之— 端，使得上述第一重置雷踗於μ、+、外 电源 夫者ϋ a b 電 述弟—電壓小於上述第— 芩考电壓日才，輸出上述系統重置信號。 甘由3.如中請專利範圍第1項所述之電源啟始重置電路， 击、上述第-重置電路更包括一多工器轉接至上述第—比 —輸入端’用以接收到上述第一重置信號時，將上 低至一接地電塵，使得上述第-重置電路輸出 上述糸統重置信號。 4.如申4專利fen第]項所述之電源啟始重置電路， 二中上逑第-重置仏號係藉由一電壓分壓單元搞接至上述 第比較益之-輸入端，使得上述第一重置電路於接收到 0758-A32570TWFl(20101021) 19 1342117 修正日期：99.12,20 第9613:>734號之申請專利範圍修正本 上述第里置k號時輸出上述系統重置信號。 5.如申凊專利範圍第】項所述之電源啟始重置電路， 其中上述第二重置電路於上述第一電壓超過上述第― 電璧時^亭止輸出上述第一重置信號，並且當一第二電壓 低於-第二參考電壓時，上述第―比較器训輪出 統重置信號。 τ 6’如申4專利|έ圍第5項所述之電源啟始重置電路， 其中當上述第二電壓超過上述第二參考電壓時，上 比較器於停止輸出上述系統重置信號。 第二電壓係藉由對一電源電壓進行—電壓 7.如申W專利範圍第5項所述之電源啟始重置電路 其中上述第一 W ^ 分壓而得到。 盆φ 專利範㈣5項所述之電源啟始重置電路， /、 处弟一芩考電壓小於上述第二參考電壓。 9如^請專利範圍第！項所述之電源啟始重置電路， 其中上述第二重詈雨炊审h · —電”以更包括—電壓供應單元，用以提供 電日日肢之^界電壓作為上述第一參考電壓。 路 壓 如申請專利範圍第5項所述之電源啟始 ’田、中上述第—重置電路更包括一 ’用以提供上述第二參考電壓。 /考電 11'種電源啟始重置電路，包括： ‘：： —重置電路’用以於-電源電壓之分壓小於-第 麥2壓時，輸出一第一重置信號；以及 β弟 一弟-重置電路’與上述第—重置電路串聯連接，包 0758-A32570TWFK20101021) 20 第96135734號之申請專利範圍修 正本 修正日期：99.12.20 Ϊ统：j“由上述第—重置信號所控制，用以浐出-系統重置信，以便重置一 乂輸出 大於上述第一參考電承時：二其中§上述第-電壓 述第一重置信號，同時當^路h止輸出上 時，上述第一f罢觉狄士弟一包壓小於一第二參考電壓 上述第-夫考料輸出上述系統重置信號，並且 上31弟茶考電堡小於上述第二參考電壓。 ]2.種電源啟始重置電路，包括： 一第一重置電路，句括— 端耗接至一第—參考電愿、一二幸父益具有-第-輸入 ^ , 第一輸入端耦接至一第一節 ^ 端用以輸出一第一重置信號；以及 端，包括—第二比較器具有-第-輸人 點，以及^麥電壓、―第二輸人端#接至—第二節 卜及一輸出端用以輸出-系統重置信號，其中上述第 一比f之輸出端係摘至上述第二比較器，其中上： -芩考電壓小於上述第二參考電壓。 、第 路，專=圍第]2項所述之電源啟始重置電 比較器之輸出端。 、乐 路，Γ中如上申十請專^範圍第12項所述之電源啟始重置電 ，、中上述弟二重置電路更包括一 入端耦接至上怵第-節點 u弟一輪 〜弟一即點 '一弟二輸入端耦接至一接地雷 :、-控制端耦接至上述第一比較器之輸 端轉接至上述第二比較器之上述第二輸“。輪出 •如申μ專利範圍第】2項所述之電源啟始重置電 0758- A3257〇TWF1(2〇i〇1〇21) 21 I / I / 修正日期：99.12.20 $ 96h°7)4號之+料概圍修正本 路其中上述第二重置電路更包括一第一電 源電壓应上；+-楚一 电丨五耦接於一電 I —、心弟一即點之間，以及一第二電阻耦接於上述 一即點與上述接地電壓之間。 路，請專利範圍第12項所述之電源啟始重置電 第一 ΐΓΐ"4弟二重置電路更包括―第—電阻㉝接於上述 _ 較器之第一輸入端與上述第二節點之間，以及一第 —電阻輕接於上述第二節點與上述接地電壓之間。 踗，η如申清專利範圍第12項所述之電源啟始重置電 ’/、中上述第一重置電路更包括： —第三電阻，耦接於一電源電壓與上述第一節點之 間 第四電阻’轉接於上述第一 以及 節點與上述接地電壓之 電壓供應單元，用以提供上述第一參考電壓。 51，甘=申,。月專利範圍帛17項所述之電源啟始重置電 竹一、、^^*壓供應單凡用以提供—電晶體之臨界電壓 作為上述第—參考電壓。 ^申^專利氣圍* 12項所述之電源啟始重置電 芦’田、、t述第一重置電路更包括-能帶隙電壓參考電 i，用以提供上述第二參考電壓。 20. —種電源啟始重置電路，包括： 一第一重置電路，包括： 及一第一電壓供應單元’用以提供一第一參考電壓；以 〇758-A32570TWF1(2〇1〇i021) 1342117 ' 第96135734號之申請專利範圍修正本 修正曰期：99.12.20 一第一比較器，包括一第一輸入端耦接至上述第一參 考電壓、一第二輸入端耦接至一第一電阻串中之一第一節 點，以及一輸出端用以輸出一第一重置信號，其中上述第 一電阻串係耦接於一電源電壓與一接地電壓之間；以及 一第二重置電路，包括： 一第二電壓供應單元，用以提供一第二參考電壓；以 及 一第二比較器，包括一第一輸入端耦接至上述第二參 ^ 考電壓、一第二輸入端耦接至一第二電阻串中之一第二節 點，以及一輸出端用以輸出一系統重置信號，其中上述第 •一比較器之輸出端係搞接至上述第二電阻串、或上述第二 ' .比較器之一電源端或上述第二比較器之第二輸入端，並且 上述第一參考電壓小於上述第二參考電壓。 21. 如申請專利範圍第20項所述之電源啟始重置電 路，其中上述第一電壓提供單元係用以提供一電晶體之一 I 臨界電壓作為上述第一參考電壓，並且上述第二電壓提供 單元係包括一能帶隙電壓參考電路。 22. 如申請專利範圍第21項所述之電源啟始重置電 路，其中上述第二重置電路更包括一多工器具有一第一輸 入端耦接至上述第二節點、一第二輸入端耦接至上述接地 電壓、一控制端耦接至上述第一比較器之輸出端，以及一 輸出端耦接至上述第二比較器之第二輸入端。 23. 如申請專利範圍第21項所述之電源啟始重置電 路，其中上述第二電阻串包括一第一電阻耦接於上述第一 0758-A32570TWF1(20101021) 23 1342117 第96135734號之申請專利範圍修正本 修正曰期：99.12.20 比較器之輸出端與上述第二節點之間，以及一第二電阻耗 接於上述第二節點與上述接地電壓之間。 0758-A32570TWF1(20101021) 24

   ⑧