TWI330468B - Gain error correction in an analog-to-digital converter - Google Patents

Gain error correction in an analog-to-digital converter Download PDF

Info

Publication number
TWI330468B
TWI330468B TW095121414A TW95121414A TWI330468B TW I330468 B TWI330468 B TW I330468B TW 095121414 A TW095121414 A TW 095121414A TW 95121414 A TW95121414 A TW 95121414A TW I330468 B TWI330468 B TW I330468B
Authority
TW
Taiwan
Prior art keywords
switch
adc
gain error
sample
hold
Prior art date
Application number
TW095121414A
Other languages
English (en)
Other versions
TW200713840A (en
Inventor
Mark Chew
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of TW200713840A publication Critical patent/TW200713840A/zh
Application granted granted Critical
Publication of TWI330468B publication Critical patent/TWI330468B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Amplifiers (AREA)

Description

1330468 九、發明說明： 【發明所屬之技術領域】 本案大體而言係關於增益誤差修正。更特定言之，本案 係關於一諸如一類比至數位轉換器（ADC)之離散時間電路 中的偏移及增益誤差修正。 【先前技術】 通常，在任何ADC中，存在零代碼處之系統偏移誤差及 滿度代碼處之系統增益誤差。因為該等誤差為系統的，所 以可在ADC之大量生產前之第一輪測試後對其進行校準。 該等誤差在過去經由使用一包括修正代碼之檢查表或經 由使用相關雙重取樣而加以修正。該等方法將涉及更多電 路且需要更多功率。隨著ADC利用於更小、電池供電之環 境中，諸如無線電話、PDA或膝上型電腦，電路之最小化 及為了保持電池壽命之功率保持更重要了。 因此，提供一用於修正偏移誤差之改良系統是有利的。 【發明内容】 揭示一種包括電容器間之電荷共用的修正增益誤差的系 統及方法。 在一特定實施例中，一種修正增益誤差之系統及方法可 包括在一取樣期間藉由開啟一修正電容器之並聯開關而對 放電。隨即在保持期間，將其連接至一取樣保持電容器以 導致該取樣保持電容器與該修正電容器之間的電荷共用。 在一特定實施例中，提供一種用於與一類比至數位轉換 器（ADC)—同使用之增益誤差修正電路，其包含一第一開 112038-990203.doc 1330468 關及並聯排列且耦接至該第一開關的一第二開關及修正電 谷器。該第一開關亦柄接至地面且該修正電容器亦耗接至 一參考電壓’其中第一開關被安排在該ADC之一保持模式 期間作動’而第二開關經排列以在ADC之一取樣期間作 動。 本文揭示之一或多個實施例之優點可包括有效的增益誤 差修正而無高功率消耗。 本揭示案之其他態樣、優點及特徵在閱讀整篇申請案後 將變得顯而易見，其包括以下部分：圖式簡單說明、實施 方式、及申清專利範圍。 【實施方式】 圖1展示先前技術之SAR_ADC 10〇cADC 100經由輸入 多工器110將類比輸入訊號取樣至取樣保持電路12〇上。隨 即由比較器130完成參考電壓（來自數位至類比轉換器 (DAC)170)與该取樣輸入訊號之間的比較。比較器13〇之輸 出傳遞至為漸近暫存器160提供一鎖存訊號之鎖存器14〇 上，其中§玄漸近暫存器16〇可為數位介面15〇之一部分。數 位介面150輸出所得數位位元。基於比較器U0之比較結 果 新參考電壓藉由DAC 170創建，且完成第二次比較 以產生一第二位元。此操作持續直至獲得所有期望位元。 數位”面150藉由向輸入多工器11〇提供一選擇訊號ΐ5ι及 向取樣保持電路12G提供-保持訊號152而控制此操作。數 位"面1 50亦可包含一產生一比較訊號i6^、一比較器時脈 及鎖存時脈163之漸近暫存器16〇。比較訊號161饋送 112038-990203.doc 1330468 至DAC 170(用於向比較器13〇提供參考電壓)。比較器時脈 162用於對比較器13G計時且鎖存時脈163用於對鎖存器⑽ 計時。 由圖1之SAR-ADC產生之輸入電壓及參考電壓展示於圖2 中。取樣輸入電壓由實線2〇〇表示，而虛線21〇代表參考電 壓。如圖2中所示，以自最高有效位元至最低有效位元之 順序自®kSAR_ADC中提取位^直至獲得所有位元。如 此圖中戶斤表示’ VDD為滿度電壓且Vgnd為零度電壓。 返回參考圖1，存在可直接有助於偏移及增益誤差之各 種元件，諸如（比較器130、DAC 17〇及取樣保持電路 120)該等誤差之根本原因可分類為比較器13〇上之不匹 配、取樣保持電路120開關之電荷注入、自DAC 170至取 樣保持電路120之參考耦接（反沖雜訊）及DAC 170上之寄生 元件。該等誤差為系統的且可在系統肖性化之後得以校 準。 圖3中呈現一描繪轉換代碼上之偏移及增益誤差效應之 一實例的圖。如圖可見，線3〇〇表示ADC之理想輸出，苴 中轉換代碼匹配輸入訊號。偏移誤差引起理想線移位，由 線310表示。增益誤差引起該線之斜率如線320所表示的變 化。該等類型之誤差中之一或兩者可能存在。 現參考圖4 ’展示一增益誤差修正電路430連同一取樣保 持電路420之例示性實施例。 取樣保持電路420包含取樣保持開關—及取樣保持電容 器425(Csh)。取樣保持電路42〇之其他組件未圖*。取樣 112038-990203.doc 1330468 保持電路420之輸出饋送至增益誤差修正電路43〇。舉例而 言可為CMOS開關之取樣保持開關似控制該取樣操作。基 本上，#Φ1為作動高態時，取樣保持開關422為作動（閉 合）且輸入訊號傳遞至取樣保持電容器425之頂板。當取樣 保持開關422為打開時，取樣操作完成且保持操作開始。 取樣保持電容器425可由複數個單位尺度之電 谷器（Cu)組成，例如兩百個電容器（cu)。 增益誤差修正電路430包含第一開關44〇、第二開關445 及修正電容器435(Ccorr)。如所展示，取樣保持電路42〇之 輸出耦接至第一開關440。當φ 2為作動高態時，第一開關 440啟動，且因此保持操作處於進行中。第一開關44〇亦耦 接至第二開關445及修正電容器435之平行排列。當φ j為 作動高態時，第二開關445啟動，且因此取樣操作處於進 行中。修正電容器435之下部板搞接至參考電壓vx。 修正電容器435在ADC之取樣期間藉由啟動第二開關445 而放電。在保持期間，其經由第一開關44〇連接至取樣保 持電容器425。此將導致取樣保持電容器425與修正電容器 435之間的電荷共用。頂板上之最終電壓將為v取樣 =VIN*Csh/(CSh+CC〇rr)。因為增益誤差修正電路43〇引入 一乘以輸入電壓之因數’所以其可有效地抵消增益誤差。 右其為理想的’則可藉由開關與Ccorr平行之電容器（未圖 示）或藉由改變Vx之電壓而使Ccorr之有效值可程式化。 圖5 §兒明具有圖4之誤差修正電路之ADC的一例示性實施 例。ADC 500之元件類似於圖1之ADC 100的，然而，取樣 112038-990203.doc 保持電路120與比較器π〇之間包括增益誤差修正電路 430。 藉由本文揭示之結構之組態，本文所描述之系統及方法 提供在一 ADC中修正增益誤差之方法。同樣的’可消除對 增ϋ誤差修正之需要。 提供對所揭示之實施例之先前描述以使任何熟習此項技 術者製作或使用本揭示案。對該等實施例之各種修正對於 熟習此項技術者將為顯而易見的，且本文中界定之一般原 理可應用於其它實施例而不脫離本揭示案之精神或範疇。 因此，本揭示案不欲限於本文中所示之實施例，而應與以 下申明專利範圍所界定之原理及新奇特徵之最廣範疇相一 致。 【圖式簡單說明】 圖1為先前技術之一例示性漸近暫存器adc(sar_adc) 的總圖； 圖2為說明先前技術之—SAR_ADC之例示性操作的圖； 圖3為描繪由先前技術之一 SAR_ADC引a之例示性偏移 誤差及增益誤差的圖； 国 ·圖， 圖4為說明一增益誤差修正電路之—例示性實 施例的 圖5為說明一具有圖4之增益誤差修正步 一 3皿次左U正電路之ADC的一例 示性實施例的圖。 【主要元件符號說明】
100 SAR-ADC 112038-990203.doc 1330468 110 120 130 140 150 151 152 160 161 162 163 170 420 422 425 430 435 440 445 500 輸入多工器 取樣保持電路 比較器 鎖存器 數位介面 選擇訊號 保持訊號 漸近暫存器 比較訊號 比較器時脈 鎖存時脈
數位至類比轉換器（DAC) 取樣保持電路 取樣保持開關 取樣保持電容器 增益誤差修正電路 修正電容器 第一開關 第二開關 ADC Ι 12038-990203.doc -ΙΟ

Claims (1)

1330468 ¥97273 年月日修正本 十、申請專利範圍： 1.—種與一類比至數位轉換器（ADC)一同使用之增益誤差 修正電路，其包含： 一第一開關； 平行排列且耦接至該第一開關的一第二開關及一修正 電容器，該第二開關亦耦接至接地且該修正電容器亦耦 接至一參考電壓； 其中該第一開關被安排在該ADC之一保持模式期間作 動，而該第二開關經排列以在該ADC之一取樣期間作 動。 丨.一種類比至數位轉換器（ADC)，其包含： 一取樣保持電路； 一耦接至該取樣保持電路之比較器；及 一輕接至該取樣保持電路及該比較器之增益誤差修正 電路’該增益誤差修正電路包含 一第一開關； 平行排列且耦接至該第一開關的一第二開關及—佟 正電容器’該第二開關亦耦接至接地且該修正電容器 亦耦接至一參考電壓； 其中該第一開關被安排在該ADC之一保持模式期間 作動，而該第二開關經排列以在該ADC之一取樣期間 作動。 112038-990203.doc
TW095121414A 2005-06-16 2006-06-15 Gain error correction in an analog-to-digital converter TWI330468B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US69196405P 2005-06-16 2005-06-16
US11/217,155 US7106229B1 (en) 2005-06-16 2005-08-31 Gain error correction in an analog-to-digital converter

Publications (2)

Publication Number Publication Date
TW200713840A TW200713840A (en) 2007-04-01
TWI330468B true TWI330468B (en) 2010-09-11

Family

ID=36930307

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095121414A TWI330468B (en) 2005-06-16 2006-06-15 Gain error correction in an analog-to-digital converter

Country Status (6)

Country Link
US (1) US7106229B1 (zh)
EP (1) EP1891738B1 (zh)
JP (1) JP4755249B2 (zh)
KR (1) KR100955432B1 (zh)
TW (1) TWI330468B (zh)
WO (1) WO2006138204A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8059021B2 (en) * 2009-12-18 2011-11-15 Advantest Corporation Digital-analog converting apparatus and test apparatus
JP5545098B2 (ja) * 2010-07-29 2014-07-09 富士通株式会社 Ａｄ変換装置
KR101368244B1 (ko) * 2011-12-30 2014-02-28 주식회사 실리콘웍스 유기발광다이오드 표시장치의 문턱전압 센싱 회로
US9224499B2 (en) * 2014-02-07 2015-12-29 Infineon Technologies Ag Pre-charge sample-and-hold circuit and method for pre-charging a sample-and-hold circuit

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5012247A (en) * 1988-11-21 1991-04-30 Hewlett-Packard Company Switched-capacitor analog-to-digital converter with autocalibration
US5134401A (en) * 1991-03-12 1992-07-28 Analog Device, Inc. Delta sigma modulator having programmable gain/attenuation
JPH0786947A (ja) * 1993-09-09 1995-03-31 Hitachi Ltd Ａ／ｄ変換器
EP0757861B1 (en) * 1994-04-29 1998-12-30 Analog Devices, Inc. Charge redistribution analog-to-digital converter with system calibration
US6476751B1 (en) * 2000-03-29 2002-11-05 Photobit Corporation Low voltage analog-to-digital converters with internal reference voltage and offset
US6433712B1 (en) * 2001-07-25 2002-08-13 Texas Instruments Incorporated Offset error compensation of input signals in analog-to-digital converter
US20030063026A1 (en) * 2001-09-28 2003-04-03 Stmicroelectronics Pvt. Ltd. Switched-capacitor based charge redistribution successive approximation analog to digital converter (ADC)
US7450665B2 (en) * 2003-12-09 2008-11-11 Freescale Semiconductor, Inc. Method and apparatus to implement DC offset correction in a sigma delta converter
KR100565799B1 (ko) * 2003-12-22 2006-03-29 삼성전자주식회사 일체화된 ＦＢＡＲ 및 Ｉｓｏｌａｔｉｏｎ부를 사용하여제조된 듀플렉서 및 그 제조 방법

Also Published As

Publication number Publication date
JP2008544648A (ja) 2008-12-04
TW200713840A (en) 2007-04-01
EP1891738A1 (en) 2008-02-27
US7106229B1 (en) 2006-09-12
KR20080026180A (ko) 2008-03-24
EP1891738B1 (en) 2012-05-16
KR100955432B1 (ko) 2010-05-04
JP4755249B2 (ja) 2011-08-24
WO2006138204A1 (en) 2006-12-28

Similar Documents

Publication Publication Date Title
JP4629774B2 (ja) アナログデジタル変換器における利得誤差補正
TWI352509B (en) Double-sampled, time-interleaved analog to digital
CN106877866B (zh) 用于模数转换器的微处理器辅助校准
Fateh et al. A reconfigurable 5-to-14 bit SAR ADC for battery-powered medical instrumentation
Cheong et al. A 400-nW 19.5-fJ/Conversion-Step 8-ENOB 80-kS/s SAR ADC in 0.18-$\mu\hbox {m} $ CMOS
US7170439B1 (en) Self-calibration circuit for capacitance mismatch
US8786484B2 (en) Analogue to digital converter, an integrated circuit and medical device
JP2014514855A (ja) 自己タイミング型デジタル／アナログ変換器
CN101228696A (zh) 模数转换器中的增益误差校正
TWI330468B (en) Gain error correction in an analog-to-digital converter
KR101680080B1 (ko) 채널 간 오프셋 부정합을 최소화하는 시간 인터리빙 구조의 파이프라인 sar adc
US20200228129A1 (en) Analog-to-digital converter device
EP2401814A1 (en) Capacitive voltage divider
Chen et al. A low-power dynamic comparator with digital calibration for reduced offset mismatch
Kung et al. A low energy consumption 10-bit 100kS/s SAR ADC with timing control adaptive window
KR101927101B1 (ko) 축차 비교형 아날로그-디지털 변환기 및 이를 포함하는 cmos 이미지 센서
CN116318161B (zh) 用于图像传感器的多步式单斜模数转换电路及控制方法
Fan et al. A 3-8bit Reconfigurable Hybrid ADC Architecture with Successive-approximation and Single-slope Stages for Computing in Memory
US10826511B1 (en) Pipeline analog-to-digital converter
JP2008182333A (ja) 自己補正型アナログデジタル変換器
Zhao Implementation of High Speed SAR ADC with Proposed Efficient DAC Architecture
Cao et al. A proved dither-injection method for memory effect in double sampling pipelined ADC
Makara et al. A low-power 10-bit 6.66 MS/s CMOS SAR ADC with built-in digital calibration dedicated to Wireless Sensor Networks applications
Muratore A Study of Successive Approximation Register ADC Architectures
JP2008147843A (ja) 自己補正型アナログデジタル変換器

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees