TWI325744B - Electronic devices integrated on a single substrate and method for fabricating the same - Google Patents
Electronic devices integrated on a single substrate and method for fabricating the same Download PDFInfo
- Publication number
- TWI325744B TWI325744B TW095131534A TW95131534A TWI325744B TW I325744 B TWI325744 B TW I325744B TW 095131534 A TW095131534 A TW 095131534A TW 95131534 A TW95131534 A TW 95131534A TW I325744 B TWI325744 B TW I325744B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- substrate
- resistor
- capacitor
- electrode
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims description 129
- 238000000034 method Methods 0.000 title claims description 45
- 239000010410 layer Substances 0.000 claims description 334
- 239000003990 capacitor Substances 0.000 claims description 93
- 239000010409 thin film Substances 0.000 claims description 66
- 239000010408 film Substances 0.000 claims description 37
- 239000004065 semiconductor Substances 0.000 claims description 36
- 238000004519 manufacturing process Methods 0.000 claims description 21
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 239000011368 organic material Substances 0.000 claims description 6
- 210000004508 polar body Anatomy 0.000 claims description 6
- 239000013078 crystal Substances 0.000 claims description 4
- 230000010354 integration Effects 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 238000007654 immersion Methods 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims 2
- 238000009413 insulation Methods 0.000 claims 2
- 206010011224 Cough Diseases 0.000 claims 1
- 235000014676 Phragmites communis Nutrition 0.000 claims 1
- 239000012792 core layer Substances 0.000 claims 1
- 230000005923 long-lasting effect Effects 0.000 claims 1
- 230000037452 priming Effects 0.000 claims 1
- 239000000463 material Substances 0.000 description 19
- 239000004020 conductor Substances 0.000 description 10
- 230000005611 electricity Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 239000004793 Polystyrene Substances 0.000 description 2
- 229920000620 organic polymer Polymers 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- 229920002223 polystyrene Polymers 0.000 description 2
- 239000002689 soil Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 206010011469 Crying Diseases 0.000 description 1
- 241000220259 Raphanus Species 0.000 description 1
- 235000006140 Raphanus sativus var sativus Nutrition 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 210000004556 brain Anatomy 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
- Semiconductor Memories (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
1325744 P51950079TW 21346twf.doc/e 九、發明說明： 【發明所屬之技術領域】 本發明是有關於-種整合在單—基板上之電子元件 及其製造方法，且特別是有關於—種利用印刷製程 (printing process)以在單一基板上形成多種電子元件的方 法及其所製成的結構。 【先前技術】 軟性、有機或可印製電子產品的製作方法中，都是依 :產品應时別進行該產品中各電子元件的設計與開發。 製造顯示ϋ的公司或單位，大多只會針對顯示 :的..且成電子兀件(例如電晶體、電容轉)作設計。 =憶體^的公司或單位，也都只會針對記憶體元_ 的作，的優點是單一電子元件的性能可能 又 旦疋右疋要將這些不同的電子元件整合在一 ㈣不但需錢铜與精力研究整合的可能性，而且-旦 傳二就必須重新研究整合的可能性。因此τ 序也將會變得較為_。 U乍的私 【發明内容】 元件ΐϊΓί目岐提供—雜合在單—基板上之電子 件能夠整以簡化製作流程並且使得多種電子元 造方：發:提：-種整合在單-基板上之電子元件的萝 ’其百先提供—基板。接著在基板上形成至少2 5 1325744 P51950079TW 2l346twf.doc/e 件，其中所述之至少二元件是選自薄膜電晶體 、記憶體、 一極體、電容器、電阻器以及電感，其中所述之至少二元 件是由多層膜層所構成，且各臈層是同時形成在基板上， 而且這些膜層至少有一層是由一印刷製程所形成。 在本發明之一實施例中，上述之基板是一可撓式 (flexible)基板。 在本發明之-實施例中，上述之基板之材質是有機 質。
在本發明之-實施例中，上述之膜層至少有一層是有 機材質。 在本發明之-實施例中，在形成這麵層之前，更包 括先在基板之表©形成-平坦層(s_h la㈣。在一實施 例中，此平坦層是以印刷製程所形成。 在本發明之-實闕巾，麵彡成至少二元件之後，更
^括在至少二元件上形成-内連線結構(interconnect ^cture)。在—實施财，此内連線結構是如卩刷製程所 在本發明之一實施例中，上 電晶體、記憶體、二極體、電容二兀件包括聋 其形成步驟包括:在基板上形::第電=以及電感， 包括薄膜電晶體之閘極、記一；案化導電層， 特基(Sch〇ttky)電極、電容器之^二極體々 及電感之兩電極圖案；在記憶體^⑨之接觸相 層;在基板之上方形成一圖案電極上形成-立 化也緣層’其包括薄膜1 6 1325744 P51950079TW 21346twf.doc/e 體之閘極絕緣層、電容器之電容介電層以及電阻器之絕緣 層；在圖案化絕緣層上形成一圖案化半導體層，^包^薄 膜電aa體之通道層、二極體之主動層、電阻器之第一電阻 層；以?在®餘半導體層上形化導電層， 其包括薄膜電晶體之源極與沒極、記憶體之第二電極一 極體之歐姆接觸層、電容器之上電極、電阻器:第二電^
f本發明之-實施例中，上述之至少二元件包括薄膜 電曰曰體、錢體、二極體、電容器、電阻器以及電感，且 其形成步驟包括··在基板上形成—第m導並 包括薄膜電晶體之源極魏極、記憶體之第—電n 體之肖特基電極、電容器之下電極、電: 電感之:電極圖案;在記憶體之第-電極上形 層，在基板之上方形成-_化半導體層 晶體之通道層 '二極體之主動層、電阻 j賴電
在f化半導體層上形成1案化絕心，電 晶體之閘極絕緣層、電容器之電容介電，以itf膜電 緣層；以及在_化絕緣層上形成―第二 盗之絕 其包括薄膜電晶體之閘極、記 —圖案化導電層’ 歐姆接觸層、電容器之上電極:電阻器:J極電^體之 在本發明之-實施例中，上述之至少；::層。 電晶體、二極體、電容器、雷p日。。、夕一兀件包括薄膜 驟包括：在基板上形成-第電感，且形其成步 電晶體之閘極 '二極體之肖特基電極U器==膜 P51950079TW 21346twf.doc/e 電/1 且器之接觸端以及電咸 成-圖案化嗯緣声，電圖案；在基板之上方形 容器之電容介電i以及ί膜電晶體之閘極絕緣層'電 上形成一圖案阻益之絕緣層;在圖案化絕緣層 二極體之主動層、二ϊ =電晶體之通道層、 導體層上形成一第_圖5;:電阻層；以及在圖案化半 源極與沒極二4電層’其包括薄膜電晶體之 阻器之第二電_。接觸層、電容器之上電極、電 體以述之至少二元件包括記憶 圖案化導電成^包括：在基板上形成一第一 特基電極，·在記憶之第—電極以及二極體之宵 上方形# ^ "之第一電極上形成一主動層；在基板 及i闰安Θ案化半導體層，其包括二極體之主動声·以 ，在圖案化半導體層上形成一第二圖案化導電芦動 心It體之第二電極、二極體之_接^層。θ /、匕 體以，上述之至少二元件包括記憶 圖案化導靜成步驟包括：在基板上形成一第-n ί己憶體之第—電極以及電容器u 方Li，之第一電極上形成—主動層；在基板之上 及/网安圖案化絕緣層，其包括電容器之電容介電層.以 憶體之第二電極以及電容器之上=化導電層其包括記 件if明另外提出一種整合在單一基板上的電子元 一包括—基板以及配置於基板上的至少二元件。特別 1325744 P51950079TW 21346twfd〇c/e 疋’此至少二疋件是選自薄膜 電容器、電阻哭拉一極體、 所構成。°。及電感，且此至少二元件是由多層膜層 板。在本發明之巾，上叙基板是—可撓式基 質。在本發明之-實_巾，上敎基板之㈣是有機材 機材^本發明之I,巾，上述謂層至対—層是有 在本發明之-實施例巾，此整合在單—基板上之 辑更包括-平坦層，配置於基板與至少二元件之間。子 在本發明之—實施例巾，此整合在單—基板上之電子 70更包括-内連線結構，配置於上述至少二元件上方。 雷曰^本發明之一實施例中，上述之至少二元件包括薄膜 =體、記憶體、二極體、電容器、電阻器以及電感，而 構成這些兀件之膜廣包括：—第-圖案化導電層，位於 基板上，其包括薄膜電晶體之閘極、記憶體之第一電極、 了極體之肖特基電極、電容器之下電極、電阻器之接觸端 以及電感之兩電極圖案；一主動層，位於記憶體之第一電 極上；一圖案化絕緣層，位於基板之上方，其包括薄膜電 晶體之閘極絕緣層、電容器之電容介電層以及電阻器之絕 緣層；一圖案化半導體層，位於圖案化絕緣層上，其包括 溥膜電晶體之通道層、一極體之主動層、電阻5|之第一電 阻層；以及一第二圖案化導電層，位於圖案化半導體層上， 9 P51950079TW 21346twf.doc/e P51950079TW 21346twf.doc/e 、記憶體之第二電極、二 電極、電阻器之第二電阻 其包括薄膜電晶體之源極與及極 極體之歐姆接觸層、電容器之上 層0 在本發明之-實施例中，上述之至少 S體件極體、電容器、電阻器以== ，成疋件之膜層包括··-第—圖案化導電層， 極= = 之源極與及極、記憶體之第-‘極、二 ί 電容器之下電極、電阻器之接觸端以 電感之兩電極圖案…主動層，位於記憶體之第 ^，-圖案化半導體層，位於基板之 】 晶體之通道層、二極體之主動層、電；= 寻膜電 =圖案化躲層，位於_化轉體層上，=雷 =之閘極絕緣層、電容器之電容介電層以及 、=Γ二第二圖案化導電層，位於圖案化絕緣 2括薄膜電晶體之閘極、記憶體之第二電極、二:t —接觸層、電容器之上電極、電阻^ :體之 在本發明之一實施例中，「十、石电1且層。 電晶體、二極體、電容g心Γ 兀件包括薄膜 之膜層包以及電感’且構成元件 _ 0U伯 乐圖案化導電層，位於其鉍μ，杜 7電晶體之閉極、二極體之肖特基電極:電容器 緣Μ電阻益之接觸端以及電感之兩電極圖案；L電 電二’位於基板之上方，其包括薄膜唆、、邑 體層’位於圖案化絕緣層上，其包括_電晶體導 1325744 P51950079TW 21346twf.doc/e —桠體之主勁層'電阻器之第一電阻層；以 位於圖案化半導體層上，其包括薄膜電= 廣極與沒極'二極體之歐姆接觸層 阻器之第二電阻層。 谷盗之上電極、電 在本發明之-實施例中，上述之至少二元件包括 =及二極體’且構成元件之關包括：—第 導 上，其包括記憶體之第-電極以及 二動層上’其包括二極體之主動層; 括位於圖案化半導體層上，盆包 。已隐體之苐二電極以及二極體之歐姆接觸層。- 在本發明之一實施例中，上述之至少二二 電：及電容器，且構成元件之膜層包括:-第- ί荦：Ϊ 之;電Γ基板上，其包括記憶體之第一電極以及電容ΐ 以及一第_0^ ，、包括電容11之電容介電層； 4 一圖案化導電層，位於圖案 錢體之第二電極以及電容器之上電極。豪層上，其包括 上，使用印刷至㈣多種元件形成在單—基板 此種方法不但可以簡化製程步驟，而土 、子π件能夠順利的整合在單一基板上。1传多種 易懂為和其他目的、特徵和優點能更明顯 明如下。寺牛較佳貫知例’並配合所附圖式，作詳細說 1325744 P51950079TW 2l346twf.doc/e 【實施方式】 圖1A至圖ig為依照本發明一實施例所繪示的整合 在單一基板上之電子元件的製造流程剖面示意圖。首先， 凊參照圖1A，提供一基板1〇〇，基板1〇〇例如是一可撓式 基板，其材質例如是有機聚合物材料。當然，基板1〇〇也 可以是其他種適合用於作為電子元件的基板的材質。在一 . 實施例中，在基板1〇〇上形成各電子元件之前，更可以選 . 擇性的在基板之表面上形成一平坦層ιοί，以平坦基 • 板100之表面。此平坦層101之材質例如是有機聚合物材 料，而其形成方法例如是使用塗佈製程、印刷製程或是其 他適合的膜層形成製程。在本實施例中，較佳的使採用印 刷製程。 接著，在平坦層1〇1上形成一第一圖案化導電層102。 在本實施例中，是以於基板100上形成薄膜電晶體、記憶 體、二極體、電容器、電阻器以及電感為例以說明之，但 本發明不限必須於.基板100上形成上述之所有電子元件。 • 而在本實施例中，是於基板1㈨上形成薄膜電晶體、記憶 體一極體、電谷器、電阻态以及電感，因此基板1〇〇包 括有薄膜電晶體區T、記憶體區Μ、二極體區D、電容器 區C、電阻器區R以及電感區I。因而形成在平坦層 上的第-圖案化導電層102則包括了於形成於薄膜電晶體 區Τ中的閘極l〇2a、形成於記憶體區Μ中的第一電極 i〇2b、形成於二極體區D中的宵特基電極1〇2c、形成於電 容器區C中的下電極刪、形成於電阻器區r中的接觸 12 1325744 P51950079TW 21346twf.doc/e 端102e以及形成於電感區I中的兩電極i〇2f，i〇2g。在一 實施例中’更包括在平坦層101上形成—接點結構102h。 在此’形成第一圖案化導電層102之方法較佳的是採用印 刷製程。第一圖案化導電層102之材質例如是有機導電材 質。 接著，請參照圖1B’在記憶體區μ中的第一電極i〇2b 上形成主動層104。主動層1〇4之材質例如是聚苯乙烯 (polystyrene) ’或是其他適合作為記憶體元件之主動層材 料。在此，形成主動層104之方法較佳的是採用印刷製程。 之後’睛參照圖1C ’在基板100之上方形成一圖案 化絕緣層106，其包括了形成在薄膜電晶體區τ中的閘極 絕緣層106a、形成在電容器區c中的電容介電層106b以 及形成在電阻器區R中的絕緣層1〇6ce在一實施例中，圖 案化絕緣層106更包括絕緣圖案106e，用以隔離接點結構 102h以及記憶體區M中的組件。在此，形成圖案化絕緣 層106之方法較佳的是採用印刷製程。圖案化絕緣層106 之材質例如是有機絕緣材質。 請參照圖1D ’在圖案化絕緣層106上形成一圖案化 半導體層108 ’其包括形成在薄膜電晶體區τ中的通道層 108a、形成在二極體區〇中的主動層1〇8b以及形成在電 阻益區R中的第—電阻層108c。在此，形成圖案化半導體 層108之方法較佳的是採用印刷製程。圖案化半導體層108 之材質例如是有機半導體材質。 請參照圖1E，在圖案化半導體層108上形成一第二 13 1325744 P51950079TW 21346twf.doc/e 圖案化導電層11G ’其包括形成在薄膜電晶體T中的源極 110a與汲極ii〇b、形成在記憶體區Μ中的第二電極n〇c、 形成在二極體區D中的歐姆接觸層11〇d、形成在電容器區 C中的上電極uoe以及形成在電阻器區R中的第二電阻層 110f。特別值得一提的是，在電阻器區R中，可以僅形成 第一電阻層108c或第二電阻層i10f，也就是說，其可視 實際需要而形成一層或兩層的電阻層。在此，形成第二圖 案化導電層110之方法較佳的是採用印刷製程。第二圖案 化導電層110之材質例如是有機導電材質。而在圖1E之 步驟之後，已於基板100上完成薄膜電晶體、記憶體、二 極體、電容器、電阻器以及電感之製作。 接下來，可以在上述所形成之結構上形成内連線結 構，以使上述所形成之電子元件能電性連接至其他元件或 外部線路。請參照圖1F以及圖1G，此内連線結構116的 形成步驟包括先在基板100上方形成一介電層112，其例 如是有機介電層，其中介電層112中具有接觸窗開口 u'2a， 112b, 112c，112d，112e，112f，112g’其係分別暴露出薄膜電 晶體區T、記憶體區Μ、二極體區D、電容器區c與電阻 器區R中之元件的一部分。接著’在接觸窗開口 n2a, U2b， 112c，112d，112e，112f，112g内填入導電材料114，其材質 例如是有機導電材質’而形成接觸窗114a，114b，114(^ 114d，114e, 114f, 114g’並且可以同時定義出與接觸窗114\ 114b, 114c，114d，114e, 114f, 114g電性連接的導線結構(未 繪示出）。在此，本實施例之内連線結構僅繪示出一層介電 14 1325744 P51950079TW 21346twf.doc/e 層以及-層導電層為例以說明之，事實上，本實施例之内 連線結構亦可以是由多層結構所構成，也就是由多層的介 電層以及多層之導電層所組成。特別是，本實施例之内連 線結構116較佳的是採用印刷製程來形成。 而以上述之製程所形成的結構如圖所示其包括 基板100 ’位於基板100上的薄膜電晶體τ、記憶體M、 . —極體D、電容器C、電阻器R以及電感I，而且構成這 紅件之膜層包括：—第—®案化導電層102，位於基板 • 100上，其包括薄膜電晶體之閘極102a、記憶體之第-電 極102b、一極體之肖特基電極i〇2c、電容器之下電極 102d、電阻态之接觸端1〇2e以及電感之兩電極圖案 102f, l〇2g(如圖1A所標示）；一主動層，104位於記憶體之電極 102b上，一圖案化絕緣層1〇6，位於基板1〇〇之上方，其 包括薄膜電晶體之閘極絕緣層l〇6a、電容器之電容介電層 l〇6b以及電阻器之絕緣層1〇6c(如圖lc所標示）；一圖案 化半導體層108，位於圖案化絕緣層1〇6上，其包括薄膜 Φ 電晶體之通道層l〇8a、二極體之主動層l〇8b、電阻器之第 一電阻層108c(如圖1D所標示）；以及一第二圖案化導電 層110，位於圖案化半導體層1〇8上，其包括薄膜電晶體 之源極110a與汲極ll〇b、記憶體之第二電極u〇c、二極 體之歐姆接觸層110d、電容器之上電極11〇e、電阻器之第 二電阻層110f。在一實施例，更包括於上述各元件上方配 置内連線結構116。在另一實施例，更包括於基板1〇〇與 上述各元件之間形成平坦層101。 15 1325744 P51950079TW 21346twf.doc/e 在上述之實施例中，是以先形成圖案化絕緣層i〇6再 形成圖案化半導體層⑽為例以說明之，且所形成之薄膜 電晶體為底部閘極型(bottom gate)薄膜電晶體。本發明之另 二實施射’亦可以絲賴案化半導朗制^化絕緣 層，且所形成之薄膜電晶體為頂部閘極型㈣㈣薄膜電 晶體。詳細說明如下： 抑圖2A至圖2G為依照本發明另一實施例所繪示的整合
在單一基板上之電子元件的製造流程剖面示意圖。首先， 請參照圖2A ’提供-基板_。在基板⑽上形成各電子 凡件之前，更可以選擇性的在基板1〇〇之表面上形成一平 。基板100以及平坦们01之材質等相關說明與 先刖貫施例相似，在此不再贅述。 f著，在平坦層101上形成一第一圖案化導電層202。 =本實施例中，是以於基板細上形成薄膜電晶體、記憶 體、二極體、電容器、電阻器以及電感為例以說明之。因 此基板100包括有薄膜電晶體區T、記憶體區Μ、二極體
區D、電容器區C、電阻11區R以及電感區I。而形成在 =坦層101上的第一圖案化導電層2〇2則包括了於形成於 缚膜電晶體區Τ中的源極202a與沒極202b、形成於記憶 =區Μ中的第—電極2Q2e、形成於二極體區D中的肖特 土電極=02d、形成於電容器區c中的下電極2〇2e、形成 ^電阻益區R中的接觸端2〇2f以及形成於電感區I中的兩 土極202g，202h。在此，形成第一圖案化導電層2〇2之方 f較佳的是採用印刷製程。第-圖案化導電層2G2之材質 例如是有機導電材質。 不貝 1325744 P51950079TW 21346twf.doc/e 接著’請參照圖2B’在記憶體區M中的第一電極2〇2c 上形成主動層204。同樣的，主動層2〇4之材質例如是聚 笨乙烯(polystyrene) ’或是其他適合作為記憶體元件之主動 層材料。在此，形成主動層2〇4之方法較佳的是採用印刷 製程。
請參照圖2C，在基板10上方形成一圖案化半導體層 206，其包括形成在薄膜電晶體區τ中的通道層2〇如、形 成在二極體區D中的主動層2嶋以及形成在電阻器區R 中的第一電阻層206c。在此，形成圖案化半導體層1〇8之 方法較佳的是採用印刷餘。随化半導體層⑽之材質 例如是有機半導體材質。 、 之後’ Μ，照圖2D，在圖案化半導體層2〇6上形成 -圖案化絕緣層208，其包括了形成在薄膜電晶體區τ中 的閘極絕緣層2G8a、形成在電容器區c巾的電容介電声 2〇8b以及形成在電阻器區R中的絕緣層施。在ς 例中，圖案化絕緣層208更包括絕緣圖案腦，職，、用 各區域中的元件。在此’形成圖案化絕緣層208之 =較佳的是_印職程。圖編 如是有機材質。 <何負例 請參照圖2E，在圖案化半導體们〇8上形成 2^、化，=210’其包括形成在薄膜電晶體了中的閘極 ⑽、形成在記憶體區M中的第二電極2心 > 極體區D中的歐姆接觸層21〇c、时。 一 上電極2HM以及形成在電p ^ •谷态區C中的 ☆玖在電阻斋區R中的第二電阻層 1325744 P51950079TW 21346twf.doc/e 210e。特別值得一提的是，在電阻器區R中，可以僅形成 第一電阻層206c或第二電阻層210e，也就是說，其可視 實際需要而形成一層或兩層的電阻層。另外，還可選擇性 地於電感區I中形成與兩電極202g，202h電性連接的導電 圖案21〇f，210g。在此，形成第二圖案化導電層210之方 法較佳的是採用印刷製程。第二圖案化導電層210之材質 - 例如是有機導電材質。而在圖2E之步驟之後，已於基板 丨〇〇上完成薄膜電晶體、記憶體、二極體、電容器、電阻 _ 益以及電感之製作。 接下來，可以在上述所形成之結構上形成内連線結 構，以使上述所形成之電子元件能電性連接至其他元件或 外部線路。請參照圖2F以及圖2G，此内連線結構214的 形成步驟包括先在基板1〇〇上方形成一介電層211，其例 如是有機介電層’其中介電層211中具有接觸窗開口 2Ua， 211b’ 211c，211d，211e，其係暴露出記憶體區M、二極體 區D、電容器區C與電阻器區R中之元件的一部分。接著， • 在接觸窗開口 211a，21% 211c，211d，211e内填入導電材 料，其例如是有機導電材質，而形成接觸窗212a 212b， 212c，212d，212e，並且可以同時定義出導線結構2以 212g。在此，本實施例之内連線結構僅繪示出一層介電層 以及一層導電層為例以說明之，事實上，本實施例之内^ 線結構亦可以是由多層結構所構成，也就是由多層的介電 層以及多層之導電層所組成。另外，圖中所緣示的内連線 、’·。構ό又计僅為其中一實施例，但並非用以限定本發明。特 18 1325744 P51950079TW 21346twf.d〇c/e 別是，本實施例之内連線結構214較佳的是採用印刷製程 來形成。 以上述之製程所形成的結構如圖2g所示，其包括基 板1〇〇，位於基板1〇〇上的薄膜電晶體T、記憶體M、二 極體D、電容器c、電阻器R以及電感〗，而且構成這^ 元件之膜層包括一第一圖案化導電層2〇2，位在基板1〇〇 上，其包括薄膜電晶體之源極202a與沒極202b、記憶體 之第一電極202c、二極體之肖特基電極2〇2d、電容器之下 電極202e、電阻器之接觸端202f以及電感之兩電極圖案 202g，202h(如圖2A所標示）；一主動層2〇4，位於記憶體 之電極202c上；一圖案化半導體層206，位於基板1〇〇之 上方’其包括薄膜電晶體之通道層2〇6a '二極體之主動層 206b、電阻器之第一電阻層206c(如圖2C所標示）；一^ 案化絕緣層208，位於圖案化半導體層2〇6上，其包括薄 膜電晶體之閘極絕緣層208a、電容器之電容介電層2〇8b 以及電阻器之絕緣層208c(如圖2D所標示）；以及一第二 圖案化導電層210，位於圖案化絕緣層208上，其包括薄 膜電晶體之閘極2i0a、記憶體之第二電極2i〇b、二極體之 歐姆接觸層21〇c、電容器之上電極21〇d、電阻器之第二電 阻層210e(如圖2E所標示）。在一實施例，更包括於上述各 元件上方配置内連線結構214。在另一實施例，更包括於 基板100與上述各元件之間形成平坦層1〇1。 上述兩實施例都是於基板上形成薄膜電晶體、記憶 體、二極體、電容器、電阻器以及電感六個電子元件為例 19 1325744 P51950079TW 21346twf.doc/e 以說明之，但本發明不限於此，本發明亦可以在基板上彤 成六個以上或六個以下的電子元件’其係實際“ 需而選擇要整合在單一基板上電子元件種類與數目。
在一實施例中，是於基板100上形成薄膜電晶體、二 極體、電容器、電阻器以及電感五個電子元件，其相較於 先前實施例是少了記憶體元件的製作。因而在其製作方法 中，於圖1A至圖1G或者是圖2A至圖2F中，將去除了 記憶體區Μ以及於記憶體區M中的各元件的製作，二其 餘形成薄膜電晶體、二極體、電容器、電阻器以及電感各 膜層的製作皆與先前實施例所述相同或相似。 〜 在另-實施例中’是於基板1()()上形成記憶體以及二 極體兩兀件。也就是說，於圖1Α至圖1G戋者β圖2Α至 圖2F中’基板議上僅包括了記憶體區Μ以^二極體區 D，而少了薄膜電晶體、電容器、電阻器以及電感的势作。 同樣的’於基板100之記憶體區Μ以及二極體區D中形
成構成記鍾以及二極體的各膜層的製作與先前實施例所 述相同或相似。 在另-實施例中’是於基板1()()上形成記憶體以及電 容器兩元件。也就是說，於圖1Α至圖1(}或者是圖2八至 圖2F中，基板100上僅包括了記憶體區Μ以及電容器區 C’而少了薄膜電晶體、二極體、電阻器以及電感的製作。 同樣的’於基板1GG之記憶體區Μ以及電容器區c中形 成構成記憶體以及電容ϋ的各闕的製作與先前實施例所 i 20 1325744 P51950079TW 21346twf.doc/e 在本發明之各實施例中，可將至少兩種電子元件整合 在單一基板上’而且構成各電子元件的膜層至少有一層是 由印刷製程所形成，較佳的是構成各電子元件的膜層中越 多層是由印刷製程所形成，最佳的是，構成各電子元件的 所有膜層皆疋由印刷製程所形成。由於利用印刷製程來形 成構成電子元件的各膜層時，僅需要單一印刷步驟即可形 成具有特定圖案之膜層，因此相較於需搭配沈積製程、微
影與蝕刻製程而形成具有特定圖案之膜層而言可 多製程時間。 ° 另外，本發明直接將所需之電子元件-併形成在單一 2上’並且可以利用内連線結構跡電子元件之間作電 '一 ^之糾’因此本發明可以將多種電子元件整合在單 ^土板上，贿決傳統方料需將各電子元件分別 成之後再組合在-起時，所存在的整合不易等顥凡 —雖然本發明已喻佳實_揭露如上，然 用、
:艮$發明’任何熟習此技藝者’在不脫離本發二 範圍，，之巾請專利範_界定者^本發明之保護 【圖式fa纟早說明】 圖1A至圖1G是依照本發明—實 _ 在單-基板上之電子元件的製造流程· = 3示的整合 圖2A至圖2G是依照本發 =圖。 合在單-基板上之電子元件的製造流程的整 1325744 P51950079TW 21346twf.doc/e 【主要元件符號說明】 100 :基板 101 :平坦層 102, 110, 202, 210:圖案化導電層 102a, 210a:薄膜電晶體之閘極 102b, 202c :記憶體之電極 102c，202d :二極體之肖特基電極 102d, 202e:電容器之下電極 # 102e，202f:電阻器之接觸端 102f, 102g，202g, 202h:電感之兩電極圖案 104, 204 :主動層 106, 208 :圖案化絕緣層 "· 106a，208a :閘極絕緣層 ·. 106b，208b :電容介電層 106c，208c :絕緣層 - 106e, 208d，208e :絕緣圖案 ^ 108, 206 :圖案化半導體層 108a，206a :通道層 108b, 206b :主動層 108c, 206c :第一電阻層 110a, 110b, 202a，202b :薄膜電晶體之源極與汲極 110c, 210b :記憶體之第二電極 110d，210c:二極體之歐姆接觸層 110e, 210d :電容器之上電極 22 1325744 P51950079TW 21346twf.doc/e 110f，210e:電阻器之第二電阻層 112, 211 :介電層 112a, 112b, 112c, 112d, 112e, 112f, 112g, 211a, 211b, 211c，211d，211e :接觸窗開口 114, 212 :導電材料 114a, 114b, 114c, 114d, 114e, 114f, 114g, 212a, 212b, 212c，212d，212e :接觸窗 116,214 :内連線 212f, 212g :導線 T:薄膜電晶體區 Μ :記憶體區 D:二極體區 C:電容器區 R:電阻器區 I .電感區
23
Claims (1)
1325744 十、申請專利範園·· "〜3 1.-種整合在單—基板上 括： 子兀件的製造方法，包 提供一基板； 在該基板上形成至少二元件 薄膜電晶體、記憶體、二接體、二中該至少二元件包括 其中該至少二元件是由多麵層所構電阻“及電感， 形成在該基板上，而且該些膜 且各膜層是同時 (Prin如g pr〇cess)所形成，且 巧疋由一印刷製程 括·· 夕二元件的形成步驟包 薄膜极上形成—第—圖案化導電声，I 6 屬膜毛曰曰體之間極、該記憶體之^層其包括該 之肖特基電極、該電容器之下 “接、該二極體 端以及該電感之兩電極圖案；屯11該兒阻器之接觸 ，該記憶體之第1極均成 在該基板之上方形成—料化曰， _電晶體之閘極絕緣層、.該電容哭二其包括該 及該電阻器之絕緣層； D。之電谷介電，以 在該圖案化絕緣層上形成 包括該薄膜電晶體之通道層、該體層，其 電阻器之第1阻層；以及〜極肢之主動層、該 在該圖案化半導體芦 ^ 層，其包括該薄膜㈣^；Λ 二圖案化導電 第二電極、該與沒極、該記憶體之 以―粗歐姆接觸層、該電容器之上電 24 極、該電陴器之第二電阻層。 + 2·如申請專利範圍第1項所述人一 毛子元件的製造方法， I。在早基板上之 板。 /、甲孩基板疋一可撓式(flexible)基 3·如申請專利範圍第1項所述效人 電子元件的製造方法，η在早—基板上之 4-如申請專利範圍第有機材質。 電子元件的製造方法，在單-基板上之 質。 /、中該些肤層至少有一層是有機材 電子===圍Ur述之整合在單-基板上之 先在該基板之表面形成—平坦層(_她如）。 ^申請專職㈣5項所述之整合在單— 圍弟1項所述之整合在單-基板上之 =件的製造方法，其中在形成該至少二 ： 包括在该至少二元件上形成一 交吏 st_叫。 #戍内連線結構(intei.COnnect 8=申請專利範圍第7項所述之整合在單—基 =:件㈣造方法，其中_連線结構是以印刷製程所 包 括 9·種整合在早-基板上之電子元件的製造方法， 提供一基板； 1325744 99-3-23 “在該基板上形成至少二元件， 薄膜電晶體、記憶體、二極體、兩六。。5二 >'二元件包括 其㈣至少二TG件是由多層膜 思，咨以及電感， 形成在該基板上，而且該些暝層八 各膜層是同時 (priming process)所形成，且、曰刀，疋由一印刷製程 括： μ〉、二轉的形成步驟包 在該基板上形成一第_ 薄=，源極與没極、：⑵二括該 之接觸端以及該電感之兩電極圖宰；毛拖、該電阻器 在該記憶體之第H形成— 在該基板之上方形成一圖宰化半導， 該薄膜電晶體之通道層、該圣主=，其包括 器之第-電阻層； —極⑯t動層、該電阻 在該圖案化半導體層 包括該薄膜雨a<0# 夕 θ木化絕緣層，其 電層以及絕緣層、該電容器之電容介 久。茨电阻态之絕緣層；以及 居，=圖案化絕緣層上形成一第二圖荦 ‘、該薄膜電晶體之閘極、該記憶體之第 °Λ—極體之歐姆接觸層、該電容哭 電 電随器之第二電_。s该電〜之上電極、該 包括10· 1整合在單—基板上之電子元件的製造方法， 提供—基板； 26 99-3-23 薄基板上形成至少二元件，且中哕至+ 一此心 ，電晶體、二極體 :、^至少K牛包括 ，二元件是由多層膜層二成：以及電感’其中該 咳麵上，而心心Γ 各膜層是同時形成在 Pr〇Cess>^M ^ ^(printing 在言ί基板二ΤΓ成步驟包括： 鲁 薄膜電晶體之間極其包括該 。之下電極、該電阻器之接 >。亥電容 圖案，· 。（接觸、以及该電感之兩電極 薄腔Ϊ該基板之上方形成—圖案化絕緣層，发〜 另、電晶體之閘極絕緣層义叫該 及言亥電阻器之絕緣層；咨之電容介電層以 在該圖案化絕緣層上形成 J括該薄膜電晶體之通道層；^體層’其 電_，第-電阻層，j該一極體之主動層、該 層，^化半導體層上形成一第二圖 欧姆接亥薄膜電晶體之源極與沒極、該=導電 阻層接觸層、該電容器之上電極、該電阻器=發2 2基:整合在單-基板上的電子元件，包括： '^少-—/Λ. 括薄俨〜—兀件’配置於該基板上 *丄 電晶體、記情體、—艿：上，其中該至少二心4 践’而訪^丨、- —極體、電容哭、步Kn。件包 件之膜^ > —兀件是由多層膜層戶斤;^ Γ电4以及電 〈螟層包括： 斤構成，且構戍 27 99-3-23 —第〜圖案^ 薄f電晶體之他位於該基板上，其包括該 :肖特基電極 二己'“之第-電極、該二極體 ^以及該電感史下電極、該電阻器之接觸 -主動層电柽圖案’· -圖案化、镑绘於該记憶體之第-電極上； ，模電晶體立於該基板之上方，其包括該 及該電阻器之％緣居巴、、彖層、該電容器之電容介電層以 β —圖案化半導；β 包括該薄膜電曰曰曰:體層’位於該圖案化絕緣層上，其 電阻器之第—^如之通道層、該二極體之主動層、^亥 电I且層；以及 —第二圖案化道 上，其包括_ 位於該圖案化半導體層 第二電極、誃丄、I、晶體之源極與汲極、該記憶體之 極、該電阻"器二>!體之歐姆接觸層、該電容器之上電 1 , 弟—~電阻層。 之電子元件第11項所述之整合在單-基板上 /、甲D亥基板是一可撓式基板。 之币·申清專利範圍第11項所述之整人在單^ , 之電子元件，直正口在早—基板上 之電子=請專鄉_11顯狀整合在單—基板上 Θ凡件’其中該些膜層至少有—層是有機材質。反上 之帝5·如申請專鄕圍第11項所述之整合在單-基板上 元ί之^件’更包括—平坦層，配置於該基板與該至少二 I6.如申請專利範圍第11項所述之整合在單—基板上 28 1325744 99-3-23 之電子元件，更包括一内連線結構，配置於該至少二元件 上方。 17. —種整合在單一基板上的電子元件，包括： 一基板； 至少二元件，配置於該基板上，其中該至少二元件包 括薄膜電晶體、記憶體、二極體、電容器、電阻器以及電 感，而該至少二元件是由多層膜層所構成，且構成該些元 件之膜層包括： 一第一圖案化導電層，位在該基板上，其包括該 薄膜電晶體之源極與汲極、該記憶體之第一電極、該 二極體之肖特基電極、該電容器之下電極、該電阻器 之接觸端以及該電感之兩電極圖案； 一主動層，位於該記憶體之第一電極上； 一圖案化半導體層，位於該基板之上方，其包括 該薄膜電晶體之通道層、該二極體之主動層、該電阻 器之第一電阻層； 一圖案化絕緣層，位於該圖案化半導體層上，其 包括該薄膜電晶體之閘極絕緣層、該電容器之電容介 電層以及該電阻器之絕緣層；以及 一第二圖案化導電層，位於該圖案化絕緣層上， 其包括該薄膜電晶體之閘極、該記憶體之第二電極、 該二極體之歐姆接觸層、該電容器之上電極、該電阻 器之第二電阻層。 18. —種整合在單一基板上的電子元件，包括： 一基板； 29 1325744 99-3-23 至少二元件，配置於該基板上，其中該至少二元件包 括薄膜電晶體、二極體、電容器、電阻器以及電感，而該 至少二元件是由多層膜層所構成，且構成該些元件之膜層 包括： 一第一圖案化導電層，位於該基板上，其包括該 薄膜電晶體之閘極、該二極體之肖特基電極、該電容 器之下電極、該電阻器之接觸端以及該電感之兩電極 圖案； 一圖案化絕緣層，位於該基板之上方，其包括該 薄膜電晶體之閘極絕緣層、該電容器之電容介電層以 及該電阻器之絕緣層； 一圖案化半導體層，位於該圖案化絕緣層上，其 包括該薄膜電晶體之通道層、該二極體之主動層、該 電阻器之第一電阻層；以及 一第二圖案化導電層，位於該圖案化半導體層 上’其包括該薄膜電晶體之源極與没極、該二極體之 歐姆接觸層、該電容器之上電極、該電阻器之第二電 阻層。 ·. 30
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW095131534A TWI325744B (en) | 2006-08-28 | 2006-08-28 | Electronic devices integrated on a single substrate and method for fabricating the same |
| US11/608,846 US7781270B2 (en) | 2006-08-28 | 2006-12-11 | Method for fabricating electronic devices integrated on a single substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW095131534A TWI325744B (en) | 2006-08-28 | 2006-08-28 | Electronic devices integrated on a single substrate and method for fabricating the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200812458A TW200812458A (en) | 2008-03-01 |
| TWI325744B true TWI325744B (en) | 2010-06-01 |
Family
ID=39112523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW095131534A TWI325744B (en) | 2006-08-28 | 2006-08-28 | Electronic devices integrated on a single substrate and method for fabricating the same |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7781270B2 (zh) |
| TW (1) | TWI325744B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7868388B2 (en) * | 2007-01-31 | 2011-01-11 | Sandisk 3D Llc | Embedded memory in a CMOS circuit and methods of forming the same |
| US7888200B2 (en) | 2007-01-31 | 2011-02-15 | Sandisk 3D Llc | Embedded memory in a CMOS circuit and methods of forming the same |
| US7863706B2 (en) * | 2007-06-28 | 2011-01-04 | Stats Chippac Ltd. | Circuit system with circuit element |
| US8274777B2 (en) | 2008-04-08 | 2012-09-25 | Micron Technology, Inc. | High aspect ratio openings |
| KR101036744B1 (ko) * | 2009-01-29 | 2011-05-24 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 제조 방법 |
| US8445353B1 (en) * | 2009-09-29 | 2013-05-21 | National Semiconductor Corporation | Method for integrating MIM capacitor and thin film resistor in modular two layer metal process and corresponding device |
| KR20150119746A (ko) * | 2014-04-16 | 2015-10-26 | 에스케이하이닉스 주식회사 | 반도체 장치, 레지스터 및 그 제조 방법 |
| TWI581436B (zh) * | 2014-06-16 | 2017-05-01 | 元太科技工業股份有限公司 | 基板結構及其製作方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6697694B2 (en) * | 1998-08-26 | 2004-02-24 | Electronic Materials, L.L.C. | Apparatus and method for creating flexible circuits |
| US20030151118A1 (en) * | 2002-02-14 | 2003-08-14 | 3M Innovative Properties Company | Aperture masks for circuit fabrication |
| US7687327B2 (en) * | 2005-07-08 | 2010-03-30 | Kovio, Inc, | Methods for manufacturing RFID tags and structures formed therefrom |
-
2006
- 2006-08-28 TW TW095131534A patent/TWI325744B/zh not_active IP Right Cessation
- 2006-12-11 US US11/608,846 patent/US7781270B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TW200812458A (en) | 2008-03-01 |
| US7781270B2 (en) | 2010-08-24 |
| US20080048188A1 (en) | 2008-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI325744B (en) | Electronic devices integrated on a single substrate and method for fabricating the same | |
| CN103985702B (zh) | 电容器结构 | |
| TW470982B (en) | Multilayer electronic device and method for producing same | |
| CN101896985B (zh) | 薄膜叠层电容器的制造方法 | |
| TWI345874B (en) | Band pass filter | |
| CN102176456B (zh) | 双端纳米管器件和系统及其制作方法 | |
| US8258909B2 (en) | Foldable polymer-based coil structure and method for fabricating the same | |
| TWI250615B (en) | Metal-over-metal devices and the method for manufacturing same | |
| JP4098343B2 (ja) | 熱電デバイスの製造方法およびそのような方法によって得られた熱電デバイス | |
| JP2004031936A (ja) | 集積回路 | |
| TW201044553A (en) | Capacitor and metal-oxide-metal capacitor | |
| KR101376896B1 (ko) | 플렉시블 반도체장치의 제조방법 및 플렉시블 반도체장치 | |
| TWI275183B (en) | Structure of thin film transistor array and method for making the same | |
| JP2004063667A5 (zh) | ||
| TW201133709A (en) | Method of manufacturing electronic component | |
| JP2004165559A5 (zh) | ||
| TWI334630B (en) | Semiconductor device and method for fabricating the same | |
| TW200826278A (en) | Capacitor structure for integrated circuit | |
| TW200528887A (en) | Pixel structure and fabricating method thereof | |
| TWI329328B (en) | Method of manufacturing multilayer capacitor and multilayer capacitor | |
| TW201223117A (en) | Vibration-powered generation element and vibration-powered generator comprising the same | |
| JPS63266809A (ja) | 集積薄膜コンデンサ | |
| TW200835422A (en) | Pattern film, method of manufacturing the pattern film, and printed circuit board and semiconductor package having the pattern film | |
| JP2009253279A (ja) | 素子相互接続体 | |
| US7732895B2 (en) | Semiconductor device including triple-stacked structures having the same structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |