TWI325631B - Nonvolatile memory cell and memory system - Google Patents

Description

1325631 九、發明說明： 【發明所屬之技術領域】 • 本發明係有關於一種非揮發（nonvolatile )記憶體， . 特別是有關於多埠電阻型式記憶單元（memory cell )、 具有多埠的電阻型式記憶體陣列、以及使用相同技術背 景的系統。 【先前技術】 φ 電阻型式記憶體的邏輯”0”和邏輯”1”狀態是由記憶 體的電阻差異所決定，而非傳統上由儲存在電容之電荷 所決定。目前，有幾種已知的電阻型式記憶體：例如， • 磁阻式隨機存取記憶體（magnetoresistive random access - memory’ MRAM)以及相變隨機存取記憶體（phase change random access memory，PRAM )。近來，由奈米管 (nanotube )組成的記憶單元也提供電阻型式記憶體。磁 阻式隨機存取記憶體係一種使用磁力的非揮發記憶體， • 而不是使用儲存在電容之電荷來儲存資料（例如：動態 隨機存取記憶體（dynamic random access memory， DRAM )與鐵電隨機存取記憶體（ferroelectric random access memory，FRAM )皆為電容型式記憶體）。傳統 磁阻式隨機存取記憶體單元已由發明人Jhon Jhy Liaw揭 露於美國專利第 10/907,977 號“Magnetic Random Access Memory Device”，在此合併以作為參考。 傳統電阻式記憶單元有幾個限制。其中一個限制為 0503-A32318TWF/NikeyChen 5 從記憶單元讀出資料的速度。現今，邏輯電路操作在千 兆赫的頻率範圍。然而’傳統電阻式記憶單元it件受限 度非常慢，導致邏輯電路與記憶體之間有明顯 益2距。υ為邏輯電路所支援的電阻式記憶體元件 7 kf足夠快的資料及指令，以導致邏輯電路得到次 :的=:因此’結果造成電阻式記憶體元件有瓶頸存 系絲^I是在單一晶片上整合記憶體與邏輯電路系統的 :正5晶片（System⑽Chip，SOC)設計。因而希望 能改善電阻式記憶體元件存取資料的速度。 【發明内容】 有#於此’本發明提供—種電阻型式記憶單元 以改善多埠讀出存取。在一實施例中， 包括安排辑_的魏電阻型式㈣單元Γι中 =： 各電阻型式記憶單元具有一對”述 第二瑝。μ、+、々姑 碎以及—對應的

a帛—埠能夠讀出存取以及寫人存取至對 應的上述電阻型式記憶單元。上 ^ 取至對應的上述電阻型式7^ ^夠頃出存 义电/丑型式，己憶早兀。以及上述記 二，與另-項出存取同時發生讀出或是寫人存取。"在 施Γ令，電阻型式記憶單元係為磁阻式隨機存取 二阻型式記憶單元也可以為相變隨機存取 ^體、由奈h組成的記憶單元，諸如此類。 在另-實施例中，一種非揮發記 電阻型式記億元件，具有—電極層；複數電晶體括上: 0503-A32318TWF/NikeyChe} 6 1325631 各電晶體具有—閘極節點耦接至上述電極層；以及一參 考電^體，包括一汲極節點以及一源極節點，其中上述 汲極痛與上述源極節點之一者被耦接至上述電極層。

上述各電晶體提供—對應的埠，用以從非揮發記憶 讀出資料。 I 在又一實施例中，一種非揮發記憶單元，包括一電 阻型式記憶元件’具有一第一電極導體、一第二電極； 體三以及一阻抗記憶裝置位於上述第一電極導體以及上 述第二電極導體之間。一第一導線，電性耦接至上述第 -電極導體；一第一以及第二電晶體，各包括一閘極節 點以及一源極節點以及一汲極節點，其中上述各電晶體 的閘極痛點被電性耦接至上述第二電極導體。上述非揮 發圮憶單元更包括一第二以及第三導線，其中上述第二 導線被電性連接至上述第一電晶體的源極節點與汲極& 點之一者，以及上述第三導線被電性連接至上述第二電 晶體的源極節點與汲極節點之一者。 【實施方式】 為讓本發明之上述和其他目的、特徵、和優點能更 明顯易懂，下文特舉出較佳實施例’並配合所附圖^ , 作洋細說明如下： ° 實施例·· 電阻型式記憶單元改善地使用多埠之讀出存取。在 一實施例中，記憶體系統提供被安排在一陣列的複數磁 0503-A32318TWF/NikeyChen 7 1^25631 阻式隨機存取記憶體單元。 式隨機統巾，各個磁阻 體早（具有—對應的第—埠及—對應的 弟一禪同時，各個第一埠能夠讀屮左 對應的磁阻式PPM π 和舄入存取到 夠认機存取記憶體單元，以及各個第二埠能 '存取到對應的磁阻式隨機存取記憶體單元。再 入存：憶體系統能與另一讀出存取同時發生讀出或是寫

、-第1圖係顯示磁阻式隨機存取記憶體陣列1⑼之部 =思圖’其_包括記憶單元15G。記憶單元150包括磁 ^且（magnetc)resistive，祖）元件删、參考電晶體124、 弟放大電晶體108，以及第二放大電晶體n〇。磁阻元 件=〇〇包括如第3圖所示之3〇2到312層並且描述如下。 值得=意的是，磁阻元件3⑼也可以是另—種電阻型式 記憶單元，例如：相變隨機存取記憶體單元、由奈米管 組成的記憶單元，諸如此類。 .參考電晶體124有一閘極節點耦接至位元線（bit line) 122，有一源極節點耦接至任一既定電壓v耶或接 地信號VSS115(根據下文描述之讀出架構來決定），| 及一汲極節點耦接至磁阻元件3〇〇的底層電極層（b〇ttI electrode)(第 3 圖中 312 所示）。 第一放大電晶體1 〇8的閘極節點耦接至參考電晶體 124的汲極節點與磁阻元件3〇〇的底層電極層（第3圖中 312所示），如節點212所顯示。第一放大電晶體〗〇8的 及極命點輕接至第一編程線（pr〇gram iine )丨丨6，以及第 0503-A32318TWF/NikeyChe] 8 1325631 :放大電晶體108的源極節點耦接至VssU4。同樣地， 第一放大電晶體110的閘極節點輕接至參考電晶體以 的没極節點和磁阻元件_的底層電極層312。第二放大 電晶體110的及極節關接至第二編程線118，以及其源 極節點耦接至vss 114。 磁阻元件300的頂層電極層（第3圖丨3()2所示） f接至字元線（W(mnine) 12()。為了進行寫人的動作， 第一編程線Π6延伸到磁阻元件3〇〇的附近。 «己單元150外部的磁阻式隨機存取記憶體陣列⑺〇 組件包括耦接至第一編程線116的第一感測放大器 (s· ampler ) i 3〇 ’和竊接至第二編程線！工8的第二 感測放大器 134。在讀ψ的叙从#。 社貝出的動作期間，根據第一編程線 =和第二編程、線118的電廢（或電流）是否高於或低於 '考電壓（或電流）’第-感測放大器130和/或第二感 職大器134能歧記憶單元15()的邏輯狀態。在一些 貝施例中參考电壓（或電流）來自於任意的參考單元

Cence cell) 132和參考單元136，分別耦接於感測 放大益130和感測放大器134。參考單元132和參考單元 136包括固定在中間電阻位準的磁阻元件。在其他實施例 中提i' S)定電壓（或電流）給感測放大器㈣和⑼ 作為參考電壓（或是參考電流）。 磁阻式F近機存取δ己憶體陣列i⑼更包括行選擇器 一(column selector) 140和列選擇器（卿㈣⑷。 行選擇If 14G以及列選擇器142 #作雜式隨機存取記 0503-A32318TWF/NikeyChen 9 1325631 十思體陣列的定址單元（addressing cell)使用。為了 $個 目的，行選擇器140控制位元線122的電壓位準，^列 選擇器142控制字元線120的電壓位準。 第2圖係顯示以第！圖中磁阻式隨機存取記憶體記 憶單元為示範的透視圖。字元線12 〇提供第一導線電性 連接至磁阻元件300的頂層電極層（第3圖中3〇2所示> 第一編程線116和第二編程線118提供導線延伸大體上 正交於字元線120。位元線122提供導線延伸大體上平行 於第一編程線116與第二編程線118。記憶單元15〇可被 女排在如第5圖的平面圖所描述之陣列中。雖然第一編 程線116和第二編程線118顯示在相同傳導層 (conductive layer)上，為了使記憶單元的尺寸最佳化曰， 位元線122、第一編程線116和第二編程線118也可由不 同傳，層所組成。再者，為了讀出/寫人電流最佳化以及 記憶單元尺寸的最佳化，第一編程線116的寬度大體上 等於磁阻元件300白勺寬度，並且大於第二編程118的 寬度。此外，第一編程線116、第二編程線ιΐ8和字元線 120可依據記憶單元的設計而交又成銳角。 在寫入的動作期間，電流流經第一編程線116以及 電流通過字元線120。這些電流量的大小被選擇使得理想 上所產生的磁場沒有足夠強的能量以影響陣列内其他類 乜磁阻元件的6己丨思狀態，然而兩磁場的結合（在磁阻元 件300内）係足夠用以切換磁阻元件3〇〇的記憶狀態（例 如：切換自由層304的磁矩，如第3圖所顯示 〇5〇3-A32318TWF/NikeyChen 10 1325631 第8圖所詳細描繪之另一實施例中，使用了專用的 寫入線（write line )。例如，藉由電流流經過位元寫入 線824來完成寫入的動作，位元寫入線824延伸到相同 或是不同的方向，如同第一編程線816和第二編程線 818。位元寫入線824非常接近底層電極層（如第3圖中 312所示）。 然而，在另一實施例中，經由電流流過第一編程線 116 (如同位元寫入線）來完成寫入的動作，此動作延伸 到相同或是不同的方向’例如：第二編程線118。上述位 元寫入線非常接近底層電極層（如第3圖中312所示）。 因此，第一埠導線能完成寫入及讀出動作的兩種功能。 第3圖係顯示典型磁阻元件300的例子。磁阻元件 300包括：頂層電極層302、鐵磁自由層304、當作穿隧 障壁（tunneling barrier)的間隔層（spacer) 306、鐵磁 固定層（ferromagnetic pinned layer) 308、反鐵磁固定層 (antiferromagnetic pinning layer) 310，以及底層電極層 312。鐵磁自由層304與鐵磁固定層308是由鐵磁材料所 構成，例如：鈷-鐵或是鎳-鈷-鐵。反鐵磁固定層310是 由反鐵磁材料所構成，例如：銘猛材料。位於鐵磁固定 層 308與反鐵磁固定層 310之間的靜磁耦合 (Magnetostatic coupling )造成鐵磁固定層308有一固定 磁矩。另一方面，根據磁場應用，鐵磁自由層304有一 磁矩能在第一方向和第二方向之間切換。其中，第一方 位平行於鐵磁固定層308的磁矩，以及第二方位與鐵磁 0503-A32318TWF/NikeyChen 1] 1325631 固定層 308的磁矩平行但方向相反，後稱反平行 (antiparallel)，° - 間隔層306位於鐵磁固定層308與鐵磁自由層304 . 之間。間隔層306是由絕緣材料所構成，例如：氧化铭、 氧化鎂，或是氧化鈕。當鐵磁自由層304的磁矩平行於 鐵磁固定層308的磁矩時，間隔層306被形成足夠薄以 允許自旋排成直線（spin-aligned)的電子之遷移（穿隧）。 另一方面，當鐵磁自由層304的磁矩反平行於鐵磁固定 • 層308的磁矩時，電子穿隧通過間隔層306的可能性跟 著減少。這種現象一般被稱為自旋相依穿隧 (spin-dependent tunneling j SDT )。 • 第4圖係顯示磁阻元件300所呈現的電阻值（例如： • 通過頂層電極層302至底層電極層312)，當固定層及自 由層呈現更多反平行時，電阻值增加。反之，當固定層 及自由層呈現更多平行時，電阻值減少。在磁阻式隨機 存取記憶體記憶單元中，磁阻元件300的電阻能在第一 ® 及第二電阻值之間切換，並且分別代表第一及第二邏輯 狀態。例如，高阻值可以表示為邏輯狀態”1”，而低阻值 可以表示為邏輯狀態”0”。藉由傳送感測電流通過磁阻元 件來感測電阻，以讀出儲存於記憶單元中的邏輯狀態。 如前文所提到，第1圖所顯示的磁阻式隨機存取記 憶體陣列100部分有多種讀出機制可選擇。 當參考電晶體124的源極節點耦接至接地信號Vss 時，可以使用第一讀出機制。為了讀出儲存於磁阻元件 0503-A32318TWF/NikeyChen 12 1325631 R, REF +

300中之資料位元’行選擇器M〇設定位元線122至一既 定電壓’例如：範圍在0.3V到1.8V之間的電壓。列選 擇為142设定字元線〗20至一既定電壓，例如：範圍在 o.3v到ι.5ν之間的電壓。輸入至節點112的電壓v】n可 由磁阻元件3 00的電阻決定，公式如下 V!N = VBL 其中，RrEF為參考電晶體124的等效電阻，而R· 為磁阻元件300的等效電阻。 為了偵;貝J儲存在§己憶單元15〇中的邏輯狀態，感測 放大13 0 13 4刀別偵測編程線116、η §的電流或電 壓位準。舉例而言’在實施例中包括一參考單元，感 測放大盗130根據第一編程線】16的電壓（或電流）位 準以及由參考單132所提供的參考電廢（或電流）位 準之比較來制記憶單元15G中的邏輯狀態。同樣地， 感測放大'134根據第二編程線118的電壓（或電流） =以及由|考單几136所提供的參考電壓（或電流） 位準之比較來_記憶單元15G巾的邏輯狀態。 ，外’橫跨在參考電晶體124以及磁阻元件綱之 二被反轉。一第二讀出機制將字元、線120設 疋到接地#號V S S，以；^腺会土兩 麵接至-既定電壓二將參考電晶體124的源極節點 的電厂堅。為』如範圍在。.3V到1 到設定到一既定電壓，例如範圍在， 壓。為了從第一編程線116讀出資料， 0503-A32318TWF/NikeyChen ^既疋電昼卿（例如：範圍在03 壓）被應用在第-編程線u ·8ν之_電 知，在第-讀出機制中，節點112根白1上;4ν方程式⑴可 3〇0的阳佶古明达 ’’ 的屯奚ν丨ν跟磁阻元件 ^錯存在記憶單元15。中的邏輯 ^ 116的電流或電壓位準可被感測放大 祀攄第::V 在包括參考單元132的實施例中， ，，扁程線116的電堡（或電流）位準以及由參考 早7L 132所提供的參考電壓（ 測放大器130能偵測卞忤, 平之比季乂 感 地，m 早兀50中的邏輯狀態。同樣 位準'“,2 一扁㈣118讀出資料，-既定電壓VDD =範圍在咖到咖之間的電壓）被應用 2::!=。藉由第二編程線118的電壓(或電流） '考早70136所提供的參考電壓（或電流） =較’感測放大―測記憶單元15。中的 用Α由於記憶單元150包括放大電晶體·、110以及使 7面所描述的讀出動作，藉由谓測編程線116和/或118 =電流’邏輯狀態可被感測出’其中，編程線116和/或 的0電流根據輸入節點112之電廢而改變。假如磁阻比 i及參考電晶體124的等效電阻R·近似於磁阻 =00的等效電阻Rmr，則電流間之差異為編程線k 古(,第一編程線116以及第二編程、線118)。例如，IPL為” 同（Λ如：代表邏輯狀態”0”）以及1為”低”（例如： 代表邏輯狀恶1”）能提供一範圍為50%到200%的讀出 〇5〇3-A32318TWF/NikeyChen 14 丄325631 極限（read margin )。 對包括有參考單元132、136的實施例而言，讀出極 ::::是有利的。在這些實施例中，讀出動作根據感 ，、’m大☆ m的能力以精準^賴狀態，其中，邏輯 :恶決疋於來自記憶單元150的電壓是否高於或是低於 來自於參考單元132的參考電麗。然而，由記憶單元150 組成的大型記憶陣列中’磁阻元件3〇〇之間輕微的差里 會導致從不同記憶單元150純的讀出電壓有差里存 在。假如讀出極限太低，如同在先前的元件中，上述 出電壓的誤差會導致不正確的讀出。另一方面，根據目 前應用經由增加讀出極限，如果不忽視的話，磁阻 300之間的差異所造成之影響大幅減少。因此，一個更可 靠的記憶裝置可被實現。 第5圖係顯示根據本發明由記憶單元15G組成的磁 阻式隨機存取記憶料狀示範佈局的簡單平面圖。吃 憶單元150被安排在列與行。一特定列的各記憶單元w 被輕接至字元線120,而同時—特定行的各記憶單元i5〇 被搞接至位兀線122、第一始仏1 Ί / .. 1]8。 彻U6以及第二編程線 第6圖係顯示具有額外編程線的示範磁阻式隨機存 取記憶體記憶單元之示意圖。額外的放大電晶體 U〇b_11〇n的閘極可輕接至節點112,其中η-2代表記憶 單元150中放大電晶體的整體數量。纟大電晶體 UOb-UOn的源極節點都耦接至I ιΐ4，以及放大電曰 0503-A32318TWF/NikeyChen 體110b- ιι〇η具有對應的汲極 的點與虛線指示，根據本發明 以及編程線可被增加至電路， 在這些圖示實施例中。 節點118b-118n。第6圖中 ’額外的放大電晶體單元 因此本發明不應該被限定 第7圖係顯不包括記憶單元之記憶體陣列的簡單平 ^例如U圖所顯示的例子。記憶單元i5Q被安排 ㈣二了特定列的各記憶單元150被麵接至字元線 特定行的各記憶單元⑽被祕至位元線 、第一編程線116、第二編程線118以及n_2條額外 =、扁私線，其令n代表純至各單元的全部編程線之數 —弟8圖係顯示雜式隨機存取記憶體單元㈣另一 :施例的透視圖，其中位元寫入線824被使用以寫入至 :兀請(經由傳送電流經過第1圖中第-編程線116以 二入，單70當作另一選擇）。字元線82。提供第一導線 =生、，至磁阻元件3〇〇的頂層電極層3〇2(第3圖所顯 不 第編轾線816以及第二編程線818提供延 體上正交於字元線82Q的導線。位元線822提供延伸平 行於第—編程線816以及第二編程線818的導線。單元 ㈣包括放大電晶體808與放大電晶體810，以及放大雷 R1. 电日日體810各自的汲極耦接至對應的編 線與編程線818。此外，單元請包括參考電晶體 826 ’其中麥考電晶體826的閘極節點粞接至位元線822， 以及源極與及極節點純至如圖所顯示（與切揭露所 0503-A32318TWF/NikeyChe] 16 1325631 選擇的讀出機制一致）。磁阻元件300的頂層電極層302 (第3圖所顯示）被耦接至字元線820。為了進行寫入的 動作，位元寫入線824延伸到磁阻元件300的附近。 在寫入的動作期間，電流流經位元寫入線824以及 電流通過字元線820。這些電流量的大小被選擇使得理想 上所產生的磁場沒有強大的能量以影響陣列内其他近似 的磁阻元件之記憶狀態，然而兩磁場的結合（在磁阻元 件300内）係足夠用以切換磁阻元件300的記憶狀態（例 鲁 如：切換自由層3 04的磁矩，如第3圖所顯示）。在此 實施例中，兩個讀出埠被揭露。然而，依照本發明的原 理，在一些實施例中，額外的讀出埠可被增加使得η個 讀出埠是可能的（相似於關於第6圖所顯示的例子）。 • 第9Α以及9Β圖係顯示磁阻式隨機存取記憶體單元 950的另一實施例。第9Α圖係顯示磁阻式隨機存取記憶 體單元 950 的磁穿隨接面（magnetic tunnel junction，MTJ ) 部分，以及第9B圖係顯示磁阻式隨機存取記憶體單元 • 950的電晶體與讀出埠部分。關於第9A圖，磁阻式隨機 存取記憶體單元950包括字元線920、位元寫入線924、 第一編程線916、第二編程線918以及磁穿隧接面單元 300。單元的範圍如範圍902所顯示。介質孔（via) 930 提供從磁穿隧接面單元300之底層電極層912到金屬引 線接合墊934的連接。介質孔932提供從字元線920到 磁穿隧接面單元300之頂層電極層的連接。 參考第9B圖，圖中顯示磁阻式隨機存取記憶體單元 0503-A32318TWF/NikeyChen 17 1325631 950的電晶體與讀出埠部分，多晶石夕（p〇iySjiic〇n ) 942 提供閘極接面給參考電晶體926,以及多晶矽944提供閘 極接面給第一放大電晶體908與第二放大電晶體910。電 性麵接至磁穿隧接面單元3〇〇之底層電極層的金屬引線 接合墊934也經由金屬層952電性耦接至多晶矽944與 參考電晶體926的汲極。金屬層948耦接至第一放大電 晶體908以及第二放大電晶體91〇的源極（或是汲極） 接面。金屬層946提供電性耦接至字元線92〇。因此，使 用熟知技藝中的傳統處理技術，各自的金屬層可被處理。 本發明雖以不同的實施例揭露如上，應該理解到這 些貫施例只是作為例子被提出，然其並非用以限定本發 明的範圍。例如’本發明可適用於不止磁阻式隨機存取 記憶體單兀，還有其他電阻型式記憶體單元，例如相變 隨機存取記憶體、奈米管，諸如此類。再者，應該注意 的是磁穿随接面單元300係當作電阻型式記憶體應用的 電阻7G件之示範型式。根據本發明的原理，其他型式的 電阻7G件也可被使用來當作電阻型式記憶體單元，例如 少層巨磁阻（multilayer Giant Magnetoresistance， multilayer-GMR )、自旋閥（spin_valve)巨磁阻以及粒狀巨 磁阻。 本發明雖以較佳實施例揭露如上，然其並非用以限 定本發明的範圍，任何熟習此項技藝者，在不脫離本發 明之精神和範圍内’當可做些許的更動與潤飾，因此本 發明之保護範圍當視後附之申請專利範圍所界定者為 05O3-A32318TWF/NikeyChen 18 1325631 準。

0503-A32318TWF/NikeyChen 19 【圖式簡單說明】 示範磁阻式隨機存取記 第1圖係顯示根據本發明— 憶體單元的示意圖。 第2圖係顯 的透視圖。 不第1圖中磁阻式隨機存取記憶體單元 示傳統磁穿隨接面結構的示意方塊圖。 盘固在第3圖磁阻元件中電阻以及自由層 層之相對的磁場方位之關係圖。 第5 示包括如第】圖所顯示的記 憶體陣列的簡單平面圖。 思 ° =圖係顯示具有額外編程線的 取記憶體記憶單元之示意圖。 W機存 第7圖係顯示第6圖中包括記 的簡單平面圖。 平凡您。己fe肢陣列 根據本發明範雜式隨機存 It'體早7L之另一貫施例的透視圖。 第9A、9B圖係顯示根據本發明一示範 取記憶體單元的佈局圖。 式&機存 【主要元件符號說明】 100〜磁阻式隨機存取記憶體陣列； 108、908〜第一放大電晶體； 110、910〜第二放大電晶體； ll〇b、ll〇n、808、810〜放大電晶體； 112、812〜節點； 114、115、814、815〜Vss ; 0503-A32318TWF/NikeyChei 20 1325631 116、816、916〜第一編程線； 118、818、918〜第二編程線； 118 b、l]8n〜汲極節點； 120、820、920〜字元線； 122、822〜位元線； 124、826、926〜參考電晶 體； 130〜第一感測放大器； 132 > 136〜參考單元 134〜第二感測放大器； 140〜 •行選擇器； 142〜列選擇器； 150- ‘記憶單元； 300〜磁阻元件； 302〜 •頂層電極層； 304〜鐵磁自由層； 306〜 '間隔層； 308〜鐵磁固定層； 310〜 •反鐵磁固定層； 312、912〜底層電極層； 824、924〜位元寫入線； 850、950〜磁阻式隨機存取記憶體單元； 930、932〜介質孔； 934〜金屬引線接合墊； # 942、944〜多晶矽； 946、948、952〜金屬層。 0503-A32318TWF/NikeyChen 21

Claims (1)

1325631 第95149907號申請專利範圍修正本十、申請專利範圍： Ή 年月曰修正替換頁 修正日期：99.2.9 • 1. 一種非揮發記憶單元，包括： - 一電阻型式記憶元件，具有一電極層； 複數電晶體，上述各電晶體具有一閘極節點耦接至 上述電極層；以及 一參考電晶體，包括一參考汲極節點以及一參考源 極節點，其中上述參考汲極節點與上述參考源極節點之 一者被耦接至上述電極層。 • 2.如申請專利範圍第1項所述之非揮發記憶單元，其 中上述電阻型式記憶元件包括一磁阻式記憶裝置。 3.如申請專利範圍第1項所述之非揮發記憶單元，其 中每一上述複數電晶體更包括一没極節點，其中每一上 述複數電晶體的上述汲極節點被耦接至一既定電壓節 ，點0 4. 如申請專利範圍第3項所述之非揮發記憶單元，更 包括複數埠，其中每一上述複數電晶體更包括一源極節 點，以及每一上述複數電晶體的上述源極節點被耦接至 對應的上述埠之一者。 5. 如申請專利範圍第1項所述之非揮發記憶單元，其 中每一上述複數電晶體更包括一源極節點，以及每一上 述複數電晶體的上述源極節點被耦接至一接地信號節

6.如申請專利範圍第5項所述之非揮發記憶單元，更 包括複數埠，其中每一上述複數電晶體更包括一汲極節 0503-Α32318TWF1/Nikey 22 年月曰f正替換頁 料概圍修正太 修正日期：99.2.9 點，以及每一上述複數電晶體的上述汲極節點被耦接至 對應的上述璋之一者。 7.—種非揮發記憶單元，包括： 一電阻型式記憶元件，包括： 一第一電極導體； 一第二電極導體；以及 -阻抗記憶裝置，位於上述第—電極導體以及上述 第二電極導體之間； 一第一導線，電性耦接至上述第一電極導體； -第-以及第二電晶體，各包括—閘極節點、一源 ，節點以及-沒極節點，其中上衫電晶體的上述閉極 郎點被電性輕接至上述第二電極導體； 一參考電晶體，包括-參考祕節點以及一參考源 ，即點’其中上述參考汲極節點與上述參考源極節點之 者被電性麵接至上述第二電極導體；以及 接至上ί第·導線’其中上述第二導線被電性連 接上述第一電甜體的源極節點以及汲極節點 以及上述第三導線被電性連接至上 s 節點與沒極節點之一者。 弟I曰曰體的源極 8如申料利㈣第7項所述之_發記憶單元，1 t上述阻抗記憶裝置包括一磁阻式記憶裝置。 /、 二申=範圍第，所述之非峨憶單元，1 :广第一導線係大體上正交於上述第二以及第三導 0503-A32318TWFl/Nik( 23 1325631 第9靖07號申請專利範圍修正本 丨年月·日修正替換頁 惨正曰期：99.2.9 如申請專利範圍第7項所述之非揮發記憶單元， ”中上述第r導線#電性耦接至上述第一電晶體的上述 :極節點，以及上述第一電晶體的上述源極節點被電性 耦接至上述第二電晶體的上述源極節點。 11.如申請專利範圍第7項所述之非揮 其中，二導線被電性耗接至上述第一電晶體：：述

'、節點以及上述第一電晶體的上述汲極節點被電性 輕接至上述第二電晶體的上述沒極節點。 12.如申請專利範圍第7項所述之非揮發記憶單元， 更包括一位元線耦接於上述參考電晶體之一 點，大體上正交於一字元線。 ]極即 13·如申請專利範圍第7項所述之非揮發記憶單元， 其中上述第一導線係為一字元線。 直14.如申請專利範圍第7項所述之非揮發記憶單元， ，、中上述第二導線係為一第一編程線，以及上述第三導 線係為一第二編程線。 一 如申明專利範圍第14項所述之非揮發記憶單 元/、中上述第—編程線係為一寫入位元線以及一讀出 線。 山 〇503-A32318TWFl/Nikey 24